JP3371177B2 - 蒸着装置とフリップチップｉｃの製造方法 - Google Patents
蒸着装置とフリップチップｉｃの製造方法Info
- Publication number
- JP3371177B2 JP3371177B2 JP02379295A JP2379295A JP3371177B2 JP 3371177 B2 JP3371177 B2 JP 3371177B2 JP 02379295 A JP02379295 A JP 02379295A JP 2379295 A JP2379295 A JP 2379295A JP 3371177 B2 JP3371177 B2 JP 3371177B2
- Authority
- JP
- Japan
- Prior art keywords
- vapor deposition
- crucible
- collimator
- deposition material
- processing stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体基体の表面にはん
だ等の金属より成るバンプを形成する際の金属薄膜を形
成するのに適した蒸着装置及びフリップチップＩＣの製
造方法に関する。
だ等の金属より成るバンプを形成する際の金属薄膜を形
成するのに適した蒸着装置及びフリップチップＩＣの製
造方法に関する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替えとして、フリップチップによる高
密度実装技術の開発が盛んに行なわれている。フリップ
チップ実装法の一つとして、半導体基体の電極パッド上
にはんだボールバンプを形成して、ＩＣチップを直接印
刷配線基板上に実装する方法がある。このはんだバンプ
を所定の電極上に形成する方法としては、電解メッキに
よる方法もあるが、この場合下地の表面状態や電気抵抗
の僅かなバラツキによって、成膜されるはんだの厚みが
影響を受けＩＣチップ内で均一な高さを有するはんだバ
ンプの形成が困難になるという問題がある。
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替えとして、フリップチップによる高
密度実装技術の開発が盛んに行なわれている。フリップ
チップ実装法の一つとして、半導体基体の電極パッド上
にはんだボールバンプを形成して、ＩＣチップを直接印
刷配線基板上に実装する方法がある。このはんだバンプ
を所定の電極上に形成する方法としては、電解メッキに
よる方法もあるが、この場合下地の表面状態や電気抵抗
の僅かなバラツキによって、成膜されるはんだの厚みが
影響を受けＩＣチップ内で均一な高さを有するはんだバ
ンプの形成が困難になるという問題がある。
【０００３】そこで、高さのバラツキを生じさせない製
法として、はんだの蒸着と、フォトレジスト膜のリフト
オフを用いた方法がある。この方法による製造工程とは
んだ蒸着に用いられている蒸着装置の例を図７、図８に
示し、以下に説明する。フリップチップＩＣの接合部
は、シリコン等の半導体基体１上に、アルミニューム等
の電極２をスパッタ法やエッチング法等で形成し、、ポ
リイミド等を塗布して表面保護膜３を全面に被覆した
後、電極２上に開口部を形成して、さらに電極２の上
に、ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｅｄ Ｍｅｔａ
ｌ）膜４と称せられるクローム、銅、金等から成る多層
の金属膜を形成する。（図７（ａ）参照）
法として、はんだの蒸着と、フォトレジスト膜のリフト
オフを用いた方法がある。この方法による製造工程とは
んだ蒸着に用いられている蒸着装置の例を図７、図８に
示し、以下に説明する。フリップチップＩＣの接合部
は、シリコン等の半導体基体１上に、アルミニューム等
の電極２をスパッタ法やエッチング法等で形成し、、ポ
リイミド等を塗布して表面保護膜３を全面に被覆した
後、電極２上に開口部を形成して、さらに電極２の上
に、ＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｅｄ Ｍｅｔａ
ｌ）膜４と称せられるクローム、銅、金等から成る多層
の金属膜を形成する。（図７（ａ）参照）
【０００４】さらに、このＢＬＭ膜４の上に、開口５を
有するレジスト膜６によるパターンを形成する。（図７
（ｂ）参照） このようにして製造した図７（ｂ）に示すウエハにはん
だ等の金属膜を形成するべく例えば図８に示す蒸着装置
が用いられる。ここに示す蒸着装置は抵抗加熱式蒸着装
置と称され、真空容器７内にヒーター８で加熱溶融した
蒸着材料９を貯留した坩堝１０、坩堝１０と対向した位
置にドーム状の加工ステージ１１、加工ステージ１１の
坩堝１０との対向面に被加工物であるウエハ１２が配置
されている。この種の蒸着装置の欠点として、蒸着材料
９が被加工物であるウエハ１２に対し、種々の角度から
照射されるという事がある。
有するレジスト膜６によるパターンを形成する。（図７
（ｂ）参照） このようにして製造した図７（ｂ）に示すウエハにはん
だ等の金属膜を形成するべく例えば図８に示す蒸着装置
が用いられる。ここに示す蒸着装置は抵抗加熱式蒸着装
置と称され、真空容器７内にヒーター８で加熱溶融した
蒸着材料９を貯留した坩堝１０、坩堝１０と対向した位
置にドーム状の加工ステージ１１、加工ステージ１１の
坩堝１０との対向面に被加工物であるウエハ１２が配置
されている。この種の蒸着装置の欠点として、蒸着材料
９が被加工物であるウエハ１２に対し、種々の角度から
照射されるという事がある。
【０００５】この結果図７（ｃ）に示す如く、ウエハ１
２に形成されるはんだ等の金属膜１３は開口５の側壁に
も付着し、さらに続く工程でレジスト膜６を剥離した後
にも図７（ｄ）に示す如く所望の金属膜１３の外周に余
剰の金属膜が残存してしまう。そしてこれに続く工程で
ある熱処理によってはんだを溶かして球状に丸めるウェ
ットバック工程で、図７（ｅ）に示す如く所望のバンプ
１４の近傍に小さいはんだ粒子、即ち子バンプ１５が形
成されてしまうという不良が生じる。また開口５側壁に
付着する金属膜の量が著しく多い場合には、レジストの
剥離自体が全く進行しないこともある。
２に形成されるはんだ等の金属膜１３は開口５の側壁に
も付着し、さらに続く工程でレジスト膜６を剥離した後
にも図７（ｄ）に示す如く所望の金属膜１３の外周に余
剰の金属膜が残存してしまう。そしてこれに続く工程で
ある熱処理によってはんだを溶かして球状に丸めるウェ
ットバック工程で、図７（ｅ）に示す如く所望のバンプ
１４の近傍に小さいはんだ粒子、即ち子バンプ１５が形
成されてしまうという不良が生じる。また開口５側壁に
付着する金属膜の量が著しく多い場合には、レジストの
剥離自体が全く進行しないこともある。
【０００６】
【発明が解決しようとする課題】そこで本発明の課題
は、フリップチップＩＣ等のボールバンプ形成の際の金
属膜（バンプ材料膜）形成に用いる蒸着装置を改良し、
ウエハ（被加工物）に対し照射される蒸着材料の粒子の
照射角を一定化し、開口側壁への蒸着材料の付着を効果
的に低減し、最終工程で子バンプ不良を生じない蒸着装
置を提供することである。
は、フリップチップＩＣ等のボールバンプ形成の際の金
属膜（バンプ材料膜）形成に用いる蒸着装置を改良し、
ウエハ（被加工物）に対し照射される蒸着材料の粒子の
照射角を一定化し、開口側壁への蒸着材料の付着を効果
的に低減し、最終工程で子バンプ不良を生じない蒸着装
置を提供することである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
めに本発明においては、真空容器内に蒸着材料を貯溜し
た坩堝と、該坩堝内の該蒸着材料と対向させた被加工物
を載置した加工ステージを備えた蒸着装置において、前
記坩堝と前記加工ステージとの間にドーム状で、全面に
複数の透孔を備えたコリメータを配置するとともに、前
記コリメータの前記透孔は切頭円錐状で、その頂部を前
記被加工物側に向け、且つその円錐中心線が前記蒸着材
料の略上面に向かう様に配置したことを特徴とする蒸着
装置を提供した。又、真空容器内に配置された蒸着材料
を貯溜した坩堝から、該坩堝内の該蒸着材料と対向させ
た加工ステージ上のウエハへ該蒸着材料を蒸着させるこ
とを含むフリップチップＩＣの製造方法において、前記
坩堝と前記加工ステージとの間にドーム状で、全面に複
数の透孔を備えたコリメータを配置するとともに、前記
コリメータの前記透孔は切頭円錐状で、その頂部を前記
ウエハ側に向け、且つその円錐中心線が前記蒸着材料の
略上面に向かう様に配置したことを特徴とするフリップ
チップＩＣの製造方法を提供した。
めに本発明においては、真空容器内に蒸着材料を貯溜し
た坩堝と、該坩堝内の該蒸着材料と対向させた被加工物
を載置した加工ステージを備えた蒸着装置において、前
記坩堝と前記加工ステージとの間にドーム状で、全面に
複数の透孔を備えたコリメータを配置するとともに、前
記コリメータの前記透孔は切頭円錐状で、その頂部を前
記被加工物側に向け、且つその円錐中心線が前記蒸着材
料の略上面に向かう様に配置したことを特徴とする蒸着
装置を提供した。又、真空容器内に配置された蒸着材料
を貯溜した坩堝から、該坩堝内の該蒸着材料と対向させ
た加工ステージ上のウエハへ該蒸着材料を蒸着させるこ
とを含むフリップチップＩＣの製造方法において、前記
坩堝と前記加工ステージとの間にドーム状で、全面に複
数の透孔を備えたコリメータを配置するとともに、前記
コリメータの前記透孔は切頭円錐状で、その頂部を前記
ウエハ側に向け、且つその円錐中心線が前記蒸着材料の
略上面に向かう様に配置したことを特徴とするフリップ
チップＩＣの製造方法を提供した。
【０００８】
【作用】本発明の採用により、フリップチップＩＣ等の
ボールバンプ形成の際の金属膜（バンプ材料膜）形成に
用いる蒸着装置において、ウエハ（被加工物）に対し照
射される蒸着材料の粒子の照射角を一定化することによ
り、ウエハの開口側壁への蒸着材料の付着を効果的に低
減し、最終工程で子バンプ不良の発生を無くした。
ボールバンプ形成の際の金属膜（バンプ材料膜）形成に
用いる蒸着装置において、ウエハ（被加工物）に対し照
射される蒸着材料の粒子の照射角を一定化することによ
り、ウエハの開口側壁への蒸着材料の付着を効果的に低
減し、最終工程で子バンプ不良の発生を無くした。
【０００９】
【実施例】以下、図１ないし図６を参照して本発明の蒸
着装置の構造とそれを用いたフリップチップＩＣの製造
方法を説明する。
着装置の構造とそれを用いたフリップチップＩＣの製造
方法を説明する。
【００１０】実施例１
本実施例は、はんだボールバンプ形成工程におけるはん
だ蒸着膜の成膜工程において用いる抵抗加熱式真空蒸着
装置に本発明を適用したものであり、図１、図３、図
４、図５、図６を参照して説明する。図１に示す抵抗加
熱型真空蒸着は真空容器７内に、ヒーター８で加熱溶融
された蒸着材料９を貯留した坩堝１０を配置し、蒸着材
料９と対向させてその球面中心を蒸着材料９の略上面に
位置させたドーム状の加工ステージ１１を配置した。ま
た、加工ステージ１１と蒸着材料９との間にドーム状
で、多数の透孔１６を設けたコリメータ１７を配置し
た。そして、その球面中心を蒸着材料９の略上面に位置
させた。図３、図４、図５にコリメータ１７の構造の詳
細を示す。コリメータ１７は厚さ１０乃至１５ｍｍ程度
のステンレススチール、アルミニューム、モリブデン等
の金属やセラミック等の成形可能な材料に多数の透孔１
６を設けて成る。その有効面積は、加工すべき被加工物
の大きさに依存して適宜決定する。
だ蒸着膜の成膜工程において用いる抵抗加熱式真空蒸着
装置に本発明を適用したものであり、図１、図３、図
４、図５、図６を参照して説明する。図１に示す抵抗加
熱型真空蒸着は真空容器７内に、ヒーター８で加熱溶融
された蒸着材料９を貯留した坩堝１０を配置し、蒸着材
料９と対向させてその球面中心を蒸着材料９の略上面に
位置させたドーム状の加工ステージ１１を配置した。ま
た、加工ステージ１１と蒸着材料９との間にドーム状
で、多数の透孔１６を設けたコリメータ１７を配置し
た。そして、その球面中心を蒸着材料９の略上面に位置
させた。図３、図４、図５にコリメータ１７の構造の詳
細を示す。コリメータ１７は厚さ１０乃至１５ｍｍ程度
のステンレススチール、アルミニューム、モリブデン等
の金属やセラミック等の成形可能な材料に多数の透孔１
６を設けて成る。その有効面積は、加工すべき被加工物
の大きさに依存して適宜決定する。
【００１１】その形状は球面中心１８を有する円形ドー
ム状となし、透孔１６をその全面に適当な間隔に設け
る。透孔１６は例えば、球面中心側を広くし、その反対
側で狭くした切頭円錐状、または、球面中心側に直径が
大、その反対側で小さい２つの円筒を接続した形状とす
る。ここでは透孔１６の径をコリメータ１７の外周近く
で大きく、中心に向かう程に小さくした。そしてこれら
の全ての透孔１６の中心線１９は、ドームの球面中心に
向かう如くなす。透孔１６を切頭円錐とする場合その底
面開口の直径は例えば、１０ｍｍ、頭部開口の直径を６
ｍｍとした。
ム状となし、透孔１６をその全面に適当な間隔に設け
る。透孔１６は例えば、球面中心側を広くし、その反対
側で狭くした切頭円錐状、または、球面中心側に直径が
大、その反対側で小さい２つの円筒を接続した形状とす
る。ここでは透孔１６の径をコリメータ１７の外周近く
で大きく、中心に向かう程に小さくした。そしてこれら
の全ての透孔１６の中心線１９は、ドームの球面中心に
向かう如くなす。透孔１６を切頭円錐とする場合その底
面開口の直径は例えば、１０ｍｍ、頭部開口の直径を６
ｍｍとした。
【００１２】またコリメータ１７には温度調整手段を設
ける、具体的には図５に示す如く、コリメータ１７の基
板に対し、透孔１６の間を縫って、ヒーター線２０を溝
を設けて埋め込む等の手段で取り付け、端子２１に電源
を接続する。また、別の構造としては、コリメータ１７
の外周部にヒーター線２０を取り付けても良い。
ける、具体的には図５に示す如く、コリメータ１７の基
板に対し、透孔１６の間を縫って、ヒーター線２０を溝
を設けて埋め込む等の手段で取り付け、端子２１に電源
を接続する。また、別の構造としては、コリメータ１７
の外周部にヒーター線２０を取り付けても良い。
【００１３】このコリメータ１７の温度を５００℃前後
に設定し、成膜処理を行なうと、図４に示す如く、加工
ステージ１１に直交する方向に入射する蒸着粒子Ｐ1 は
透孔１６を通過し、加工ステージ１１に直交しない角度
で入射する蒸着粒子Ｐ2 は透孔１６の内面にて捕捉され
る。その結果加工ステージ１１上に載置されたウエハ１
２に照射される蒸着粒子は直交方向から入射するものの
みとなる。またコリメータ１７を適度な温度に保つこと
により、蒸着粒子を過剰に捕捉することを防止し、コリ
メータ１７の目詰りによる補修サイクルを長くできる。
に設定し、成膜処理を行なうと、図４に示す如く、加工
ステージ１１に直交する方向に入射する蒸着粒子Ｐ1 は
透孔１６を通過し、加工ステージ１１に直交しない角度
で入射する蒸着粒子Ｐ2 は透孔１６の内面にて捕捉され
る。その結果加工ステージ１１上に載置されたウエハ１
２に照射される蒸着粒子は直交方向から入射するものの
みとなる。またコリメータ１７を適度な温度に保つこと
により、蒸着粒子を過剰に捕捉することを防止し、コリ
メータ１７の目詰りによる補修サイクルを長くできる。
【００１４】この図１に示す蒸着装置を用い加工ステー
ジ１１に図６（ｂ）に示すウエハ１２（被処理基板）を
載置し、蒸着処理を行った。ウエハ１２は図７（ｂ）に
示すものと同様であるが、シリコンの半導体基体１のア
ルミニューム電極２に臨むポリイミドの表面保護膜３の
開口部にクローム、銅、金等の積層膜から構成されて成
るＢＬＭ（Ｂａｌｌ ＬｉｍｉｔｔｉｎｇＭｅｔａｌ）
膜４を所定のパターンに形成し（図６（ａ）参照）、さ
らにレジスト膜６を所定のパターンに形成（図６（ｂ）
参照）したものを準備した。
ジ１１に図６（ｂ）に示すウエハ１２（被処理基板）を
載置し、蒸着処理を行った。ウエハ１２は図７（ｂ）に
示すものと同様であるが、シリコンの半導体基体１のア
ルミニューム電極２に臨むポリイミドの表面保護膜３の
開口部にクローム、銅、金等の積層膜から構成されて成
るＢＬＭ（Ｂａｌｌ ＬｉｍｉｔｔｉｎｇＭｅｔａｌ）
膜４を所定のパターンに形成し（図６（ａ）参照）、さ
らにレジスト膜６を所定のパターンに形成（図６（ｂ）
参照）したものを準備した。
【００１５】このウエハ１２を図１に示す蒸着装置の加
工ステージ１１に載置し、蒸着材料９として、高融点は
んだ（Ｐｂ：Ｓｎ＝９７：３）を坩堝１０に供給して成
膜を行なった結果、図６（ｃ）に示す如く、レジスト膜
６の開口部の側面には、ほとんどはんだが付着せず、そ
の後レジスト６を剥離しても図６（ｄ）に示す如く余剰
なはんだは存在せず、その後のウエットバック工程で加
熱処理した結果も図６（ｅ）に示す如く、バンプ１４の
みが形成され子バンプが生ずることもなかった。
工ステージ１１に載置し、蒸着材料９として、高融点は
んだ（Ｐｂ：Ｓｎ＝９７：３）を坩堝１０に供給して成
膜を行なった結果、図６（ｃ）に示す如く、レジスト膜
６の開口部の側面には、ほとんどはんだが付着せず、そ
の後レジスト６を剥離しても図６（ｄ）に示す如く余剰
なはんだは存在せず、その後のウエットバック工程で加
熱処理した結果も図６（ｅ）に示す如く、バンプ１４の
みが形成され子バンプが生ずることもなかった。
【００１６】実施例２
本実施例おいて、はんだの成膜装置として用いたものは
図２に示すような構成でなる電子ビーム蒸着装置であ
り、電子ビーム２２が坩堝１０の近傍に配置されたフィ
ラメント２３とバイアス電源２４により発生され、坩堝
１０内に貯留された蒸着材料９を照射し加熱する。そし
て坩堝１０は適当な冷却機構により冷却されている。そ
れ以外の構造は図１に示した抵抗加熱式真空蒸着装置と
同様である。
図２に示すような構成でなる電子ビーム蒸着装置であ
り、電子ビーム２２が坩堝１０の近傍に配置されたフィ
ラメント２３とバイアス電源２４により発生され、坩堝
１０内に貯留された蒸着材料９を照射し加熱する。そし
て坩堝１０は適当な冷却機構により冷却されている。そ
れ以外の構造は図１に示した抵抗加熱式真空蒸着装置と
同様である。
【００１７】本実施例によれば、電子ビームによって蒸
着材料９のみを加熱するので実施例１の装置に比べる
と、坩堝やヒーター等の加熱部による真空容器内の汚染
が防止され、材料の反復、連続使用が可能となる等の利
点がある。本実施例においても、コリメータを設けた効
果は実施例１と同様に顕著であり、ウエハに金属を成膜
した結果、開口側壁への余剰な金属膜の付着がなく、後
の工程でのボールバンプの形成が良好に行なえた。
着材料９のみを加熱するので実施例１の装置に比べる
と、坩堝やヒーター等の加熱部による真空容器内の汚染
が防止され、材料の反復、連続使用が可能となる等の利
点がある。本実施例においても、コリメータを設けた効
果は実施例１と同様に顕著であり、ウエハに金属を成膜
した結果、開口側壁への余剰な金属膜の付着がなく、後
の工程でのボールバンプの形成が良好に行なえた。
【００１８】以上、本発明を２種類の実施例に基づいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、蒸着装置の構造、ウエハの膜種、蒸着材
料、コリメータの構造等、発明の主旨を逸脱しない範囲
で適宜選択可能であることは言うまでもない。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、蒸着装置の構造、ウエハの膜種、蒸着材
料、コリメータの構造等、発明の主旨を逸脱しない範囲
で適宜選択可能であることは言うまでもない。
【００１９】
【発明の効果】本発明の採用により、フリップチップＩ
Ｃのボールバンプ形成の際の、金属膜の形成を行なう蒸
着装置において、コリメータにより蒸着粒子の照射をウ
ェハに対して、直交する方向に絞ることができて、ウェ
ハの開口側壁への成膜を無くし、後の工程で行なうウエ
ットバック工程で従来生じがちであった子バンプ不良を
無くすことができる。また、コリメータに加熱用ヒータ
を設けて、その温度を適当に調節できるので、コリメー
タの透孔での過剰な蒸着材料の捕捉を防ぎ得て、その結
果コリメータの補修期間のサイクルを長くすることがで
きる。
Ｃのボールバンプ形成の際の、金属膜の形成を行なう蒸
着装置において、コリメータにより蒸着粒子の照射をウ
ェハに対して、直交する方向に絞ることができて、ウェ
ハの開口側壁への成膜を無くし、後の工程で行なうウエ
ットバック工程で従来生じがちであった子バンプ不良を
無くすことができる。また、コリメータに加熱用ヒータ
を設けて、その温度を適当に調節できるので、コリメー
タの透孔での過剰な蒸着材料の捕捉を防ぎ得て、その結
果コリメータの補修期間のサイクルを長くすることがで
きる。
【図１】本発明を適用した抵抗加熱式真空蒸着装置の概
略断面図。
略断面図。
【図２】本発明を適用した電子ビーム蒸着装置の概略断
面図。
面図。
【図３】本発明に用いるコリメータの側断面図。
【図４】本発明に用いるコリメータの側断面図。
【図５】本発明に用いるコリメータの平面図。
【図６】本発明の蒸着装置を用いたはんだボールバンプ
の製造工程図。
の製造工程図。
【図７】従来の蒸着装置を用いたはんだボールバンプの
製造工程図。
製造工程図。
【図８】従来の抵抗加熱式真空蒸着装置の概略断面図。
１ 半導体基体
２ 電極
３ 表面保護膜
４ ＢＬＭ膜
５ 開口
６ レジスト膜
７ 真空容器
８ ヒーター
９ 蒸着材料
１０ 坩堝
１１ 加工ステージ
１２ ウェハ
１３ 金属膜
１４ バンプ
１５ 子バンプ
１６ 透孔
１７ コリメータ
１８ 球面中心
１９ 透孔中心線
２０ ヒーター線
２１ 端子
２２ 電子ビーム
２３ フィラメント
２４ バイアス電源
Ｐ1 、Ｐ2 蒸着粒子
Claims (6)
- 【請求項１】 真空容器内に蒸着材料を貯溜した坩堝
と、該坩堝内の該蒸着材料と対向させた被加工物を載置
した加工ステージを備えた蒸着装置において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータの前記透孔は切頭円錐状で、その頂部を
前記被加工物側に向け、且つその円錐中心線が前記蒸着
材料の略上面に向かう様に配置したことを特徴とする蒸
着装置。 - 【請求項２】 真空容器内に蒸着材料を貯溜した坩堝
と、該坩堝内の該蒸着材料と対向させた被加工物を載置
した加工ステージを備えた蒸着装置において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータの前記透孔は直径が異なる２つの円柱状
に形成し、小径の円柱側を前記被加工物に向け、且つそ
の円柱中心が前記蒸着材料側の上面に向かう様に配置し
たことを特徴とする蒸着装置。 - 【請求項３】 真空容器内に蒸着材料を貯溜した坩堝
と、該坩堝内の該蒸着材料と対向させた被加工物を載置
した加工ステージを備えた蒸着装置において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータに設けた透孔は、前記コリメータの外周
から中心部に向かうに従い、その直径を大から小に漸次
変化させたことを特徴とする蒸着装置。 - 【請求項４】 真空容器内に配置された蒸着材料を貯溜
した坩堝から、 該坩堝内の該蒸着材料と対向させた加工ステージ上のウ
エハへ該蒸着材料を蒸着させることを含むフリップチッ
プＩＣの製造方法において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータの前記透孔は切頭円錐状で、その頂部を
前記ウエハ側に向け、且つその円錐中心線が前記蒸着材
料の略上面に向かう様に配置したことを特徴とするフリ
ップチップＩＣの製造方法。 - 【請求項５】 真空容器内に配置された蒸着材料を貯溜
した坩堝から、 該坩堝内の該蒸着材料と対向させた加工ステージ上のウ
エハへ該蒸着材料を蒸着させることを含むフリップチッ
プＩＣの製造方法において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータの前記透孔は直径が異なる２つの円柱状
に形成し、小径の円柱側を前記ウエハに向け、且つその
円柱中心が前記蒸着材料側の上面に向かう様に配置した
ことを特徴とするフリップチップＩＣの製造方法。 - 【請求項６】 真空容器内に配置された蒸着材料を貯溜
した坩堝から、 該坩堝内の該蒸着材料と対向させた加工ステージ上のウ
エハへ該蒸着材料を蒸着させることを含むフリップチッ
プＩＣの製造方法において、 前記坩堝と前記加工ステージとの間にドーム状で、全面
に複数の透孔を備えたコリメータを配置するとともに、
前記コリメータに設けた透孔は、前記コリメータの外周
から中心部に向かうに従い、その直径を大から小に漸次
変化させたことを特徴とするフリップチップＩＣの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02379295A JP3371177B2 (ja) | 1995-02-13 | 1995-02-13 | 蒸着装置とフリップチップｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02379295A JP3371177B2 (ja) | 1995-02-13 | 1995-02-13 | 蒸着装置とフリップチップｉｃの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222518A JPH08222518A (ja) | 1996-08-30 |
| JP3371177B2 true JP3371177B2 (ja) | 2003-01-27 |
Family
ID=12120183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02379295A Expired - Fee Related JP3371177B2 (ja) | 1995-02-13 | 1995-02-13 | 蒸着装置とフリップチップｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371177B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001126865A (ja) * | 1999-10-22 | 2001-05-11 | Fuji Electric Co Ltd | 有機エレクトロルミネッセンスディスプレイパネルの製造方法 |
| US20040035360A1 (en) | 2002-05-17 | 2004-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing apparatus |
| JP4954434B2 (ja) * | 2002-05-17 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 製造装置 |
| CN103993266B (zh) * | 2014-04-17 | 2016-07-06 | 京东方科技集团股份有限公司 | 真空蒸镀设备 |
-
1995
- 1995-02-13 JP JP02379295A patent/JP3371177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08222518A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0244666A2 (en) | Balltape structure for tape automated bonding, multilayer packaging and universal chip interconnection | |
| US20070045830A1 (en) | Wafer integrated rigid support ring | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| US9543185B2 (en) | Packaging process tools and systems, and packaging methods for semiconductor devices | |
| JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
| JP3371177B2 (ja) | 蒸着装置とフリップチップｉｃの製造方法 | |
| US11967576B2 (en) | Systems for thermally treating conductive elements on semiconductor and wafer structures | |
| US20040241911A1 (en) | [bump process for flip chip package] | |
| US6162718A (en) | High speed bump plating/forming | |
| US5505367A (en) | Method for bumping silicon devices | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JPH03187228A (ja) | 半田バンプの形成方法 | |
| JP3621908B2 (ja) | ベアチップ実装方法および実装システム | |
| JP4741201B2 (ja) | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 | |
| TW516142B (en) | Forming method for solder bump by self-alignment | |
| JP3410259B2 (ja) | 半導体装置の製造方法 | |
| JP3381454B2 (ja) | 蒸着装置及びボールバンプの形成方法 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JPH06275628A (ja) | Ｃｃｂバンプ形成用部品及びこれを用いた半導体装置の製造方法 | |
| KR20010028754A (ko) | 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법 | |
| JPH05121488A (ja) | ベアチツプ実装基板 | |
| JP3431321B2 (ja) | バンプ形成方法 | |
| JP2000353723A (ja) | はんだボールキャリアとその製造方法 | |
| JP2001308125A (ja) | 実装基板及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |