JP3358112B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP3358112B2 JP3358112B2 JP21259193A JP21259193A JP3358112B2 JP 3358112 B2 JP3358112 B2 JP 3358112B2 JP 21259193 A JP21259193 A JP 21259193A JP 21259193 A JP21259193 A JP 21259193A JP 3358112 B2 JP3358112 B2 JP 3358112B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- flag
- freeze
- instruction
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ、特にそのフリーズ機能に関するものである。
ーラ、特にそのフリーズ機能に関するものである。
【０００２】
【従来の技術】従来のプログラマブルコントローラ（以
下ＰＣという）として例えば特公平１−５０９２３号公
報に開示されているものがある。このＰＣは、ステージ
を制御単位としてステージ番号、論理演算、データ演算
命令、タイマ命令等が設けられており、該当するステー
ジのステージフラグがセットされているか或いはリセッ
トされているかを判断して、ステージフラグがセットさ
れているときそのステージによって特定される制御単位
を制御をしている。そして、このようなＰＣにおいてポ
ーズ機能を備えたものがあるが、ステージに対するポー
ズ機能はステージの移行処理のみにポーズ機能が採用さ
れていた。この為に、例えば図６のようにステージＳ１
００において所定の移行条件が成立したときにステージ
Ｓ１０１へ移行する制御では、ステージＳ１００にポー
ズ機能を作用させた場合には、上記の移行条件が成立し
ていてもステージＳ１０１へ移行を（ステージフラグを
セット）しないようにさせていた。
下ＰＣという）として例えば特公平１−５０９２３号公
報に開示されているものがある。このＰＣは、ステージ
を制御単位としてステージ番号、論理演算、データ演算
命令、タイマ命令等が設けられており、該当するステー
ジのステージフラグがセットされているか或いはリセッ
トされているかを判断して、ステージフラグがセットさ
れているときそのステージによって特定される制御単位
を制御をしている。そして、このようなＰＣにおいてポ
ーズ機能を備えたものがあるが、ステージに対するポー
ズ機能はステージの移行処理のみにポーズ機能が採用さ
れていた。この為に、例えば図６のようにステージＳ１
００において所定の移行条件が成立したときにステージ
Ｓ１０１へ移行する制御では、ステージＳ１００にポー
ズ機能を作用させた場合には、上記の移行条件が成立し
ていてもステージＳ１０１へ移行を（ステージフラグを
セット）しないようにさせていた。
【０００３】ところがステージＳ１００内にあるタイマ
Ｔ等は条件Ｄが成立すれば動作させていた。
Ｔ等は条件Ｄが成立すれば動作させていた。
【０００４】
【発明が解決しようとする課題】上述のように、ステー
ジに対するポーズ機能は、ステージの移行処理のみに働
き、ステージ内のタイマ、データ処理、コイルには働か
ないという問題点があった。ステージに対するポーズ機
能は、本来、ステージにポーズ機能が働くと、ステージ
内のコイル、タイマ等の処理命令に対してもポーズ機能
が働くベきであるが、従来はそのような技術が確立され
ていなかった。
ジに対するポーズ機能は、ステージの移行処理のみに働
き、ステージ内のタイマ、データ処理、コイルには働か
ないという問題点があった。ステージに対するポーズ機
能は、本来、ステージにポーズ機能が働くと、ステージ
内のコイル、タイマ等の処理命令に対してもポーズ機能
が働くベきであるが、従来はそのような技術が確立され
ていなかった。
【０００５】本発明は、このような問題点を解決するた
めになされたものであり、ステージ単位でその全体にポ
ーズ機能が作用するようにしたフリーズ機能を備えたＰ
Ｃを提供することを目的とする。
めになされたものであり、ステージ単位でその全体にポ
ーズ機能が作用するようにしたフリーズ機能を備えたＰ
Ｃを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るＰＣは、
ステージを制御単位としたユーザープログラムが格納さ
れる第１の記憶手段と、各ステージに対応したステージ
フラグ及びフリーズフラグがそれぞれ格納される第２の
記憶手段と、第１の記憶手段からユーザープログラムを
ステージ毎に順次読み出して実行する際に、第２の記憶
手段に格納されている該当するステージのフリーズフラ
グがリセットされかつステージフラグがセットされてい
るときにそのステージ命令を実行し、その命令にステー
ジを特定したフリーズ命令があり、それを実行する条件
が成立していると、そのフリーズ命令を実行して第２の
記憶手段のその特定されたステージのフリーズフラグを
セットし、それを実行する条件が成立していないと、そ
の特定されたステージのフリーズフラグをリセットし、
また、前記第２の記憶手段に格納されている該当するス
テージのフリーズフラグがセットされているときには、
そのステージ全体を処理せずに次のステージの処理に移
行する中央処理装置とを有する。
ステージを制御単位としたユーザープログラムが格納さ
れる第１の記憶手段と、各ステージに対応したステージ
フラグ及びフリーズフラグがそれぞれ格納される第２の
記憶手段と、第１の記憶手段からユーザープログラムを
ステージ毎に順次読み出して実行する際に、第２の記憶
手段に格納されている該当するステージのフリーズフラ
グがリセットされかつステージフラグがセットされてい
るときにそのステージ命令を実行し、その命令にステー
ジを特定したフリーズ命令があり、それを実行する条件
が成立していると、そのフリーズ命令を実行して第２の
記憶手段のその特定されたステージのフリーズフラグを
セットし、それを実行する条件が成立していないと、そ
の特定されたステージのフリーズフラグをリセットし、
また、前記第２の記憶手段に格納されている該当するス
テージのフリーズフラグがセットされているときには、
そのステージ全体を処理せずに次のステージの処理に移
行する中央処理装置とを有する。
【０００７】
【作用】本発明において、中央処理装置は、第１の記憶
手段に格納されているユーザープログラムをステージ毎
に順次読み出して実行するが、その該当するステージの
フリーズフラグがリセットされかつステージフラグがセ
ットされているときそのステージの命令を演算・実行す
る。そして、その命令の中にフリーズ命令が含まれてい
てそれを実行する条件が成立していると、そのフリーズ
命令を実行して第２の記憶手段のその特定されたステー
ジのフリーズフラグをセットし、また、それを実行する
条件が成立していないと、その特定されたステージのフ
リーズフラグを他の出力信号の場合と同様にリセットす
る。そして、中央処理装置が、実行しようとするステー
ジのフリーズフラグがセットされていると、その命令を
演算・実行せずに次のステージの処理に移行する。この
ようにして、フリーズフラグがセットされていると、そ
のステージ全体が処理されずに次の処理に移る。
手段に格納されているユーザープログラムをステージ毎
に順次読み出して実行するが、その該当するステージの
フリーズフラグがリセットされかつステージフラグがセ
ットされているときそのステージの命令を演算・実行す
る。そして、その命令の中にフリーズ命令が含まれてい
てそれを実行する条件が成立していると、そのフリーズ
命令を実行して第２の記憶手段のその特定されたステー
ジのフリーズフラグをセットし、また、それを実行する
条件が成立していないと、その特定されたステージのフ
リーズフラグを他の出力信号の場合と同様にリセットす
る。そして、中央処理装置が、実行しようとするステー
ジのフリーズフラグがセットされていると、その命令を
演算・実行せずに次のステージの処理に移行する。この
ようにして、フリーズフラグがセットされていると、そ
のステージ全体が処理されずに次の処理に移る。
【０００８】
【実施例】図１は本発明の一実施例に係るＰＣのハード
構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はＣＰＵ１の演算処理を司どるシステムプログラ
ムが格納されているＲＯＭ、３はユーザープログラム等
が格納されているＲＡＭ、４は各ステージに対応したス
テージフラグ、フリーズフラグ等のフラグが格納されて
いるＲＡＭ、５は入出力データが格納されているＲＡＭ
である。６は外部機器と入出力データを授受するための
Ｉ／Ｏポートである。７は表示器であり、８はキーボー
ドである。
構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はＣＰＵ１の演算処理を司どるシステムプログラ
ムが格納されているＲＯＭ、３はユーザープログラム等
が格納されているＲＡＭ、４は各ステージに対応したス
テージフラグ、フリーズフラグ等のフラグが格納されて
いるＲＡＭ、５は入出力データが格納されているＲＡＭ
である。６は外部機器と入出力データを授受するための
Ｉ／Ｏポートである。７は表示器であり、８はキーボー
ドである。
【０００９】図２はＲＡＭ４に格納されている各ステー
ジのステージフラグ及びフリーズフラグの状態を示す説
明図である。各ステージ番号１０（Ｓ１，Ｓ２……）に
対応してそれぞれステージフラグ１１及びフリーズフラ
グ１２が格納されている。
ジのステージフラグ及びフリーズフラグの状態を示す説
明図である。各ステージ番号１０（Ｓ１，Ｓ２……）に
対応してそれぞれステージフラグ１１及びフリーズフラ
グ１２が格納されている。
【００１０】図３はＰＣおいて処理されるステージ式の
ユーザープログラムを図示したものである。ここでは、
フリーズ命令として次の形式のものを使用している。 １）ＦＲＺ Ｓ１００ ２）ＦＲＺ Ｓ１０ Ｓ７７ 「ＦＲＺ Ｓ１００」という命令はステージＳ１００を
フリーズさせる命令であり、「ＦＲＺ Ｓ１０ Ｓ７
７」という命令はステージＳ１０〜Ｓ７７をフリーズさ
せる命令である。この図３のプログラムにおいては、ス
テージＳ１においてＡの条件が成立すると「ＦＲＺ Ｓ
１００」が実行されて上述の図２のステージＳ１００の
フリーズフラグ１２がセットされる。また、Ｂの条件が
成立すると「ＦＲＺ Ｓ１０ Ｓ７７」が実行されてス
テージＳ１０〜Ｓ７７のフリーズフラグ１２がセットさ
れる。
ユーザープログラムを図示したものである。ここでは、
フリーズ命令として次の形式のものを使用している。 １）ＦＲＺ Ｓ１００ ２）ＦＲＺ Ｓ１０ Ｓ７７ 「ＦＲＺ Ｓ１００」という命令はステージＳ１００を
フリーズさせる命令であり、「ＦＲＺ Ｓ１０ Ｓ７
７」という命令はステージＳ１０〜Ｓ７７をフリーズさ
せる命令である。この図３のプログラムにおいては、ス
テージＳ１においてＡの条件が成立すると「ＦＲＺ Ｓ
１００」が実行されて上述の図２のステージＳ１００の
フリーズフラグ１２がセットされる。また、Ｂの条件が
成立すると「ＦＲＺ Ｓ１０ Ｓ７７」が実行されてス
テージＳ１０〜Ｓ７７のフリーズフラグ１２がセットさ
れる。
【００１１】図４は図１のＰＣの全体の処理を示すフロ
ーチャートである。図示のように、外部から信号を入力
する入力転送がなされ入力データはＲＡＭ５に格納され
る（ステップ１０）。次に、その入力された信号に基い
てユーザープログラムをステージ単位で演算・実行し、
その結果をＲＡＭ５に格納する（ステップ２０）。次
に、その演算結果をＲＡＭ５から読み出して外部に出力
する出力転送を行う（ステップ３０）。以上の処理が終
了の指示があるまでサイクリックに繰り返される。
ーチャートである。図示のように、外部から信号を入力
する入力転送がなされ入力データはＲＡＭ５に格納され
る（ステップ１０）。次に、その入力された信号に基い
てユーザープログラムをステージ単位で演算・実行し、
その結果をＲＡＭ５に格納する（ステップ２０）。次
に、その演算結果をＲＡＭ５から読み出して外部に出力
する出力転送を行う（ステップ３０）。以上の処理が終
了の指示があるまでサイクリックに繰り返される。
【００１２】図５は図４の命令・実行の処理の詳細を示
したフローチャートである。図３のプログラムを例にし
てできた図２のフラグ状態をもとに図５のフローチャー
トの説明をすると、まず、最初に、ＣＰＵ１はＲＡＭ４
に格納されているステージＳ１のフリーズフラグ１２を
読み出して、それがオンになっているかどうかチェック
する（ステップ２１）。ここではステージＳ１のフリー
ズフラグ１２はオフになっているので、次に、ステージ
Ｓ１のステージラグ１１を読み出して、それがオンにな
っているかどうかチェックする（ステップ２２）。ここ
ではステージＳ１のステージフラグ１１はオンになって
いるので、次に、ステージＳ１のプログラムを読み出し
てその命令を実行する（ステップ２３）。図３のステー
ジＳ１のプログラムにおいて例えばＡの条件が成立して
いると、「ＦＲＺ Ｓ１００」のプログラムが実行され
て、ＲＡＭ４のステージＳ１００のフリーズフラグ１２
をセットする。Ｂの条件が成立していない場合には、
「ＦＲＺ Ｓ１０ Ｓ７７」のフリーズ命令は実行され
ず、ステージＳ１０〜Ｓ７７のフリーズフラグ１２はリ
セットされたままとなっている（既にセットされている
場合には他の出力信号の場合と同様にリセットされ
る。）。ステージＳ１のプログラムを演算・実行する
と、次に全てのステージのプログラムについての演算が
終了したかどうかをチェックする（ステップ２４）。こ
こではまだ全てのステージのプログラムについての演算
が終了していないので、次のステージのプログラムに移
行する（ステップ２５）。ここではステップＳ２の演算
処理に移行することになり、ステップＳ２について上述
の処理（ステップ２１〜２５）が繰り返される。
したフローチャートである。図３のプログラムを例にし
てできた図２のフラグ状態をもとに図５のフローチャー
トの説明をすると、まず、最初に、ＣＰＵ１はＲＡＭ４
に格納されているステージＳ１のフリーズフラグ１２を
読み出して、それがオンになっているかどうかチェック
する（ステップ２１）。ここではステージＳ１のフリー
ズフラグ１２はオフになっているので、次に、ステージ
Ｓ１のステージラグ１１を読み出して、それがオンにな
っているかどうかチェックする（ステップ２２）。ここ
ではステージＳ１のステージフラグ１１はオンになって
いるので、次に、ステージＳ１のプログラムを読み出し
てその命令を実行する（ステップ２３）。図３のステー
ジＳ１のプログラムにおいて例えばＡの条件が成立して
いると、「ＦＲＺ Ｓ１００」のプログラムが実行され
て、ＲＡＭ４のステージＳ１００のフリーズフラグ１２
をセットする。Ｂの条件が成立していない場合には、
「ＦＲＺ Ｓ１０ Ｓ７７」のフリーズ命令は実行され
ず、ステージＳ１０〜Ｓ７７のフリーズフラグ１２はリ
セットされたままとなっている（既にセットされている
場合には他の出力信号の場合と同様にリセットされ
る。）。ステージＳ１のプログラムを演算・実行する
と、次に全てのステージのプログラムについての演算が
終了したかどうかをチェックする（ステップ２４）。こ
こではまだ全てのステージのプログラムについての演算
が終了していないので、次のステージのプログラムに移
行する（ステップ２５）。ここではステップＳ２の演算
処理に移行することになり、ステップＳ２について上述
の処理（ステップ２１〜２５）が繰り返される。
【００１３】以上のようにして各ステージのプログラム
についての演算処理を行って、ステージＳ１００のプロ
グラムに到達すると、ＣＰＵ１はＲＡＭ４に格納されて
いるステージＳ１００のフリーズフラグ１２を読み出し
て、それがオンになっているかどうかチェックする（ス
テップ２１）。ここでは、ステージＳ１００のフリーズ
フラグ１２はステージＳ１の演算処理によりセットされ
ているので、ステージＳ１００のプログラムは一切実行
せずに、次のステップであるステージＳ１０１の演算処
理に移行する（ステップ２５）。但し、ステップＳ１０
０のプログラムは実行されないので移行条件Ｅは無視さ
れ、ステージＳ１０１のステージフラグはリセットされ
たままとなっているので、ステージＳ１０１のプログラ
ムは実行されない。このようにして、ステージＳ１００
がフリーズされることにより、その移行条件が無視され
たステージＳ１０１へも移行される事がない。
についての演算処理を行って、ステージＳ１００のプロ
グラムに到達すると、ＣＰＵ１はＲＡＭ４に格納されて
いるステージＳ１００のフリーズフラグ１２を読み出し
て、それがオンになっているかどうかチェックする（ス
テップ２１）。ここでは、ステージＳ１００のフリーズ
フラグ１２はステージＳ１の演算処理によりセットされ
ているので、ステージＳ１００のプログラムは一切実行
せずに、次のステップであるステージＳ１０１の演算処
理に移行する（ステップ２５）。但し、ステップＳ１０
０のプログラムは実行されないので移行条件Ｅは無視さ
れ、ステージＳ１０１のステージフラグはリセットされ
たままとなっているので、ステージＳ１０１のプログラ
ムは実行されない。このようにして、ステージＳ１００
がフリーズされることにより、その移行条件が無視され
たステージＳ１０１へも移行される事がない。
【００１４】
【発明の効果】以上のように本発明によれば、ステージ
をフリーズさせるフリーズ命令を追加して、該当するス
テージにフリーズフラグがセットされているとそのステ
ージの命令を処理せずに、次のステージのプログラムを
処理するようにしたので、ステージ全体がフリーズし、
従来のような不合理な点が解消されている。
をフリーズさせるフリーズ命令を追加して、該当するス
テージにフリーズフラグがセットされているとそのステ
ージの命令を処理せずに、次のステージのプログラムを
処理するようにしたので、ステージ全体がフリーズし、
従来のような不合理な点が解消されている。
【図１】図１は本発明の一実施例に係るＰＣのハード構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１のＲＡＭ４に格納されている各ステージの
ステージフラグ及びフリーズフラグの状態を示す説明図
である。
ステージフラグ及びフリーズフラグの状態を示す説明図
である。
【図３】ＰＣにおいて処理されるステージ式のユーザー
プログラムを示した図である。
プログラムを示した図である。
【図４】図１のＰＣの全体の処理を示すフローチャート
である。
である。
【図５】図４の命令・実行の処理の詳細を示したフロー
チャートである。
チャートである。
【図６】ステージ式のユーザープログラムを示した図で
ある。
ある。
Claims (1)
- 【請求項１】 ステージを制御単位としたユーザープロ
グラムが格納される第１の記憶手段と、 各ステージに対応したステージフラグ及びフリーズフラ
グがそれぞれ格納される第２の記憶手段と、 前記第１の記憶手段からユーザープログラムをステージ
毎に順次読み出して実行する際に、前記第２の記憶手段
に格納されている該当するステージのフリーズフラグが
リセットされ、かつステージフラグがセットされている
ときにそのステージ命令を実行し、その命令にステージ
を特定したフリーズ命令があり、それを実行する条件が
成立していると、そのフリーズ命令を実行して第２の記
憶手段のその特定されたステージのフリーズフラグをセ
ットし、それを実行する条件が成立していないと、その
特定されたステージのフリーズフラグをリセットし、ま
た、前記第２の記憶手段に格納されている該当するステ
ージのフリーズフラグがセットされているときには、そ
のステージ全体を処理せずに次のステージの処理に移行
する中央処理装置とを有することを特徴とするプログラ
マブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21259193A JP3358112B2 (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21259193A JP3358112B2 (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764475A JPH0764475A (ja) | 1995-03-10 |
| JP3358112B2 true JP3358112B2 (ja) | 2002-12-16 |
Family
ID=16625238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21259193A Expired - Lifetime JP3358112B2 (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358112B2 (ja) |
-
1993
- 1993-08-27 JP JP21259193A patent/JP3358112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0764475A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358112B2 (ja) | プログラマブルコントローラ | |
| JPS62236006A (ja) | Ｎｃ装置の処理方法 | |
| JPS5860318A (ja) | プログラマブルコントロ−ラ | |
| JPH0822305A (ja) | プロセス制御装置 | |
| JP3015793B1 (ja) | プログラマブルコントロ―ラ | |
| JPS63116210A (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| JPS635402A (ja) | プログラマブル・コントロ−ラ | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPH0764476A (ja) | プログラマブルコントローラ | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPH0619518A (ja) | プログラム呼出し方式 | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPH02236702A (ja) | トランスファーマシン用数値制御装置 | |
| JP2793809B2 (ja) | プログラマブルコントローラの応用命令処理方式 | |
| JPH02202682A (ja) | データ入力処理方法 | |
| JPH0138692Y2 (ja) | ||
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPH0619530A (ja) | ディジタル調節計 | |
| JPH01119804A (ja) | プログラマブルコントローラのスキャンタイム一定化方式 | |
| JPH03246602A (ja) | プログラマブルコントローラ | |
| JPS60214004A (ja) | プログラマブル・コントロ−ラの機能命令方式 | |
| JPH1011285A (ja) | プログラマブルコントローラ及び記録媒体 | |
| JPH01292402A (ja) | Ｐｃ装置の信号参照方式 | |
| JPH03121551A (ja) | プログラムロード方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |