JPH0764476A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0764476A JPH0764476A JP5212592A JP21259293A JPH0764476A JP H0764476 A JPH0764476 A JP H0764476A JP 5212592 A JP5212592 A JP 5212592A JP 21259293 A JP21259293 A JP 21259293A JP H0764476 A JPH0764476 A JP H0764476A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- data
- stored
- time
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 データの内容が変化したときにのみサンプリ
ングをすることにより記憶装置の記憶容量を小さくする
ことを可能にしたＰＣを提供することを目的とする。 【構成】 サンプリング時のカレンダー及びサンプリン
グ項目のデータが格納されるＲＡＭ５と、サンプリング
項目のデータをサンプリングし、そのデータが１つでも
前回サンプリングしたときに比べて変化したときに、そ
の時の日時及びサンプリング項目のデータをＲＡＭ５に
格納するＣＰＵ１とを有する。
ングをすることにより記憶装置の記憶容量を小さくする
ことを可能にしたＰＣを提供することを目的とする。 【構成】 サンプリング時のカレンダー及びサンプリン
グ項目のデータが格納されるＲＡＭ５と、サンプリング
項目のデータをサンプリングし、そのデータが１つでも
前回サンプリングしたときに比べて変化したときに、そ
の時の日時及びサンプリング項目のデータをＲＡＭ５に
格納するＣＰＵ１とを有する。
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ、特にデータのサンプリングに関するものである。
ーラ、特にデータのサンプリングに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
プログラマブルコントローラ（以下ＰＣという）におい
て、データをサンプリングするときには、一定の周期毎
にデータをサンプリングしてそれを記憶装置に格納して
いた。従って、データが変化しなくとも記憶装置に格納
されるので同じ内容のデータが経時的に格納され、記憶
装置の記憶領域を大きくとらなければならない、という
問題点があった。
プログラマブルコントローラ（以下ＰＣという）におい
て、データをサンプリングするときには、一定の周期毎
にデータをサンプリングしてそれを記憶装置に格納して
いた。従って、データが変化しなくとも記憶装置に格納
されるので同じ内容のデータが経時的に格納され、記憶
装置の記憶領域を大きくとらなければならない、という
問題点があった。
【０００３】本発明は、このような問題点を解決するた
めになされたものであり、データの内容が変化したとき
にのみサンプリングをすることにより記憶装置の記憶領
域を小さくすることを可能にしたＰＣを提供することを
目的とする。
めになされたものであり、データの内容が変化したとき
にのみサンプリングをすることにより記憶装置の記憶領
域を小さくすることを可能にしたＰＣを提供することを
目的とする。
【０００４】
【課題を解決するための手段】本発明に係るプログラマ
ブルコントローラは、サンプリング時のカレンダー及び
サンプリング項目のデータが格納される記憶手段と、サ
ンプリング項目のデータをサンプリングし、そのいずれ
か１つ以上のデータが前回サンプリングしたときに比べ
て変化したときに、その時の日時及びサンプリング項目
のデータを記憶手段に格納する中央処理装置とを有す
る。
ブルコントローラは、サンプリング時のカレンダー及び
サンプリング項目のデータが格納される記憶手段と、サ
ンプリング項目のデータをサンプリングし、そのいずれ
か１つ以上のデータが前回サンプリングしたときに比べ
て変化したときに、その時の日時及びサンプリング項目
のデータを記憶手段に格納する中央処理装置とを有す
る。
【０００５】
【作用】本発明においては、サンプリング項目のデータ
が変化しないときにはそのデータは記憶装置には格納さ
れず、サンプリング項目のデータのいずか１つでも前回
サンプリングしたときに比べて変化したときに、その時
の日時及びサンプリング項目のデータが記憶手段に格納
される。従って、有用なデータのみが記憶装置に格納さ
れ、かつその記憶容量を小さくすることができる。
が変化しないときにはそのデータは記憶装置には格納さ
れず、サンプリング項目のデータのいずか１つでも前回
サンプリングしたときに比べて変化したときに、その時
の日時及びサンプリング項目のデータが記憶手段に格納
される。従って、有用なデータのみが記憶装置に格納さ
れ、かつその記憶容量を小さくすることができる。
【０００６】
【実施例】図１は本発明の一実施例に係るＰＣのハード
構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はＣＰＵの演算処理を司どるシステムプログラム
が格納されているＲＯＭ、３はユーザープログラムが格
納されているＲＡＭ、４は入出力データや各種フラグが
格納されるＲＡＭ、５はサンプリングデータが格納され
るＲＡＭであり、６は外部機器との間でデータの授受を
行うための入出力ポートである。７は表示器であり、８
はキーボードである。
構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はＣＰＵの演算処理を司どるシステムプログラム
が格納されているＲＯＭ、３はユーザープログラムが格
納されているＲＡＭ、４は入出力データや各種フラグが
格納されるＲＡＭ、５はサンプリングデータが格納され
るＲＡＭであり、６は外部機器との間でデータの授受を
行うための入出力ポートである。７は表示器であり、８
はキーボードである。
【０００７】図２はＲＡＭ５に記憶されるデータ領域を
示した図である。ＲＡＭ５は、ポインタ１０と、カレン
ダー領域ａ及びサンプリングデータ領域ｂとからなる各
データ領域１１〜１６とから構成されている。カレンダ
ー領域ａにはサンプリングデータを格納する時の日時が
格納され、サンプリングデータ領域ｂには所定のサンプ
リング項目のデータが格納される。
示した図である。ＲＡＭ５は、ポインタ１０と、カレン
ダー領域ａ及びサンプリングデータ領域ｂとからなる各
データ領域１１〜１６とから構成されている。カレンダ
ー領域ａにはサンプリングデータを格納する時の日時が
格納され、サンプリングデータ領域ｂには所定のサンプ
リング項目のデータが格納される。
【０００８】図３は図１のＰＣの動作を示すフローチャ
ートである。ＣＰＵ１は、まず、Ｉ／Ｏポート６を介し
て入力データをＲＡＭ４に取り込む（Ｓ１）。ＣＰＵ１
はＲＡＭ２に格納されているユーザープログラムを順次
読み出して、その命令を演算・実行し、その結果をＲＡ
Ｍ４に格納する（Ｓ２）。次に、ＣＰＵ１はサンプリン
グ命令があるかどうかを判断し（Ｓ３）、サンプリング
命令がある場合にはサンプリング終了条件が成立してい
るかどうかを判断する（Ｓ４）。
ートである。ＣＰＵ１は、まず、Ｉ／Ｏポート６を介し
て入力データをＲＡＭ４に取り込む（Ｓ１）。ＣＰＵ１
はＲＡＭ２に格納されているユーザープログラムを順次
読み出して、その命令を演算・実行し、その結果をＲＡ
Ｍ４に格納する（Ｓ２）。次に、ＣＰＵ１はサンプリン
グ命令があるかどうかを判断し（Ｓ３）、サンプリング
命令がある場合にはサンプリング終了条件が成立してい
るかどうかを判断する（Ｓ４）。
【０００９】図４はサンプリング開始条件及び終了条件
の成立とフラグとの関係を示した図である。例えば上述
のユーザープログラムの演算・実行によりサンプリング
開始条件が成立していればフラグＳＰ１００がセットさ
れ、また、サンプリング終了条件が成立していればフラ
グＳＰ１０１がセットされる。従って、ＣＰＵ１は、サ
ンプリ終了条件が成立しているかどうかを判断する際に
は、フラグＳＰ１０１がセットされているかどうか見て
判断する。フラグＳＰ１０１がセットされていないと、
サンプリング終了条件が成立していないとして、次にサ
ンプリング開始条件が成立しているかどうかを判断する
（Ｓ５）。この判断は、フラグＳＰ１００がセットされ
ているかどうかを見て行われる。フラグＳＰ１００がセ
ットされていると、サンプリング開始条件が成立してい
るものとして、次に、サンプリング項目のデータが前回
のサンプリングの際のデータと異なるかどうかを判断す
る（Ｓ６）。最初のサンプリングは、それ以前のデータ
がないので、そのデータはＲＡＭ５のポインタ１０の示
す値（０）のデータ領域（＃０）１１のサンプリングデ
ータ領域ｂに格納される。なお、サンプリングが２回目
以降のときには、その時のサンプリングデータとＲＡＭ
５のサンリングデータ領域ａに格納されている最新のデ
ータとを比較することにより、サンプリング項目のデー
タが前回のサンプリングの際のデータと異なるかどうか
を判断する。
の成立とフラグとの関係を示した図である。例えば上述
のユーザープログラムの演算・実行によりサンプリング
開始条件が成立していればフラグＳＰ１００がセットさ
れ、また、サンプリング終了条件が成立していればフラ
グＳＰ１０１がセットされる。従って、ＣＰＵ１は、サ
ンプリ終了条件が成立しているかどうかを判断する際に
は、フラグＳＰ１０１がセットされているかどうか見て
判断する。フラグＳＰ１０１がセットされていないと、
サンプリング終了条件が成立していないとして、次にサ
ンプリング開始条件が成立しているかどうかを判断する
（Ｓ５）。この判断は、フラグＳＰ１００がセットされ
ているかどうかを見て行われる。フラグＳＰ１００がセ
ットされていると、サンプリング開始条件が成立してい
るものとして、次に、サンプリング項目のデータが前回
のサンプリングの際のデータと異なるかどうかを判断す
る（Ｓ６）。最初のサンプリングは、それ以前のデータ
がないので、そのデータはＲＡＭ５のポインタ１０の示
す値（０）のデータ領域（＃０）１１のサンプリングデ
ータ領域ｂに格納される。なお、サンプリングが２回目
以降のときには、その時のサンプリングデータとＲＡＭ
５のサンリングデータ領域ａに格納されている最新のデ
ータとを比較することにより、サンプリング項目のデー
タが前回のサンプリングの際のデータと異なるかどうか
を判断する。
【００１０】サンプリングデータ領域ｂにデータが格納
されると、カレンダー領域ａにはその時の日時が格納さ
れる。そして、ポインタ１０の示す値をインクリメント
し（０→１）してサンプリングの処理を終了する（Ｓ
７）。次に、ＣＰＵ１は、ＲＡＭ４に格納されている出
力データをＩ／Ｏポートを介して外部機器に出力する
（Ｓ８）。以上の処理が終了の指示があるまでサイクリ
ックに繰り返される。
されると、カレンダー領域ａにはその時の日時が格納さ
れる。そして、ポインタ１０の示す値をインクリメント
し（０→１）してサンプリングの処理を終了する（Ｓ
７）。次に、ＣＰＵ１は、ＲＡＭ４に格納されている出
力データをＩ／Ｏポートを介して外部機器に出力する
（Ｓ８）。以上の処理が終了の指示があるまでサイクリ
ックに繰り返される。
【００１１】図５はサンプリング項目のデータのタイミ
ングチャートである。図示の例は、サインプリング項目
として信号Ｍ１００，ｉ１０，Ｑ２０が特定された場合
である。信号Ｍ１００，ｉ１０，Ｑ２０のいずか１つが
変化したとき、図示のｔ１，ｔ２，ｔ３，ｔ４，ｔ５，
ｔ６，ｔ７，ｔ８のタイミングでその時の信号Ｍ１０
０，ｉ１０，Ｑ２０がＲＡＭ５に格納される。
ングチャートである。図示の例は、サインプリング項目
として信号Ｍ１００，ｉ１０，Ｑ２０が特定された場合
である。信号Ｍ１００，ｉ１０，Ｑ２０のいずか１つが
変化したとき、図示のｔ１，ｔ２，ｔ３，ｔ４，ｔ５，
ｔ６，ｔ７，ｔ８のタイミングでその時の信号Ｍ１０
０，ｉ１０，Ｑ２０がＲＡＭ５に格納される。
【００１２】
【発明の効果】以上のように本発明によれば、サンプリ
ング項目のデータのいずか１つでも前回サンプリングし
たときに比べて変化したときに、その時の日時及びサン
プリング項目のデータを記憶手段に格納するようにした
ので、有用なデータのみが記憶装置に格納され、かつそ
の記憶容量を小さくすることができる。
ング項目のデータのいずか１つでも前回サンプリングし
たときに比べて変化したときに、その時の日時及びサン
プリング項目のデータを記憶手段に格納するようにした
ので、有用なデータのみが記憶装置に格納され、かつそ
の記憶容量を小さくすることができる。
【図１】本発明の一実施例に係るＰＣのハード構成を示
すブロック図である。
すブロック図である。
【図２】サンプリングデータが格納されるＲＡＭのデー
タ領域を示した図である。
タ領域を示した図である。
【図３】図１のＰＣの動作を示すフローチャートであ
る。
る。
【図４】サンプリング開始条件及び終了条件の成立とフ
ラグとの関係を示した図である。
ラグとの関係を示した図である。
【図５】サンプリング項目のデータのタイミングチャー
トである。
トである。
Claims (1)
- 【請求項１】 サンプリング時のカレンダー及びサンプ
リング項目のデータが格納される記憶手段と、 サンプリング項目のデータをサンプリングし、そのいず
れか１つ以上のデータが前回サンプリングしたときに比
べて変化したときに、その時の日時及びサンプリング項
目のデータを前記記憶手段に格納する中央処理装置とを
有することを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212592A JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212592A JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0764476A true JPH0764476A (ja) | 1995-03-10 |
Family
ID=16625254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5212592A Pending JPH0764476A (ja) | 1993-08-27 | 1993-08-27 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0764476A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086611A (ja) * | 1994-06-20 | 1996-01-12 | Nissan Motor Co Ltd | シーケンスの高速演算方法及びその方法を使用したシーケンス制御装置 |
| WO2017203583A1 (ja) * | 2016-05-23 | 2017-11-30 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
| JP6727472B1 (ja) * | 2019-07-26 | 2020-07-22 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327781A (en) * | 1976-08-25 | 1978-03-15 | Kyosan Electric Mfg | Carrier memory system |
| JPS61133416A (ja) * | 1984-11-30 | 1986-06-20 | Yaskawa Electric Mfg Co Ltd | シ−ケンストレ−スバツク装置 |
| JPH03135604A (ja) * | 1989-10-20 | 1991-06-10 | Kao Corp | 制御信号の状態変化通知装置及び状態変化通知装置を備えた制御装置 |
-
1993
- 1993-08-27 JP JP5212592A patent/JPH0764476A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327781A (en) * | 1976-08-25 | 1978-03-15 | Kyosan Electric Mfg | Carrier memory system |
| JPS61133416A (ja) * | 1984-11-30 | 1986-06-20 | Yaskawa Electric Mfg Co Ltd | シ−ケンストレ−スバツク装置 |
| JPH03135604A (ja) * | 1989-10-20 | 1991-06-10 | Kao Corp | 制御信号の状態変化通知装置及び状態変化通知装置を備えた制御装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086611A (ja) * | 1994-06-20 | 1996-01-12 | Nissan Motor Co Ltd | シーケンスの高速演算方法及びその方法を使用したシーケンス制御装置 |
| WO2017203583A1 (ja) * | 2016-05-23 | 2017-11-30 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
| JPWO2017203583A1 (ja) * | 2016-05-23 | 2018-07-12 | 三菱電機株式会社 | プログラマブルロジックコントローラ |
| CN109154803A (zh) * | 2016-05-23 | 2019-01-04 | 三菱电机株式会社 | 可编程逻辑控制器 |
| KR20200121919A (ko) * | 2016-05-23 | 2020-10-26 | 미쓰비시덴키 가부시키가이샤 | 프로그래머블 로직 컨트롤러 |
| CN109154803B (zh) * | 2016-05-23 | 2022-04-08 | 三菱电机株式会社 | 可编程逻辑控制器 |
| JP6727472B1 (ja) * | 2019-07-26 | 2020-07-22 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
| WO2021019615A1 (ja) * | 2019-07-26 | 2021-02-04 | 三菱電機株式会社 | プログラマブルロジックコントローラ、設定ツール、及びプログラム |
| CN114174939A (zh) * | 2019-07-26 | 2022-03-11 | 三菱电机株式会社 | 可编程逻辑控制器、设定工具及程序 |
| CN114174939B (zh) * | 2019-07-26 | 2024-01-12 | 三菱电机株式会社 | 可编程逻辑控制器、设定工具及记录介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59146345A (ja) | コントロ−ルフロ−並列計算機方式 | |
| US6964049B2 (en) | Smart internetworking operating system for low computational power microprocessors | |
| JPH0764476A (ja) | プログラマブルコントローラ | |
| JP2963676B2 (ja) | プログラマブルコントローラ | |
| US5758035A (en) | Graphic plotting apparatus plotting diagram represented by function and graphic plotting method thereof | |
| JPH0764475A (ja) | プログラマブルコントローラ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| KR100264765B1 (ko) | 제어기의 제어 알고리즘 변경 시스템 및 그 변경 방법 | |
| JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JP2558721B2 (ja) | 入出力回路 | |
| JPH03105503A (ja) | プログラマブルコントローラ | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPH0731563B2 (ja) | プログラム終了予定時刻通知方式 | |
| JPS6250904A (ja) | 実行周期管理法 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH05224713A (ja) | プログラマブルコントローラの表示方法 | |
| JPH02202682A (ja) | データ入力処理方法 | |
| JP3945122B2 (ja) | 表示制御装置及び表示制御処理のプログラムを記憶した記憶媒体 | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPS62256004A (ja) | プログラマブルコントロ−ラ | |
| JPS62171026A (ja) | パイプライン演算装置 | |
| JPH0277947A (ja) | 計測装置 | |
| JPH1083204A (ja) | プログラマブルコントローラ及び制御演算パラメータ出力方法 | |
| JPS63170702A (ja) | プログラマブル電子機器 | |
| JPH06168115A (ja) | 演算プロセッサ無演算継続ステップ命令方式 |