JPH03121551A - プログラムロード方式 - Google Patents
プログラムロード方式Info
- Publication number
- JPH03121551A JPH03121551A JP26049789A JP26049789A JPH03121551A JP H03121551 A JPH03121551 A JP H03121551A JP 26049789 A JP26049789 A JP 26049789A JP 26049789 A JP26049789 A JP 26049789A JP H03121551 A JPH03121551 A JP H03121551A
- Authority
- JP
- Japan
- Prior art keywords
- read
- loader
- external storage
- execution
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムロード方式に関し、特にコンピュー
タの立上げ時に外部記憶装置から実行プログラムの読出
しを行うプログラムロード方式に関する。
タの立上げ時に外部記憶装置から実行プログラムの読出
しを行うプログラムロード方式に関する。
従来のプログラムロード方式は、読出し専用メモリであ
るＲＯＭから基本ローダを読出して実行することにより
、その基本ローダが指示する特定の外部記憶装置から、
その基本ローダが指示する特定の様式の実行プログラム
を読出して実行している。
るＲＯＭから基本ローダを読出して実行することにより
、その基本ローダが指示する特定の外部記憶装置から、
その基本ローダが指示する特定の様式の実行プログラム
を読出して実行している。
上述した従来のプログラムロード方式は、ＲＯＭから基
本ローダを読出して実行することにより、その基本ロー
ダが指示する特定の外部記憶装置からその基本ローダが
指示する特定の様式の実行プログラムを読出して実行し
ているので、ＲＯＭを交換しなければ、他の外部記憶装
置や異なる様式の実行プログラムを読出して実行するこ
とができないという欠点を有している。
本ローダを読出して実行することにより、その基本ロー
ダが指示する特定の外部記憶装置からその基本ローダが
指示する特定の様式の実行プログラムを読出して実行し
ているので、ＲＯＭを交換しなければ、他の外部記憶装
置や異なる様式の実行プログラムを読出して実行するこ
とができないという欠点を有している。
本発明の目的は、種々の外部記憶装置から様々な様式の
実行プログラムを読出して実行することができるプログ
ラムロード方式を提供することにある。
実行プログラムを読出して実行することができるプログ
ラムロード方式を提供することにある。
本発明のプログラムロード方式は、
（Ａ）ｍ、ｎをｎ≧ｍ≧１である正の整数として、第１
種、第２種、・−・・・・第ｎ種の実行プログラムを格
納する記憶媒体を装填できる第１．・・・・・・第ｎの
外部記憶装置、（Ｂ）第１の前記外部記憶装置から第１
種の実行プログラムを読出すための基本ローダを記憶す
る読出し専用メモリであるＲＯＭ、 （Ｃ）第１．・・・・・・第ｎの前記外部記憶装置から
第２種、・・・・・・第ｎ種の実行プログラムを読出す
ための第１．・−・・・第ｎ−１の拡張ローダを記憶す
る書換え可能な不揮発性メモリ、（Ｄ）最初に基本ロー
ダの読出し指示を送り、読出し否判定を受けるごとに、
順次に第１、・・・・・・第ｎ−１の拡張ローダの読出
し指示を送るローダ切換指示部、 （Ｅ）前記ローダ切換指示部からの読出し指示を受ける
ごとに、前記ＲＯＭおよび前記不揮発性メモリから指示
されたローダを読取るローダ読取り制御部、 （Ｆ）読取ったローダを前記ローダ読取り制御部から受
けるごとに、そのローダが指示する前記外部記憶装置の
一つから実行プログラムの一つの読出しを実行する読出
し処理実行部、（Ｇ）前記読出し処理実行部の読出し処
理により、実行プログラムの読出しが成功したか否かを
、読出した実行プログラムに有する識別情報により判定
するとともに、読出しが不成功のときに読出し否判定を
前記ローダ切換指示部に送る読出し成否判定部、 を備えて構成されている。
種、第２種、・−・・・・第ｎ種の実行プログラムを格
納する記憶媒体を装填できる第１．・・・・・・第ｎの
外部記憶装置、（Ｂ）第１の前記外部記憶装置から第１
種の実行プログラムを読出すための基本ローダを記憶す
る読出し専用メモリであるＲＯＭ、 （Ｃ）第１．・・・・・・第ｎの前記外部記憶装置から
第２種、・・・・・・第ｎ種の実行プログラムを読出す
ための第１．・−・・・第ｎ−１の拡張ローダを記憶す
る書換え可能な不揮発性メモリ、（Ｄ）最初に基本ロー
ダの読出し指示を送り、読出し否判定を受けるごとに、
順次に第１、・・・・・・第ｎ−１の拡張ローダの読出
し指示を送るローダ切換指示部、 （Ｅ）前記ローダ切換指示部からの読出し指示を受ける
ごとに、前記ＲＯＭおよび前記不揮発性メモリから指示
されたローダを読取るローダ読取り制御部、 （Ｆ）読取ったローダを前記ローダ読取り制御部から受
けるごとに、そのローダが指示する前記外部記憶装置の
一つから実行プログラムの一つの読出しを実行する読出
し処理実行部、（Ｇ）前記読出し処理実行部の読出し処
理により、実行プログラムの読出しが成功したか否かを
、読出した実行プログラムに有する識別情報により判定
するとともに、読出しが不成功のときに読出し否判定を
前記ローダ切換指示部に送る読出し成否判定部、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のプログラムロード方式の一実施例を示
すブロック図である。
すブロック図である。
第１図に示す外部記憶装置１−１．１−２゜１−３は、
様々な様式の実行プログラムを格納する記憶媒体を装填
することができる。
様々な様式の実行プログラムを格納する記憶媒体を装填
することができる。
一方、読出し専用メモリであるＲＯＭ２は、外部記憶装
置１−１から基本の様式の実行プログラムを読出すため
の基本ローダを記憶している。
置１−１から基本の様式の実行プログラムを読出すため
の基本ローダを記憶している。
また、書換え可能な不揮発性メモリ３は、外部記憶装置
１−１．１−２．１−３から様々な様式の実行１０グラ
ムを読出すための多様な拡張ローダを記憶している。
１−１．１−２．１−３から様々な様式の実行１０グラ
ムを読出すための多様な拡張ローダを記憶している。
そこで、電源が投入されたときに、ローダ切換指示部４
は、まず、基本ローダの読出し指示をローダ読取り制御
部５に送るので、ローダ読取り制御部５は、ＲＯＭ２か
ら基本ローダを読取って読出し処理実行部６に渡してい
る。
は、まず、基本ローダの読出し指示をローダ読取り制御
部５に送るので、ローダ読取り制御部５は、ＲＯＭ２か
ら基本ローダを読取って読出し処理実行部６に渡してい
る。
このため、読出し処理実行部６は、基本ローダが指示す
る外部記憶装置１−１から実行プログラムの一つの読出
しを実行している。
る外部記憶装置１−１から実行プログラムの一つの読出
しを実行している。
その結果、読出し成否判定部７は、実行プログラムの読
出しが成功したか否かを、読出した実行プログラムに有
する識別情報により判定し、読出しが成功のときには、
読出した実行プログラムの実行に移行させ、読出しが不
成功のときには、読出し否判定をローダ切換指示部４に
送っている。
出しが成功したか否かを、読出した実行プログラムに有
する識別情報により判定し、読出しが成功のときには、
読出した実行プログラムの実行に移行させ、読出しが不
成功のときには、読出し否判定をローダ切換指示部４に
送っている。
そこで、ローダ切換指示部４は、拡張ローダの読出し指
示をローダ読取り制御部５に送るので、ローダ読取り制
御部５は、不揮発性メモリ３から順次に拡張ローダの一
つを読取って読出し処理実行部６に渡している。
示をローダ読取り制御部５に送るので、ローダ読取り制
御部５は、不揮発性メモリ３から順次に拡張ローダの一
つを読取って読出し処理実行部６に渡している。
このため、読出し処理実行部６は、その拡張ローダが指
示する外部記憶装置１−１．１−２゜１−３の何れかか
ら実行プログラムの一つの読出しを実行している。
示する外部記憶装置１−１．１−２゜１−３の何れかか
ら実行プログラムの一つの読出しを実行している。
その結果、読出し成否判定部７は、実行プログラムの読
出しが成功したか否かを、読出した実行プログラムに有
する識別情報により判定し、読出しが成功のときには、
読出した実行プログラムの実行に移行させ、読出しが不
成功のときには、読出し否判定をローダ切換指示部４に
送って、実行プログラムの読出しが成功するが、拡張ロ
ーダがなくなるまで、同様の動作を経返している。
出しが成功したか否かを、読出した実行プログラムに有
する識別情報により判定し、読出しが成功のときには、
読出した実行プログラムの実行に移行させ、読出しが不
成功のときには、読出し否判定をローダ切換指示部４に
送って、実行プログラムの読出しが成功するが、拡張ロ
ーダがなくなるまで、同様の動作を経返している。
以上述べたように、本実施例のプログラムロード方式は
、種々の外部記憶装置がら様々な様式の実行プログラム
を読出して実行することができる。
、種々の外部記憶装置がら様々な様式の実行プログラム
を読出して実行することができる。
以上説明したように、本発明のプログラムロード方式は
、書換え可能な不揮発性メモリに、種々の外部記憶装置
を指示して、様々な様式の実行プログラムを読出すため
の多様な拡張ローダを記憶することができるので、ＲＯ
Ｍ上の基本ローダを変更することなく、種々の外部記憶
装置から様々な様式の実行プログラムを読出して実行す
ることができるという効果を有している。
、書換え可能な不揮発性メモリに、種々の外部記憶装置
を指示して、様々な様式の実行プログラムを読出すため
の多様な拡張ローダを記憶することができるので、ＲＯ
Ｍ上の基本ローダを変更することなく、種々の外部記憶
装置から様々な様式の実行プログラムを読出して実行す
ることができるという効果を有している。
第１図は本発明のプログラムロード方式の一実施例を示
すブロック図である。 １−１．１−２．１−３・・−・・外部記憶装置、２・
・・・・・ＲＯＭ、３・・・・・・不揮発性メモリ、４
・・・・・・ローダ切換指示部、５・・・・・−ローダ
読取り制御部、６・−・・・・読出し処理実行部、７・
・−・・・読出し成否判定部。
すブロック図である。 １−１．１−２．１−３・・−・・外部記憶装置、２・
・・・・・ＲＯＭ、３・・・・・・不揮発性メモリ、４
・・・・・・ローダ切換指示部、５・・・・・−ローダ
読取り制御部、６・−・・・・読出し処理実行部、７・
・−・・・読出し成否判定部。
Claims (1)
- 【特許請求の範囲】 （Ａ）ｍ、ｎをｎ≧ｍ≧１である正の整数として、第１
種、第２種、・・・・・・第ｎ種の実行プログラムを格
納する記憶媒体を装填できる第１、・・・・・・第ｍの
外部記憶装置、 （Ｂ）第１の前記外部記憶装置から第１種の実行プログ
ラムを読出すための基本ローダを記憶する読出し専用メ
モリであるＲＯＭ、 （Ｃ）第１、・・・・・・第ｍの前記外部記憶装置から
第２種、・・・・・・第ｎ種の実行プログラムを読出す
ための第１、・・・・・・第ｎ−１の拡張ローダを記憶
する書換え可能な不揮発性メモリ、 （Ｄ）最初に基本ローダの読出し指示を送り、読出し否
判定を受けるごとに、順次に第１、・・・・・・第ｎ−
１の拡張ローダの読出し指示を送るローダ切換指示部、 （Ｅ）前記ローダ切換指示部からの読出し指示を受ける
ごとに、前記ＲＯＭおよび前記不揮発性メモリから指示
されたローダを読取るローダ読取り制御部、 （Ｆ）読取ったローダを前記ローダ読取り制御部から受
けるごとに、そのローダが指示する前記外部記憶装置の
一つから実行プログラムの一つの読出しを実行する読出
し処理実行部、 （Ｇ）前記読出し処理実行部の読出し処理により、実行
プログラムの読出しが成功したか否かを、読出した実行
プログラムに有する識別情報により判定するとともに、
読出しが不成功のときに読出し否判定を前記ローダ切換
指示部に送る読出し成否判定部、 を備えることを特徴とするプログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26049789A JPH03121551A (ja) | 1989-10-04 | 1989-10-04 | プログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26049789A JPH03121551A (ja) | 1989-10-04 | 1989-10-04 | プログラムロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121551A true JPH03121551A (ja) | 1991-05-23 |
Family
ID=17348790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26049789A Pending JPH03121551A (ja) | 1989-10-04 | 1989-10-04 | プログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167421A (ja) * | 2006-12-05 | 2008-07-17 | Matsushita Electric Ind Co Ltd | アンテナ装置及び無線通信装置 |
| US8823594B2 (en) | 2011-03-16 | 2014-09-02 | Panasonic Corporation | Antenna apparatus including first and second monopole antennas each having loop portion |
-
1989
- 1989-10-04 JP JP26049789A patent/JPH03121551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167421A (ja) * | 2006-12-05 | 2008-07-17 | Matsushita Electric Ind Co Ltd | アンテナ装置及び無線通信装置 |
| US8823594B2 (en) | 2011-03-16 | 2014-09-02 | Panasonic Corporation | Antenna apparatus including first and second monopole antennas each having loop portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03121551A (ja) | プログラムロード方式 | |
| US6981109B2 (en) | Digital signal processor system having programmable random access memory that executes processing during downloading of a program | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| KR100654477B1 (ko) | 프로세서 동작 방법 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPS6138496B2 (ja) | ||
| JPS584449A (ja) | 命令バッファ制御方式 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPH02165358A (ja) | 学習機能付きプログラムロード方式 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPH0333928A (ja) | プログラムパッチ方式 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS60246441A (ja) | マイクロコンピユ−タ | |
| JPH04367030A (ja) | マイクロプログラム制御装置 | |
| JPH048818B2 (ja) | ||
| JPS63229552A (ja) | マイクロプログラムロ−ド方式 | |
| JPH0375904B2 (ja) | ||
| JPH0335335A (ja) | 記憶装置 | |
| JPS6042492B2 (ja) | 処理フェ−ズ実行制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH0337729A (ja) | スケジュール定義実行状態記録方式 |