JPS60214004A - プログラマブル・コントロ−ラの機能命令方式 - Google Patents
プログラマブル・コントロ−ラの機能命令方式Info
- Publication number
- JPS60214004A JPS60214004A JP6839784A JP6839784A JPS60214004A JP S60214004 A JPS60214004 A JP S60214004A JP 6839784 A JP6839784 A JP 6839784A JP 6839784 A JP6839784 A JP 6839784A JP S60214004 A JPS60214004 A JP S60214004A
- Authority
- JP
- Japan
- Prior art keywords
- reference value
- value
- register
- comparison
- comparison value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13017—Macro instructions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15049—Timer, counter, clock-calendar, flip-flop as peripheral
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プログラマブル・コントローラ（以下、ＰＣ
という）の機能命令方式に係り、特に、複数の論理演算
結果をシフトして出力可能なＰＯの機能命令方式に関す
る。
という）の機能命令方式に係り、特に、複数の論理演算
結果をシフトして出力可能なＰＯの機能命令方式に関す
る。
（従来技術）
従来、ＰＣの命◆には基本命◆と機能命◆とがある。基
本命令はシーケンスプログラムを作成する上で最も多く
使用される命令で、ＡＮＤとかＯＲなどの１ビツトの論
理演算を行なう命令である。
本命令はシーケンスプログラムを作成する上で最も多く
使用される命令で、ＡＮＤとかＯＲなどの１ビツトの論
理演算を行なう命令である。
一方、機能命◆はＮｏ工作機能専用に準備されたもので
、基本命令だけでは困難なプログラムを容易にするもの
である。
、基本命令だけでは困難なプログラムを容易にするもの
である。
ところで、最近、制御対象の多様化、複雑化に伴ない機
能命令を用いる機会が多くなっている。
能命令を用いる機会が多くなっている。
第１図は機能命令を示す説明図であり、タイマ処理、デ
コード処理、カウンタ、大小比較、一致判定などを実行
できるようになっている。
コード処理、カウンタ、大小比較、一致判定などを実行
できるようになっている。
このように、１ぎットの基本命◆を用いて、７数値デー
タの演算を行なうのは不可能にちがいので、一般には、
ＰＣにおいては、数値データの演算を行なう命令を機能
命令として登録しておき、シーケンスプログラムで呼出
して使用するようにしている。
タの演算を行なうのは不可能にちがいので、一般には、
ＰＣにおいては、数値データの演算を行なう命令を機能
命令として登録しておき、シーケンスプログラムで呼出
して使用するようにしている。
第２図（−および（ｂ）は機能命令の実施例であり。
第２図（、）は大小比較００ＭＰ（８ＵＢ１５）の実行
例であり、第２図（ｂ）は一致判定００ＩＮ（ＳＵＢｌ
６）の実行例である。
例であり、第２図（ｂ）は一致判定００ＩＮ（ＳＵＢｌ
６）の実行例である。
まず、大小比較の場合について説明すると、このサブル
ーチン１５においては、基準値と比較値の大小を判別し
てその結果がＲ１に設定される。制御条件としては、（
ＩＩＢＹＨが１１０＃であれば処理データがＢＯＤ （
２進化１０進数）２桁であり、′１”であれば処理デー
タがＢＯＤ ４桁である。＋２１ＤＡＴが０″であれば
基準値は定数で指定し、′１”であれば基準値をアドレ
スで指定する。（３）ＡＣＴが“０″であれば処理は行
なわれず、Ｒ１は影響を受けない。
ーチン１５においては、基準値と比較値の大小を判別し
てその結果がＲ１に設定される。制御条件としては、（
ＩＩＢＹＨが１１０＃であれば処理データがＢＯＤ （
２進化１０進数）２桁であり、′１”であれば処理デー
タがＢＯＤ ４桁である。＋２１ＤＡＴが０″であれば
基準値は定数で指定し、′１”であれば基準値をアドレ
スで指定する。（３）ＡＣＴが“０″であれば処理は行
なわれず、Ｒ１は影響を受けない。
ＡＣＴが“１ｊ′であれば処理を実行することになる。
Ｒ１が０″であれば、比較値く基準値であり、“１″で
あれば、比較値と基準値である。
あれば、比較値と基準値である。
次に、一致判定の場合について説明すると、このサブル
ーチン１６においては、基準値と比較値が同じかどうか
判別してその結果がＲ１に設定される。制御条件は前述
の大小比較の場合と同様である。Ｂ１が“０＃であれば
、基準値＼比較値であり、１″′であれば、基準値＝比
較値である。
ーチン１６においては、基準値と比較値が同じかどうか
判別してその結果がＲ１に設定される。制御条件は前述
の大小比較の場合と同様である。Ｂ１が“０＃であれば
、基準値＼比較値であり、１″′であれば、基準値＝比
較値である。
この様に、機能命令は、基本命令だけでは困難なプログ
ラムを補なって、シーケンス制御プログラムを容品にし
ている。
ラムを補なって、シーケンス制御プログラムを容品にし
ている。
（従来技術の問題点）
ところが、最近は、制御対象も多様化しており、前述し
た機能命令では十分でない論理演算を行なう必要が生じ
てきている。その−例について説明すると、基準値と比
較値を比較する場合に、論理演算結果として、（１）基
準値〉比較値、（２）基準値−比較値、（３）基準値く
比較値を得て、これらに対応したシーケンス処理が実行
できれば、すこぶる便利である。従来は、この論理演算
は、大小比較５ＵＢ１５と一致判定ｓＵｉ＋１６との両
方を行なう必要があり、ステップ数が増加し、コストア
ップとなると共にプログラムが面倒であるという問題点
があった。
た機能命令では十分でない論理演算を行なう必要が生じ
てきている。その−例について説明すると、基準値と比
較値を比較する場合に、論理演算結果として、（１）基
準値〉比較値、（２）基準値−比較値、（３）基準値く
比較値を得て、これらに対応したシーケンス処理が実行
できれば、すこぶる便利である。従来は、この論理演算
は、大小比較５ＵＢ１５と一致判定ｓＵｉ＋１６との両
方を行なう必要があり、ステップ数が増加し、コストア
ップとなると共にプログラムが面倒であるという問題点
があった。
（発明の目的）
本発明は、上記問題点を解決するために、論理演算結果
が三つの値以上に及ぶような場合にも、これらを複数ビ
ットのレジスタに設定し、前記論理演算結果に対応した
シーケンス処理を実行することにより、機能命令を充実
し得るｐｏの機能命令方式を提供する。
が三つの値以上に及ぶような場合にも、これらを複数ビ
ットのレジスタに設定し、前記論理演算結果に対応した
シーケンス処理を実行することにより、機能命令を充実
し得るｐｏの機能命令方式を提供する。
（発明の概要）
ｐｏの機能命令と該機能命◆の論理演算結果を格納する
複数ビットのレジスタと、該レジスタに設定された複数
ビットの論理演算結果をシフトして出力し、該複数ビッ
トの論理演算結果をシーケンスプログラムで参照できる
ように構成する。
複数ビットのレジスタと、該レジスタに設定された複数
ビットの論理演算結果をシフトして出力し、該複数ビッ
トの論理演算結果をシーケンスプログラムで参照できる
ように構成する。
（実施例）
第６図は本発明に係る機能命令方式の一実施例フォーマ
ット図である。この図に基づいて機能命令方式の一実施
例を説明する。この機能命令においては、基準値と比較
値とを比較して、三つの論理演算結果、つ談り、（１）
基準値〉比較値、（２）基準値＝比較値、（３）基準値
く比較値のいずれかを複数ビットのレジスタＲ１〜Ｒ３
に設定できるようにする。制御条件は第２図（ａ）に示
される大小比較の場合と同様であり説明を省略する。レ
ジスタ几１は基準値〉比較値の場合は１”を示し、その
他の場合は０″である。レジスタＲ２は基準値＝比較値
の場合は“１”であり、その他の場合は０″である。
ット図である。この図に基づいて機能命令方式の一実施
例を説明する。この機能命令においては、基準値と比較
値とを比較して、三つの論理演算結果、つ談り、（１）
基準値〉比較値、（２）基準値＝比較値、（３）基準値
く比較値のいずれかを複数ビットのレジスタＲ１〜Ｒ３
に設定できるようにする。制御条件は第２図（ａ）に示
される大小比較の場合と同様であり説明を省略する。レ
ジスタ几１は基準値〉比較値の場合は１”を示し、その
他の場合は０″である。レジスタＲ２は基準値＝比較値
の場合は“１”であり、その他の場合は０″である。
レジスタＲ３は基準値く比較値の場合は“１″であり、
その他の場合は“０”である。そして、レジスタＲ１が
“１”の場合は、工作機械による加工を続行する。次に
レジスタＲ２が“１”の場合は、工作機械による加工を
続行すると共に補正値に到達したことをランプによって
表示する。レジスタＲ５が“１＃の場合は工作機械の加
工を中断する。
その他の場合は“０”である。そして、レジスタＲ１が
“１”の場合は、工作機械による加工を続行する。次に
レジスタＲ２が“１”の場合は、工作機械による加工を
続行すると共に補正値に到達したことをランプによって
表示する。レジスタＲ５が“１＃の場合は工作機械の加
工を中断する。
また、この例においては、複数のレジスタＲ１゜几２．
Ｒ３を用いているが、レジスタＲ１，Ｒ２を用いて、レ
ジスタＲ１が“０”の場合は基準値〉比較値、“１”の
場合に基゛準値く比較値を設定し、レジスタＲ２が０”
の場合にエラー表示 Ｊｌｌ＃の場合に基準値＝比較値
を設定するようにすることもできる。
Ｒ３を用いているが、レジスタＲ１，Ｒ２を用いて、レ
ジスタＲ１が“０”の場合は基準値〉比較値、“１”の
場合に基゛準値く比較値を設定し、レジスタＲ２が０”
の場合にエラー表示 Ｊｌｌ＃の場合に基準値＝比較値
を設定するようにすることもできる。
そして、この機能命令の実行は、ユーザによって工作機
械に適合したシーケンス処理を効率よく実行する観点か
らカスタムマクロとして具備させたプログラムによって
行なうことができる。第４図はその状況の説明図であり
、シーケンス主プロダラムはサブルーチンプログラムを
呼出し、更にそのサブルーチンプログラムはカスタムマ
クロとしての前記した機能命令サブルーチンを呼び出し
て、複数ビット論理演算を行ない、その論理演算結果を
シーケンスプログラムで順次参照できるようにする。
械に適合したシーケンス処理を効率よく実行する観点か
らカスタムマクロとして具備させたプログラムによって
行なうことができる。第４図はその状況の説明図であり
、シーケンス主プロダラムはサブルーチンプログラムを
呼出し、更にそのサブルーチンプログラムはカスタムマ
クロとしての前記した機能命令サブルーチンを呼び出し
て、複数ビット論理演算を行ない、その論理演算結果を
シーケンスプログラムで順次参照できるようにする。
次に、第５図は１本発明に係る機能命令方式を用いたシ
ーケンス処理フローチャートである。これによると、 （１） 比較指命がカスタムマクロにより指命されると
。
ーケンス処理フローチャートである。これによると、 （１） 比較指命がカスタムマクロにより指命されると
。
（２）基準値と比較値の読込みを行ない。
（３） 基準値と比較値との比較を行なう。
（４） その結果、基準値〉比較値であれば工作機械に
よる加工を続行し、基準値＝比較値であれば工作機械に
よる加工を続行すると共に補正値が基準値へ到達したこ
との表示を行ない、基準値く比較値であれば工作機械に
よる加工を中断する。
よる加工を続行し、基準値＝比較値であれば工作機械に
よる加工を続行すると共に補正値が基準値へ到達したこ
との表示を行ない、基準値く比較値であれば工作機械に
よる加工を中断する。
（発明の効果）
本発明によれば、ＰＣの機能命令と該機能命令の論理演
算結果を格納する複数ビットのレジスタと、該レジスタ
に設定された複数ビットの論理演算結果をシフトして出
力する手段とを設け、複数ビットの論理演算結果をシー
ケンスプログラムで順次参照できるようにしているので
、従来の機能命令の充実を図ることができると共にステ
ップ数の減少を図りコストダウンを達成することができ
る。
算結果を格納する複数ビットのレジスタと、該レジスタ
に設定された複数ビットの論理演算結果をシフトして出
力する手段とを設け、複数ビットの論理演算結果をシー
ケンスプログラムで順次参照できるようにしているので
、従来の機能命令の充実を図ることができると共にステ
ップ数の減少を図りコストダウンを達成することができ
る。
第１図はＰＣの機能命令の説明図、第２図（ａｔおよび
（ｂ）はｐｏの機能命令のフォーマット例図、第３図は
本発明に係るＰＣの機能命令のフォーマット例図、第４
因はシーケンスプログラムの概要図。 第５図は本発明に係る機能命令方式を適用したシーケン
ス処理例のフローチャートである。 特許出願人 ファナック株式会社 代理人 弁理士 辻 實 外１名 第 １ 図 第 ２ 図 （α） 第３ 図 第４図 シーケンス 主プログフム
（ｂ）はｐｏの機能命令のフォーマット例図、第３図は
本発明に係るＰＣの機能命令のフォーマット例図、第４
因はシーケンスプログラムの概要図。 第５図は本発明に係る機能命令方式を適用したシーケン
ス処理例のフローチャートである。 特許出願人 ファナック株式会社 代理人 弁理士 辻 實 外１名 第 １ 図 第 ２ 図 （α） 第３ 図 第４図 シーケンス 主プログフム
Claims (1)
- プログラマブル・コントローラの機能命令と該機能命◆
の論理演算結果を格納する複数ビットのレジスタと、該
レジスタに設定された複数ビットの論理演算結果をシフ
トして出力する手段とを具備し、複数ビットの論理演算
結果をシーケンスプログラムで順次参照できるようにし
たことを特徴とするプログラマブル・コントローラの機
能命令方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6839784A JPS60214004A (ja) | 1984-04-07 | 1984-04-07 | プログラマブル・コントロ−ラの機能命令方式 |
| PCT/JP1985/000175 WO1985004734A1 (en) | 1984-04-07 | 1985-04-08 | Function instruction system for a programmable controller |
| EP19850901598 EP0180647A4 (en) | 1984-04-07 | 1985-04-08 | FUNCTIONAL LEARNING SYSTEM FOR PROGRAMMABLE CONTROL UNIT. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6839784A JPS60214004A (ja) | 1984-04-07 | 1984-04-07 | プログラマブル・コントロ−ラの機能命令方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214004A true JPS60214004A (ja) | 1985-10-26 |
Family
ID=13372519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6839784A Pending JPS60214004A (ja) | 1984-04-07 | 1984-04-07 | プログラマブル・コントロ−ラの機能命令方式 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0180647A4 (ja) |
| JP (1) | JPS60214004A (ja) |
| WO (1) | WO1985004734A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991003008A1 (en) * | 1989-08-25 | 1991-03-07 | Fanuc Ltd | System for controlling program of pc |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273101A (ja) * | 1987-04-30 | 1988-11-10 | Fanuc Ltd | プログラマブル・コントロ−ラ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112359A (ja) * | 1973-02-28 | 1974-10-25 | ||
| JPS5434731A (en) * | 1977-08-24 | 1979-03-14 | Mitsubishi Electric Corp | Arithmetic unit |
| JPS5434730A (en) * | 1977-08-24 | 1979-03-14 | Mitsubishi Electric Corp | Arithmetic unit |
| JPS58222310A (ja) * | 1982-06-21 | 1983-12-24 | Omron Tateisi Electronics Co | 状態パタ−ン比較機能を備えたプログラマブル・コントロ−ラ |
-
1984
- 1984-04-07 JP JP6839784A patent/JPS60214004A/ja active Pending
-
1985
- 1985-04-08 EP EP19850901598 patent/EP0180647A4/en not_active Withdrawn
- 1985-04-08 WO PCT/JP1985/000175 patent/WO1985004734A1/ja not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991003008A1 (en) * | 1989-08-25 | 1991-03-07 | Fanuc Ltd | System for controlling program of pc |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0180647A1 (en) | 1986-05-14 |
| WO1985004734A1 (en) | 1985-10-24 |
| EP0180647A4 (en) | 1989-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS60214004A (ja) | プログラマブル・コントロ−ラの機能命令方式 | |
| JPS62236006A (ja) | Ｎｃ装置の処理方法 | |
| JPH034936B2 (ja) | ||
| JPH0380324A (ja) | 中央演算処理装置 | |
| JPS6079431A (ja) | プログラマブルコントローラのパイプライン処理方法 | |
| JPS63214804A (ja) | Ｐｌｃ用プロセツサ及びｐｌｃ | |
| JPH01189702A (ja) | プログラマブルシーケンス制御装置 | |
| JP3154150B2 (ja) | 演算装置 | |
| JP3533078B2 (ja) | シーケンス制御方法及び制御装置 | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| SU1361546A1 (ru) | Вычислительное устройство | |
| JPS63285603A (ja) | プログラマブルコントロ−ラ | |
| JPH05210403A (ja) | データ処理装置 | |
| JPH0233173B2 (ja) | ||
| JPS6217803A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JPS6247706A (ja) | 数値制御装置 | |
| JPH02284225A (ja) | 演算処理装置 | |
| JP3481039B2 (ja) | プログラマブルコントローラ | |
| JP2618703B2 (ja) | プログラマブルシーケンスコントローラの高速演算処理方式 | |
| JP2002073326A (ja) | プログラム実行装置及びプログラム実行方法 | |
| JPH0764469A (ja) | プログラマブルコントローラ | |
| JPS6129940A (ja) | 演算装置 | |
| JPS59106005A (ja) | プログラマブル・コントロ−ラ | |
| JPH01292402A (ja) | Ｐｃ装置の信号参照方式 |