JPH01189702A - プログラマブルシーケンス制御装置 - Google Patents
プログラマブルシーケンス制御装置Info
- Publication number
- JPH01189702A JPH01189702A JP1398788A JP1398788A JPH01189702A JP H01189702 A JPH01189702 A JP H01189702A JP 1398788 A JP1398788 A JP 1398788A JP 1398788 A JP1398788 A JP 1398788A JP H01189702 A JPH01189702 A JP H01189702A
- Authority
- JP
- Japan
- Prior art keywords
- program
- input
- input signal
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000003708 edge detection Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はいわゆるシーケンサとしてのプログラマブルシ
ーケンス制御装置に関するもので、特に人力信号の状態
変化（単に状変ともいう）の処理を容易にしたプログラ
マブルシーケンス制御装置に関する。 なお以下論理、レベルまたはビットの“１”。 “０”は単に“１″、“′０″”と呼ぶ場合もあるもの
とする。
ーケンス制御装置に関するもので、特に人力信号の状態
変化（単に状変ともいう）の処理を容易にしたプログラ
マブルシーケンス制御装置に関する。 なお以下論理、レベルまたはビットの“１”。 “０”は単に“１″、“′０″”と呼ぶ場合もあるもの
とする。
第６図（Ａ）および第７図はこの種のシーケンス制御装
置における、いわゆるラダー図で表わされたシーケンス
プログラム（シーケンス制御命令）である。この種のプ
ログラマブルシーケンス制御装置の入出力信号の状変検
出方法として従来は、（１）第６図（Ａ）のように単純
にシーケンス命令で立上り検出の処理を記述する方法と
、（２）第７図のように前記方法（１）の命令群を１つ
の命令に置換え、同様に立上り検出処理を行う方法と、 が知られている。 即ち前記（１）の方法では、第６図（Ａ）においてＡ接
点で表した入力信号１１の立上り（つまり“°０“′→
゛′１”、または“”ＯＦＦ”→“ＯＮ’”の変化）を
検出する際、予め出力コイルで表した中間接点の動作を
介して立上り検出メモリＤのピッ的なメモリ領域として
の立上り検出メモリＤと、補助メモリＭとを確保し、ス
テップ■で立上り検出メモリＤに、また次のステップ２
で補助メモリＭに、それぞれビット“１”を立て（つま
り出力コイルＤ、Ｍを付勢し）、さらに１プログラム周
期ＴＰ後における次回のステップ■の処理（動作）によ
って、補助メモリＭに対応するＢトを“０゛°とする（
つまり出力コイルＤを消勢する）ものである。 なお第６図（Ｂ）は前記の動作をタイムチャートで示し
たものである。 またこのシーケンス制御装置は例えば２０〜３０ｍ５゛
程度の前記プログラム周期ＴＰ毎に外部から入力信号
１１等を読込みつつ、ステップ■〜■〜の一連のシーケ
ンスプログラムを実行し、この実行による出力コイルＤ
、 Ｍの動作等に基づ（図外の出力信号をそのつど外部
へ出力するという動作を繰返し行うものである。 次に前記の（２）の方法は、第７図のステップ■のよう
に、出力コイルで表した前記の立上り検出メモリＤの記
号（Ｄ）に、当該メモリ内のデータの立上りを示す記号
↑を付加した記号（Ｄ↑）を用いて、前記（１）の方法
におけるステップ■とＧ】℃の２つの命令を１つの命令
に置換えたものである。
置における、いわゆるラダー図で表わされたシーケンス
プログラム（シーケンス制御命令）である。この種のプ
ログラマブルシーケンス制御装置の入出力信号の状変検
出方法として従来は、（１）第６図（Ａ）のように単純
にシーケンス命令で立上り検出の処理を記述する方法と
、（２）第７図のように前記方法（１）の命令群を１つ
の命令に置換え、同様に立上り検出処理を行う方法と、 が知られている。 即ち前記（１）の方法では、第６図（Ａ）においてＡ接
点で表した入力信号１１の立上り（つまり“°０“′→
゛′１”、または“”ＯＦＦ”→“ＯＮ’”の変化）を
検出する際、予め出力コイルで表した中間接点の動作を
介して立上り検出メモリＤのピッ的なメモリ領域として
の立上り検出メモリＤと、補助メモリＭとを確保し、ス
テップ■で立上り検出メモリＤに、また次のステップ２
で補助メモリＭに、それぞれビット“１”を立て（つま
り出力コイルＤ、Ｍを付勢し）、さらに１プログラム周
期ＴＰ後における次回のステップ■の処理（動作）によ
って、補助メモリＭに対応するＢトを“０゛°とする（
つまり出力コイルＤを消勢する）ものである。 なお第６図（Ｂ）は前記の動作をタイムチャートで示し
たものである。 またこのシーケンス制御装置は例えば２０〜３０ｍ５゛
程度の前記プログラム周期ＴＰ毎に外部から入力信号
１１等を読込みつつ、ステップ■〜■〜の一連のシーケ
ンスプログラムを実行し、この実行による出力コイルＤ
、 Ｍの動作等に基づ（図外の出力信号をそのつど外部
へ出力するという動作を繰返し行うものである。 次に前記の（２）の方法は、第７図のステップ■のよう
に、出力コイルで表した前記の立上り検出メモリＤの記
号（Ｄ）に、当該メモリ内のデータの立上りを示す記号
↑を付加した記号（Ｄ↑）を用いて、前記（１）の方法
におけるステップ■とＧ】℃の２つの命令を１つの命令
に置換えたものである。
前記の方法（２）は方法（１）の改良版であり、命令語
も少なく、比較的判りやすいが、この両方法（１）。 （２）とも状態変化を記憶しておくための中間的なメモ
リＤをユーザが確保する必要があるということと、この
状態変化を他のシーケンスで参照する場合、前記のＤと
いう名称を記述することになり、それが人、出力信号の
何れの名称とも異なるため、どの信号の状変検出を表す
ものであるか判りづらいという問題点があった。 そこで本発明の目的はプログラム周期毎の前回と今回の
人、出力信号の状態を記憶するメモリを設けると共に、
プログラムの命令コード内に入力信号の状態変化に論理
演算を施すべき旨の命令コードを設けるようにすること
により、 入力信号の状態変化を記憶するための中間メモリをユー
ザが確保する必要がな（、しかもその状態変化を他のシ
ーケンスで参照する場合対象となる入力信号の名称をそ
のまま記述できるようにしたプログラマブルシーケンス
制御装置を提供することにある。
も少なく、比較的判りやすいが、この両方法（１）。 （２）とも状態変化を記憶しておくための中間的なメモ
リＤをユーザが確保する必要があるということと、この
状態変化を他のシーケンスで参照する場合、前記のＤと
いう名称を記述することになり、それが人、出力信号の
何れの名称とも異なるため、どの信号の状変検出を表す
ものであるか判りづらいという問題点があった。 そこで本発明の目的はプログラム周期毎の前回と今回の
人、出力信号の状態を記憶するメモリを設けると共に、
プログラムの命令コード内に入力信号の状態変化に論理
演算を施すべき旨の命令コードを設けるようにすること
により、 入力信号の状態変化を記憶するための中間メモリをユー
ザが確保する必要がな（、しかもその状態変化を他のシ
ーケンスで参照する場合対象となる入力信号の名称をそ
のまま記述できるようにしたプログラマブルシーケンス
制御装置を提供することにある。
【課題を解決するための手段］
前記の目的を達成するために本発明の装置は「外部から
接点のオン、オフ等の状態を示す１または複数の入力信
号を読込み、この入力信号にそれぞれ所定のプログラム
に基づく論理演算を施し、この演算で得た１または複数
の出力信号を外部の被制御機器（モータ、バルブなど）
へ出力し、次に再び前記の入力信号の読込動作に戻る前
記の一連の動作をプログラム周期（ＴＰなど）ごとに繰
返すプログラマブルシーケンス制御装置において、前記
入力信号および出力信号についての、１つの前記プログ
ラム周期毎の、前回の状態（前回データ３Ｂなど）と今
回の状態（今回データ３Ａなど）とを記憶する入出力状
態記憶手段（入出カメモリ３など）を設け、かつ前記入
力信号の状態変化を示す論理値にそれぞれ所定の論理演
算を施すべき旨の命令コード（２１など）を前記プログ
ラムの命令コード中に設け」るようにするものとする。 【作 用】 本発明は、シーケンス制御装置が１プログラム周期毎に
人、出力信号を読込みそれを前回データ。 今回データという形で入出カメモリに記憶し、プログラ
ム実行中に指定の入力信号についての状態変化検出命令
を検出したならば、上記前回データ。 今回データより自動的に状変信号を作り出すようにした
ものである。
接点のオン、オフ等の状態を示す１または複数の入力信
号を読込み、この入力信号にそれぞれ所定のプログラム
に基づく論理演算を施し、この演算で得た１または複数
の出力信号を外部の被制御機器（モータ、バルブなど）
へ出力し、次に再び前記の入力信号の読込動作に戻る前
記の一連の動作をプログラム周期（ＴＰなど）ごとに繰
返すプログラマブルシーケンス制御装置において、前記
入力信号および出力信号についての、１つの前記プログ
ラム周期毎の、前回の状態（前回データ３Ｂなど）と今
回の状態（今回データ３Ａなど）とを記憶する入出力状
態記憶手段（入出カメモリ３など）を設け、かつ前記入
力信号の状態変化を示す論理値にそれぞれ所定の論理演
算を施すべき旨の命令コード（２１など）を前記プログ
ラムの命令コード中に設け」るようにするものとする。 【作 用】 本発明は、シーケンス制御装置が１プログラム周期毎に
人、出力信号を読込みそれを前回データ。 今回データという形で入出カメモリに記憶し、プログラ
ム実行中に指定の入力信号についての状態変化検出命令
を検出したならば、上記前回データ。 今回データより自動的に状変信号を作り出すようにした
ものである。
第５図は本発明装置のシステム構成を示し、また第１図
は状変検出を入力接点側（入力命令）で実現した場合の
ラダー図によるプログラム例を示す。 即ち第５図において、１はＣＰＵ等よりなる論理制御部
、２はシーケンスプログラムメモリで、プログラム入力
装置（いわゆるローダ）６によって作成されたシーケン
ス制御用のプログラム（シーケンスプログラム）を記憶
するＲＡＭである。 ３は人、出力信号の状態を後述のように記憶する入出カ
メモリ、４は外部の各種接点のＯＮ、ＯＦＦの信号（入
力信号）を受取り、内部の信号レベルに変換して、内部
バス７を介し論理制御部１に伝える入力インタフェース
、５は論理制御部１からの出力信号を内部ハスを介し受
取り、外部のモータ、バルブ等に与える出力インタフェ
ースである。 本発明では第１図のステップ０．０のように、例えばＡ
接点で表わした入力信号１１を示す記号→トに立上りを
示す記号↑を付加した記号→↑トや、同じく立下りを示
す記号↓を付加した記号Ｈ↓ト等を用いてプログラムを
作成し、第５図のプログラム入力装置６よりシーケンス
制御装置のシーケンスプログラムメモリ２に格納する。 なお第１図において１２〜ｉ４はそれぞれ異なる入力信
号、Ｏｆ、０２は外部への出力信号、または別に定義さ
れた中間メモリである。 第２図はシーケンス命令語の構成を示したもので、２１
は命令コード、２２はこの命令コードによる演算対象と
なる入力信号のアドレスである。 さらに命令コード２１内において、２１Ａは論理演算コ
ードであり、この例では論理積（ＡＮＤ）は０、論理和
（ＯＲ）は１で表わすものとする。また２１Ｂは当該入
力信号を表わす接点の論理を示す接点論理コードで、こ
の例ではＡ接点はＯ，Ｂ接点は１で表わすものとする。 また２ＩＣは本発明において特に付加された。当該入力
信号についての状変の内容を示す状変コードで、この例
では状変変化のない場合はＯ２立上り状変は１．立下り
状変は２で表わすものとする。 第３図は第２図の命令語の処理動作を示すフローチャー
トであり、第４図は本発明における人出カメモリ３内の
要部構成を示す。第４図のように本発明では外部の入力
信号状態を１プログラム周期ＴＰ毎に読込み、最新の読
込データを今回データ３Ａの領域に、また１周期前の読
込データを前回データ３Ｂの領域に格納する。 次に第３図のフローチャートは、命令コード２１内の状
変コード２１Ｇの部分の処理フローを示したもので、状
変コード２１ＣがＯであれば、今回データ３Ａにおける
対象入力信号の状態データをそのまま一時記憶メモリＴ
Ｍに格納したうえ、この格納データを当該命令コード２
１内の論理演算コード２１Ａで指定された。後の論理演
算に使用する（ステップ３０１）。他方、状変コード２
Ｃが１（立上り）または２（立下り）で、対象とする入
力信号の状変がそのように生じていれば（ステップ３０
２１分岐Ｙ１または３０３１分岐Ｙ）、論理“１”とし
て１時記憶メモリＴＭに格納しくステップ３０４ ）
、この格納データを当該命令コード２１で指定された論
理演算に使用し、 また対象とする入力信号の状変が状変コード２Ｃで指定
されたように生じていなければ（ステフジ３０２５分岐
Ｎ、または３０３１分岐Ｎ）、論理“０゛として１時記
憶メモリＴＭに格納しくステップ３０５）、この格納デ
ータを前記と同様に当該の命令コード２１に基づく、後
の論理演算に使用する。このようにすると第１図のプロ
グラム例において↑。 ↓の記号を付加した接点１１は、当該の状変が発生した
１プログラム周期ＴＰの間のみ論理“１”となる。
は状変検出を入力接点側（入力命令）で実現した場合の
ラダー図によるプログラム例を示す。 即ち第５図において、１はＣＰＵ等よりなる論理制御部
、２はシーケンスプログラムメモリで、プログラム入力
装置（いわゆるローダ）６によって作成されたシーケン
ス制御用のプログラム（シーケンスプログラム）を記憶
するＲＡＭである。 ３は人、出力信号の状態を後述のように記憶する入出カ
メモリ、４は外部の各種接点のＯＮ、ＯＦＦの信号（入
力信号）を受取り、内部の信号レベルに変換して、内部
バス７を介し論理制御部１に伝える入力インタフェース
、５は論理制御部１からの出力信号を内部ハスを介し受
取り、外部のモータ、バルブ等に与える出力インタフェ
ースである。 本発明では第１図のステップ０．０のように、例えばＡ
接点で表わした入力信号１１を示す記号→トに立上りを
示す記号↑を付加した記号→↑トや、同じく立下りを示
す記号↓を付加した記号Ｈ↓ト等を用いてプログラムを
作成し、第５図のプログラム入力装置６よりシーケンス
制御装置のシーケンスプログラムメモリ２に格納する。 なお第１図において１２〜ｉ４はそれぞれ異なる入力信
号、Ｏｆ、０２は外部への出力信号、または別に定義さ
れた中間メモリである。 第２図はシーケンス命令語の構成を示したもので、２１
は命令コード、２２はこの命令コードによる演算対象と
なる入力信号のアドレスである。 さらに命令コード２１内において、２１Ａは論理演算コ
ードであり、この例では論理積（ＡＮＤ）は０、論理和
（ＯＲ）は１で表わすものとする。また２１Ｂは当該入
力信号を表わす接点の論理を示す接点論理コードで、こ
の例ではＡ接点はＯ，Ｂ接点は１で表わすものとする。 また２ＩＣは本発明において特に付加された。当該入力
信号についての状変の内容を示す状変コードで、この例
では状変変化のない場合はＯ２立上り状変は１．立下り
状変は２で表わすものとする。 第３図は第２図の命令語の処理動作を示すフローチャー
トであり、第４図は本発明における人出カメモリ３内の
要部構成を示す。第４図のように本発明では外部の入力
信号状態を１プログラム周期ＴＰ毎に読込み、最新の読
込データを今回データ３Ａの領域に、また１周期前の読
込データを前回データ３Ｂの領域に格納する。 次に第３図のフローチャートは、命令コード２１内の状
変コード２１Ｇの部分の処理フローを示したもので、状
変コード２１ＣがＯであれば、今回データ３Ａにおける
対象入力信号の状態データをそのまま一時記憶メモリＴ
Ｍに格納したうえ、この格納データを当該命令コード２
１内の論理演算コード２１Ａで指定された。後の論理演
算に使用する（ステップ３０１）。他方、状変コード２
Ｃが１（立上り）または２（立下り）で、対象とする入
力信号の状変がそのように生じていれば（ステップ３０
２１分岐Ｙ１または３０３１分岐Ｙ）、論理“１”とし
て１時記憶メモリＴＭに格納しくステップ３０４ ）
、この格納データを当該命令コード２１で指定された論
理演算に使用し、 また対象とする入力信号の状変が状変コード２Ｃで指定
されたように生じていなければ（ステフジ３０２５分岐
Ｎ、または３０３１分岐Ｎ）、論理“０゛として１時記
憶メモリＴＭに格納しくステップ３０５）、この格納デ
ータを前記と同様に当該の命令コード２１に基づく、後
の論理演算に使用する。このようにすると第１図のプロ
グラム例において↑。 ↓の記号を付加した接点１１は、当該の状変が発生した
１プログラム周期ＴＰの間のみ論理“１”となる。
本発明によれば、１プログラム周期毎に、人。
出力信号を読込みそれを前回データ、今回データという
形でメモリに記憶し、特定の入力命令が実行されたなら
ば、その入力信号の状変検出を行うようにしたことによ
り、ユーザは特に補助的なメモリを確保する必要もなく
、また対象となる入力信号の名称をそのまま記述すれば
よいので、シーケンスプログラムも判りやすくなる。
形でメモリに記憶し、特定の入力命令が実行されたなら
ば、その入力信号の状変検出を行うようにしたことによ
り、ユーザは特に補助的なメモリを確保する必要もなく
、また対象となる入力信号の名称をそのまま記述すれば
よいので、シーケンスプログラムも判りやすくなる。
第１図は本発明の一実施例としてのシーケンスプログラ
ムの要部を示すラダー図、第２図は同じく命令語の構成
図、第３図は同じく命令語中の状変コード部分に相当す
る処理を示すフローチャート、第４図は同じく入出カメ
モリの要部構成を示す図、第５図は同じくシステム構成
を示すブロック図、第６図（Ａ）は第１図に対応する従
来のラダー図、同図（Ｂ）は同図（Ａ）に対応するタイ
ムチャート、第７図は第６図（Ａ）に代わる従来のラダ
ー図である。 １１〜ｉ４：入力信号、０１，０２＝出力信号、３：入
出カメモリ、３Ａ：今回データ、３Ｂ：前回データ、２
１：命令コード、２２：信号アドレス、２１Ａ ：論
理演算コード、２１Ｂ ：接点論理コード、２１Ｃ：
状変コード、ＴＰニブログラム周期。
ムの要部を示すラダー図、第２図は同じく命令語の構成
図、第３図は同じく命令語中の状変コード部分に相当す
る処理を示すフローチャート、第４図は同じく入出カメ
モリの要部構成を示す図、第５図は同じくシステム構成
を示すブロック図、第６図（Ａ）は第１図に対応する従
来のラダー図、同図（Ｂ）は同図（Ａ）に対応するタイ
ムチャート、第７図は第６図（Ａ）に代わる従来のラダ
ー図である。 １１〜ｉ４：入力信号、０１，０２＝出力信号、３：入
出カメモリ、３Ａ：今回データ、３Ｂ：前回データ、２
１：命令コード、２２：信号アドレス、２１Ａ ：論
理演算コード、２１Ｂ ：接点論理コード、２１Ｃ：
状変コード、ＴＰニブログラム周期。
Claims (1)
- 【特許請求の範囲】 １）外部から接点のオン、オフ等の状態を示す１または
複数の入力信号を読込み、この入力信号にそれぞれ所定
のプログラムに基づく論理演算を施し、この演算で得た
１または複数の出力信号を外部の被制御機器へ出力し、
次に再び前記の入力信号の読込動作に戻る前記の一連の
動作をプログラム周期ごとに繰返すプログラマブルシー
ケンス制御装置において、 前記入力信号および出力信号についての、１つの前記プ
ログラム周期毎の、前回の状態と今回の状態とを記憶す
る入出力状態記憶手段を設け、かつ前記入力信号の状態
変化を示す論理値にそれぞれ所定の論理演算を施すべき
旨の命令コードを前記プログラムの命令コード中に設け
たことを特徴とするプログラマブルシーケンス制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398788A JPH01189702A (ja) | 1988-01-25 | 1988-01-25 | プログラマブルシーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398788A JPH01189702A (ja) | 1988-01-25 | 1988-01-25 | プログラマブルシーケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189702A true JPH01189702A (ja) | 1989-07-28 |
Family
ID=11848579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1398788A Pending JPH01189702A (ja) | 1988-01-25 | 1988-01-25 | プログラマブルシーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189702A (ja) |
-
1988
- 1988-01-25 JP JP1398788A patent/JPH01189702A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63310004A (ja) | プログラマブル・コントロ−ラ | |
| JP2005310144A (ja) | 決定論的有限状態マシンをプログラムするための同期式形式言語 | |
| JPS6388636A (ja) | マイクロコンピユ−タ | |
| JPH01189702A (ja) | プログラマブルシーケンス制御装置 | |
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JPS617903A (ja) | シ−ケンス制御装置 | |
| JPH0233173B2 (ja) | ||
| JPS5946002B2 (ja) | シ−ケンス制御装置における停電時および復電時の処理方式 | |
| JP3335728B2 (ja) | プログラマブルコントローラ | |
| JPH11288306A (ja) | プログラマブルコントローラの演算方式 | |
| JPS6217803A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JP3441262B2 (ja) | データ処理装置 | |
| JP3533078B2 (ja) | シーケンス制御方法及び制御装置 | |
| JPH1139159A (ja) | 計算機システム | |
| JPS5947328B2 (ja) | シ−ケンスコントロ−ラ | |
| JPH04365170A (ja) | ディジタル信号処理用半導体集積回路装置 | |
| JPS6250855B2 (ja) | ||
| JPS6129940A (ja) | 演算装置 | |
| JPH11167409A (ja) | 並列実行言語で動作するプログラマブルコントローラ | |
| JPS6333175B2 (ja) | ||
| JPH0119167B2 (ja) | ||
| JPS60114909A (ja) | 論理演算装置 | |
| JPS59205606A (ja) | プログラマブル・コントロ−ラの演算方式 | |
| JPH0830453A (ja) | プログラマブルコントローラ | |
| JPH06161516A (ja) | シーケンスプログラムのチェック方法 |