JPH0830453A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 パルス命令コードの実行時に、そのフラグデ
ータの読出すための時間を短縮して処理速度の向上を図
る。 【構成】 演算部２には内部データバスＢ１，Ｂ２を介
してユーザプログラムＲＡＭ５などが接続されている。
ＲＡＭ５にはユーザプログラムが記憶されている。ユー
ザプログラムのうちで、パルス命令コードなどの特定命
令コードにはそのビットパターンの最下位ビットに前回
の処理サイクルにおける入力条件の状態を示すフラグデ
ータを示すフラグを付加する。演算部２は、ユーザプロ
グラムを開始して、特定命令を実行するときには、同時
にフラグデータを読出すことができるので、別途にメモ
リに記憶されているフラグデータを読出すための時間を
短縮できるようになる。演算部２は、実行処理を終了す
ると、その特定命令コードのフラグをその処理サイクル
における新たなフラグデータで書き替えてユーザプログ
ラムＲＡＭ５の対応するアドレスに記憶させてプログラ
ムを書き替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、演算処理部により、デ
ータ入力処理，ユーザプログラム実行処理およびデータ
出力処理を一連の処理サイクルとしてこれを繰り返し実
行するようにしたプログラマブルコントローラに関す
る。

【０００２】

【従来の技術】従来、プログラマブルコントローラは、
例えば、ユーザが作成するプログラムつまりユーザプロ
グラムをあらかじめメモリに記憶させておき、動作を開
始させると、演算処理装置により、まず、各種のスイッ
チやセンサなどの状態を読み込むデータ入力処理を行
い、続いて、ユーザプログラムを実行するようになる。
演算処理装置は、ユーザプログラムの中に記述された多
数の命令コードを順次読み出すと、その命令コードの入
力条件データの組み合わせにより構成される実行条件が
成立しているか否かを判定して成立している場合には、
実行処理を行って対応する負荷等を動作させるための出
力データを設定するようになる。

【０００３】この後、ユーザプログラムの命令コードが
すべて実行されると、各命令コードにおいて設定された
出力信号に基づいて、実際の負荷を駆動するように出力
処理を行って一連の処理サイクルを終了し、以下、これ
を繰り返し実行するようになっている。

【０００４】この場合、ユーザプログラムに書き込まれ
る命令コードには、上述した入力条件が成立している期
間中には、処理サイクル中でその命令ステップを実行す
るときに毎回に実行処理を行うように設定される常時実
行命令コードと、これに対して、前回の処理サイクルの
入力条件が非成立で且つ今回の処理サイクルの入力条件
が成立であるときにのみ実行処理を行うように設定され
る特定命令コードとがある。

【０００５】この特定実行命令コードとしては、例え
ば、パルス命令コードあるいはカウンタ命令コードと呼
ばれるものがあり、これらは、入力条件が非成立状態か
ら成立状態に変化したときにのみ負荷を駆動したりある
いは演算処理やカウント処理等を実行するするようにな
っており、その後の処理サイクルにおいては、入力条件
が成立している場合でも、前回の処理サイクルですでに
入力条件が成立している場合には実行処理を行わないよ
うになっているものである。

【０００６】したがって、これらの特定命令コードを実
行する際には、前回の処理サイクルでの入力条件の成
立，非成立の状態を記憶しておく必要があり、このた
め、従来のものでは、例えば、その入力条件の状態をフ
ラグデータとして命令コードとは別に記憶手段に記憶さ
せるようにしている。

【０００７】例えば、特開平２−１６６４６号公報に記
載されたものにおいては、演算部（ＣＰＵ）にて、パル
ス命令（ＰＬＳ命令）を実行する際には、すでにデータ
入力処理にて得られているその処理サイクルにおける入
力条件の成立，非成立の状態のデータに加えて前回の処
理サイクルにおける入力条件の成立，非成立の状態を示
すデータを読出してこれらに基づいて実行処理を行うか
否かを判断し、前回の処理サイクルにおける入力条件が
非成立で且つ今回の入力条件が成立である場合に実行処
理が行われるようになっている。

【０００８】そして、この場合、パルス命令等の特定命
令コードの実行においては、ユーザプログラムであるシ
ーケンスプログラムをＲＯＭから読出して実行を開始す
ると、前回の処理サイクルにおける入力条件が記憶され
ているフラグを読出す処理をした後に実行処理をするか
否かの判断が行われ、この後、今回の処理サイクルにお
ける入力条件が成立，非成立のいずれの状態であるかの
データが新たなフラグデータとして記憶手段に記憶され
るようになっている。

【０００９】図５のフローチャートは、パルス命令コー
ドを実行する場合を示したもので、演算部は、まず、命
令コードを読み込み（ステップＳ１）、続いてこのパル
ス命令コードの実行に必要な前回の処理サイクルにおけ
る入力条件の状態を示すフラグデータを読み込み（ステ
ップＳ２）、そのフラグデータが前回の処理サイクルに
おいては非成立で且つ今回の処理サイクルにおける入力
条件が成立状態を示すデータである場合には「ＹＥＳ」
と判断して次のステップに進む。そして、演算処理を実
行し（ステップＳ４）、この後、今回の入力条件の状態
を示すデータを新たなフラグデータとして書き込み処理
を行い（ステップＳ５）、パルス命令コードの実行を終
了する。また、ステップＳ３で「ＮＯ」と判断したとき
は、ステップＳ４をジャンプしてステップＳ５に進み、
この後終了する。

【００１０】

【発明が解決しようとする課題】ところで、近年では、
プログラマブルコントローラの演算処理部の演算処理速
度が向上されてきているが、これに伴ってユーザプログ
ラムの内容も大容量で複雑化してきているので、さらな
る演算処理速度の向上が要望されている。

【００１１】しかしながら、上述のような従来構成のも
のでは、パルス命令やカウンタ命令などの特定命令コー
ドの実行時には、フラグデータを読出す処理過程が付加
されるシステムとなっているために、その分の処理時間
が余分にかかるようになるため、処理サイクルの実行速
度の向上の限界があった。

【００１２】本発明は、上記事情に鑑みてなされたもの
で、その目的は、ユーザプログラムにおける命令コード
のうちで、実行過程においてフラグデータを必要とする
特定命令コードを実行する場合でも、そのフラグデータ
の読出すための時間を短縮して命令コードの処理速度を
向上させることができるプログラマブルコントローラを
提供することにある。

【００１３】

【課題を解決するための手段】本発明は、演算処理部に
より、データ入力処理，ユーザプログラム実行処理およ
びデータ出力処理からなる一連の処理サイクルを繰り返
し実行するようにしたプログラマブルコントローラを対
象とするものであり、前記ユーザプログラムを記憶する
もので、そのユーザプログラムに含まれる命令コードの
うちで、少なくとも、その処理サイクルにおける入力条
件が成立で且つ前回の処理サイクルにおける入力条件の
不成立である場合に実行処理を行うようにした特定命令
コードには、前回の処理サイクルにおける入力条件を示
すデータをフラグデータとして含んだ形態で記憶するよ
うにした書き換え可能な記憶手段を設け、前記演算処理
部を、前記記憶手段から前記ユーザプログラムを読出し
て前記特定命令コードを実行したときに、その特定命令
コードのフラグデータをその処理サイクルにおける入力
条件を示すデータに置き換えて新たな特定命令コードと
して前記記憶手段の記憶内容を書き換えるように構成し
たところに特徴を有するものである。

【００１４】また、本発明は、前記ユーザプログラムの
実行処理をパイプライン処理方式により行う構成のプロ
グラマブルコントローラを対象とし、前記演算処理部
を、前記記憶手段に記憶された前記ユーザプログラムを
構成する命令コードのアドレスを順次指定するプログラ
ムカウンタと、このプログラムカウンタにより指定され
るアドレスの命令コードを前記記憶手段から順次読出し
て解読および実行の各処理を前記パイプライン処理方式
により行うときに、その命令コードのアドレスデータを
各処理過程の移行に伴って対応付けて記憶保持するアド
レス記憶手段とを設けて構成すると共に、前記特定命令
コードの実行処理が終了した時点で、前記アドレス記憶
手段に記憶されている前記記憶手段のアドレスに対して
前記特定命令コードの書き換え処理を行うように構成し
たところに特徴を有する。

【００１５】そして、前記特定命令コードを、複数ビッ
トで構成される前記特定命令の最下位ビットに前記フラ
グを設けた形態とすると良い。

【００１６】

【作用】請求項１記載のプログラマブルコントローラに
よれば、１回の処理サイクルにおいて、演算処理部は、
入力処理を行って入力データを記憶し、これに続いてユ
ーザプログラムの命令コードを逐次記憶手段から読出し
て実行するようになる。このとき、演算処理部は、特定
命令コードを実行する場合には、入力条件の組み合わせ
により設定されている入力条件として、今回の処理サイ
クルにおける入力条件の状態を示すデータに加えて、前
回の処理サイクルにおける入力条件の状態を示すデータ
が必要になるが、後者のデータは、既に特定命令コード
を読出すときに同時にフラグデータとして読み出されて
いるので、これによってフラグデータを別途に読出す処
理を行わずに迅速に実行処理を行うことができる。続い
て、演算処理部は、その特定命令コードの実行処理を終
了すると、その処理サイクルにおける入力条件の状態を
示すデータを新たなフラグデータとして設定し、その特
定命令コードのフラグを置き換え、この後記憶手段の内
容を書き換えるようになる。

【００１７】したがって、次回以降の処理サイクルにお
いても上述同様にして特定命令コードの実行処理に際し
てフラグデータを同時に読出すことができるので、迅速
に実行処理を行うことができる。また、このように構成
することによって、別途にフラグの記憶領域を設ける必
要がなくなると共に、ユーザプログラムのコンパイル処
理を簡略化することもできるようになる。

【００１８】請求項２記載のプログラマブルコントロー
ラによれば、ユーザプログラムの実行処理をパイプライ
ン処理方式により迅速に行えるようにした構成のもので
は、演算処理部は、プログラムカウンタが指定するアド
レスに記憶されるユーザプログラムの命令コードを順次
読み込んで次々に解読過程，実行過程を行うようにな
り、このとき、各過程における命令コードに対応して、
アドレス記憶手段はそのアドレスデータを記憶保持して
いるので、特定命令コードの実行処理が終了した時点
で、その特定命令コードが記憶されている記憶手段のア
ドレスをアドレス記憶手段のアドレスデータに基づいて
指定することができ、前述したその処理サイクルにおけ
る入力状態を示すデータをフラグデータとして置き換え
た特定命令コードとして記憶手段の内容を書き換えるこ
とができるようになる。

【００１９】請求項３記載のプログラマブルコントロー
ラによれば、特定命令コードに設けるフラグをその複数
のビットのうちの最下位ビットに当てて設定する形態と
しているので、フラグデータが必要な特定命令コード
と、フラグデータが不要であるがそれに近い処理内容を
持つ命令コードとを、すぐ隣同士に位置するコード番号
に設定することができるようになり、ユーザープログラ
ムの表示処理あるいはコンパイル処理を簡略化すること
ができるようになる。

【００２０】

【実施例】以下、本発明の第１の実施例について、図１
ないし図３を参照しながら説明する。図１は、演算処理
部１の構成を示すもので、ＣＰＵである演算部２を中心
としてシステムＲＯＭ３，システムＲＡＭ４，ユーザプ
ログラムＲＡＭ５およびユーザデータＲＡＭ６が内部バ
スラインＢ１，Ｂ２を介して接続される構成となってい
る。システムＲＯＭ３およびシステムＲＡＭ４は、演算
部２がユーザプログラムを実行する際に利用するプログ
ラムあるいはデータなどが記憶されている。ユーザプロ
グラムＲＡＭ５は、本発明でいうところの記憶手段とし
ての機能を有するもので、あらかじめユーザにより作成
されたユーザプログラムが記憶されるようになってお
り、演算部２によりユーザプログラムの実行時にそのプ
ログラムの先頭番地から順次指定して命令コードが読出
されるようになっている。また、演算処理部１には図示
しないモニタ装置がケーブルを介して接続されている。

【００２１】この場合、ユーザプログラムは、例えば、
ユーザがモニタ画面を利用してシーケンス制御を行うた
めのプログラムとしていわゆるラダープログラムを作成
するようになっており、各種のセンサやスイッチ類の動
作に対応して演算あるいは負荷の駆動を行うための種々
の命令コードを設定するようになっている。

【００２２】そして、これらの命令コードのうちには、
その処理サイクルにおけるデータ入力処理で得られた各
種の入力条件要素のデータのみに基づいて入力条件を設
定する常時実行命令コードと、前回の処理サイクルにお
ける入力条件の状態を示すデータも参照して実行処理を
行うか否かの判定を行うようにした特定命令コードとが
ある。

【００２３】この特定命令コードは、例えば、図２に示
しているように、命令コードを構成するビットパターン
は、オペコードを示す部分Ａと前回の処理サイクルにお
ける入力条件の状態を示すデータが書き込まれるフラグ
Ｆの部分とから構成される。この場合、フラグＦは、ビ
ットパターンの最下位ビットに配置される形態としてい
る。

【００２４】次に本実施例の作用について図３に示すプ
ログラムのフローチャートをも参照して説明する。すな
わち、モニタ装置によりユーザプログラムが作成される
と、そのユーザプログラムはケーブルを介して演算処理
部１に送信され、ユーザプログラムＲＡＭ５に記憶され
る。そして、制御動作を開始すると、演算処理部１は、
まず、データ入力処理を行う。これは、スイッチあるい
はセンサなどの各種の入力条件要素の状態を示すデータ
を入力するもので、オンオフ状態に応じた状態信号が取
り入れられて一時的に記憶される。次に、演算部２は、
ユーザプログラムを実行開始すると、ユーザプログラム
ＲＡＭ５に記憶されている命令コードを読み込み、その
内容を解読して対応する処理内容を実行するようにな
る。

【００２５】このとき、処理内容は、プログラムに記述
された各種の入力条件の組み合わせにより入力条件を判
定し実行処理を行うというもので、例えば、モータや電
磁弁などの制御対象となる負荷に対する駆動信号となる
べきデータを出力するようになる。この場合、出力され
たデータは、一連のユーザプログラムの命令コードがす
べて実行されるまで一時的にユーザデータＲＡＭ６内に
記憶される。

【００２６】この後、ユーザプログラムのすべての命令
コードの実行が終了すると、各ステップにて出力された
データに基づいて制御対象に対する駆動信号を出力して
実際に駆動制御するようになる。そして、このようにし
て１回の処理サイクルが終了すると、再び上述したデー
タ入力処理に戻って上記の処理サイクルを繰り返し実行
するようになるのである。

【００２７】さて、上述の場合において、ユーザプログ
ラムの命令コードの中にパルス命令コード等の特定命令
コードが存在する場合には、前回の処理サイクルにおけ
る入力条件の状態を示すフラグデータが必要となるが、
そのフラグデータはパルス命令コードの最下位ビットに
付加されているので、命令コード読出しの処理ステップ
にて同時に読み出されることになる。

【００２８】そして、この場合には、図３に示すプログ
ラムに従って命令コードの実行処理を行う。すなわち、
演算部２は、まず、命令コードを読み出す（ステップＴ
１）。このとき、前回の処理サイクルの入力条件の状態
を示すフラグデータが同時に読み出されているので、次
のステップＴ２においては、演算部２は、読み出したフ
ラグデータが非成立状態を示すデータで且つ現在の処理
サイクルにおける入力条件が成立しているか否かを判断
する。そして、このステップＴ２で「ＹＥＳ」と判断し
たときには、そのパルス命令コードに対応する演算処理
を実行し（ステップＴ３）、この後、今回の処理サイク
ルにおける上述のフラグデータを新たなフラグデータと
して書き込み処理を行ってリターンするようになる。

【００２９】この場合、演算部２は、今回の処理サイク
ルにおける入力条件を示すフラグデータをそのとき読み
出したパルス命令コードの最下位ビットに付加した新た
なパルス命令コードとしてユーザプログラムＲＡＭ５の
対応する番地に書き込み処理を行うことにより、プログ
ラムを書き替えるという処理を行う。これにより、次回
の処理サイクルにおいては、現在の処理サイクルのフラ
グデータが前回のフラグデータとして命令コードの読み
出しと共に同時に読み出されるようになるのである。

【００３０】このような本実施例によれば、演算部２に
より、パルス命令コードなどの特定命令コードの最下位
ビットに現在の処理サイクルのフラグデータを付加した
形態としてユーザプログラムＲＡＭ５に記憶されている
ユーザプログラムを書き替えるようにしたので、ユーザ
プログラムの特定命令コードを実行する際に、その都度
別途にフラグデータを読出す必要がなくなり、その処理
を行う時間を短縮することができ、全体として処理速度
を向上させることができると共に、特定命令コードを実
行するためのフラグデータの記憶領域をなくしてメモリ
領域を少なくすることができ、また、プログラムのコン
パイル処理も簡単にして処理速度を向上させることがで
きる。

【００３１】図４は本発明の第２の実施例を示すもの
で、以下、第１の実施例と異なる部分について説明す
る。なお、本実施例においては、ユーザプログラムの命
令コードをメモリから次々に読出して実行処理を行うよ
うにしたシステムであるパイプライン処理方式を採用し
たものである。

【００３２】要部の構成を概略的に示す図４において、
演算処理部である演算部７は次のように構成されてい
る。すなわち、図４には、本発明でいうところのユーザ
プログラム読み出しおよび実行に関する部分のみを模式
的に示しており、他のデータ入力処理，データ出力処理
等を行うための構成については、一般的なプログラマブ
ルコントローラの演算処理部にて行う構成と同様である
から省略している。

【００３３】演算部７には、セレクタ８，フェッチカウ
ンタ９，フェッチレジスタ１０，読み出した命令コード
を格納するＦＩＦＯ（first-in first-out；先入れ先出
し）レジスタ１１，命令デコーダ１２および実行部１３
が設けられると共に、フェッチカウンタ９により指定し
たアドレスデータが読み出した命令コードに伴って格納
されるアドレスレジスタとしてＦＩＦＯアドレスレジス
タ１４，デコーダ部アドレスレジスタ１５，実行部アド
レスレジスタ１６が設けられている。

【００３４】フェッチカウンタ９は、ユーザプログラム
ＲＡＭ５に対してユーザプログラムが記憶された領域の
先頭アドレス（例えば「１００」番地とする）から順次
指定するもので、セレクタ８を介してユーザプログラム
ＲＡＭ５にアドレスデータを出力すると共にＦＩＦＯア
ドレスレジスタ１４にも出力するようになっている。フ
ェッチレジスタ１０は、フェッチカウンタ９で指定され
たアドレスの命令コードを読出してＦＩＦＯレジスタ１
１に順次格納してゆく。ＦＩＦＯレジスタ１１は、ユー
ザプログラムＲＡＭ５からフェッチされる命令コードを
順次格納して先送りするようになっており、これに伴っ
てＦＩＦＯアドレスレジスタ１４のアドレスデータも先
送りされる。

【００３５】命令デコーダ１２は、ＦＩＦＯレジスタ１
１の先頭に格納されている命令コードを読出してその命
令の内容を解読し、実行部１３は、解読された命令の内
容に対応する実行処理を行うようになっている。このと
き、アドレスデータは、各部で処理されている命令コー
ドに伴ってデコーダ部アドレスレジスタ１５，実行部ア
ドレスレジスタ１６に移行しながら格納されるようにな
っている。

【００３６】また、実行部１３においては、パルス命令
コードの場合には、そのときに発生する新たなフラグデ
ータを付加したパルス命令コードが構成されており、そ
の新しいパルス命令コードを書き込むための指令信号を
セレクタ８に与えると共に、そのときの実行部アドレス
レジスタ１６に格納されたアドレスデータをセレクタ８
に転送するようになっている。そして、セレクタ８は、
実行部１３から書き込み指令信号が与えられたときに
は、実行部アドレスレジスタ１６から与えられるアドレ
スデータをユーザプログラムＲＡＭ５に指定する。ま
た、このとき、実行部１３は、新しいパルス命令コード
をユーザプログラムＲＡＭ５に転送して記憶させるよう
になっている。

【００３７】上記構成によれば、データ入力処理が終了
して、ユーザプログラムを開始すると、演算部７は、フ
ェッチカウンタ９により指定されるアドレスデータ（例
えば、「１００」番地，「１０１」番地，「１０２」番
地…に対応するデータ）に記憶されているユーザプログ
ラムＲＡＭ５内の命令コードがフェッチレジスタ１０に
フェッチされ、フェッチされた命令コードは順次ＦＩＦ
Ｏレジスタ１１に格納されていく。このとき、フェッチ
カウンタ９は、フェッチされた命令コードに伴ってレジ
スタを移動するように格納されてゆき、ＦＩＦＯアドレ
スレジスタ１４内で移動されるようになる。

【００３８】さて、実行部１３は、命令デコーダ１２か
ら与えられる命令コードが常時実行命令である場合に
は、対応する実行処理を行うと、次の命令コードを受け
付けて実行するようになるが、パルス命令コードのよう
な特定命令コードが与えられたときには、第１の実施例
における動作と同様にして実行処理を行うと、その処理
サイクルにおいて生成された新たなフラグデータをその
パルス命令コードの最下位ビットに付加すると共に、セ
レクタ８に書き込みの指令信号を与えるようになる。こ
のとき、同時に実行部アドレスレジスタ１６に格納され
ているアドレスデータはセレクタ８に転送されるように
なる。

【００３９】そして、セレクタ８は、書き込みの指令信
号に応じて実行部アドレスレジスタ１６から与えられた
アドレスデータをアドレスバスを介してユーザプログラ
ムＲＡＭ５に出力するようになり、これと同時に、実行
部１３は、新たなパルス命令コードの書き込み動作を行
うようになる。これにより、ユーザプログラムの書き替
えを行って、実質的にはそのパルスコード命令に付加さ
れているフラグデータのみを書き替えたことになるので
ある。

【００４０】このような第２の実施例によれば、演算部
７の内部に、命令コードに伴ってアドレスデータを移動
させるようにアドレスレジスタ１４，１５，１６を設け
ると共に、セレクタ８により切り替えてアドレス指定を
してフラグデータを書き替えた新たなパルス命令コード
をユーザプログラムＲＡＭ５に書き込むようにしたの
で、ユーザプログラムをパイプライン処理方式により実
行する構成の演算部７を用いる場合でも、第１の実施例
と同様にしてパルス命令コードの実行時の処理速度を向
上させることができるようになる。

【００４１】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。特定命令
コードは、パルス命令コードやカウンタ命令コード以外
に、前回の処理サイクルにおける入力条件の状態を示す
データを必要とする命令コードであれば良い。

【００４２】ユーザプログラムは、ＲＯＭに記憶したも
のであっても、実行時にユーザプログラムＲＡＭ５に読
み込んで実行するものであれば良い。

【００４３】特定命令コードに付加するフラグは、ビッ
トパターンの最上位ビットに付加する形態としても良い
し、所定ビットに付加する形態としても良い。

【００４４】

【発明の効果】以上説明したように、本発明のプログラ
マブルコントローラによれば、次のような効果を得るこ
とができる。すなわち請求項１記載のプログラマブルコ
ントローラによれば、ユーザプログラムのうちの特定命
令コードにはフラグデータを付加した形態としてユーザ
プログラムを構成し、これを書き換え可能な記憶手段に
記憶し、演算処理部により、記憶手段からユーザプログ
ラムを読出して特定命令コードの実行処理を行ったとき
に、その特定命令コードのフラグデータをその処理サイ
クルにおける入力条件の状態を示すデータに置き換えて
新たな特定命令コードとして記憶手段の記憶内容を書き
換えるように構成したので、１回の処理サイクルにおけ
るユーザプログラムの実行過程において、特定命令コー
ドを実行する場合に、前回の処理サイクルにおける入力
条件の状態を示すデータは、既に特定命令コードを読出
すときに同時にフラグデータとして読み出すことができ
るようになるので、これによってフラグデータを別途に
読出す処理を行わずに迅速に実行処理を行うことがで
き、また、このように構成することによって、別途にフ
ラグの記憶領域を設ける必要がなくなって、ユーザプロ
グラムのコンパイル処理を簡略化することができるとい
う優れた効果を奏する。

【００４５】請求項２記載のプログラマブルコントロー
ラによれば、ユーザプログラムの実行処理をパイプライ
ン処理方式により迅速に行えるようにした構成のものに
おいて、演算処理部にプログラムカウンタを設けると共
に、命令コードのアドレスデータを各処理過程の移行に
伴って対応付けて記憶保持するアドレス記憶手段とを設
けて構成したので、特定命令コードの実行処理が終了し
た時点で、その特定命令コードが記憶されている記憶手
段のアドレスをアドレス記憶手段のアドレスデータに基
づいて指定することができ、前述したその処理サイクル
における入力条件の状態を示すデータをフラグデータと
して置き換えた特定命令コードとして記憶手段の内容を
書き換えることができるという優れた効果を奏する。

【００４６】請求項３記載のプログラマブルコントロー
ラによれば、特定命令コードに設けるフラグをその複数
のビットのうちの最下位ビットに当てて設定する形態と
しているので、フラグデータが必要な特定命令コード
と、フラグデータが不要であるがそれに近い処理内容を
持つ命令コードとを、すぐ隣同士に位置するコード番号
に設定することができるようになり、ユーザプログラム
の表示処理、コンパイル処理を簡略化することができる
という優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す全体構成のブロッ
ク図

【図２】特定命令コードのビット構成図

【図３】特定命令コードの実行プログラムのフローチャ
ート

【図４】本発明の第２の実施例を示す図１相当図

【図５】従来例を示す図３相当図

【符号の説明】

１は演算処理部、２は演算部、５はユーザプログラムＲ
ＡＭ（記憶手段）、７は演算部（演算処理部）、８はセ
レクタ、９はフェッチカウンタ（プログラムカウン
タ）、１０はフェッチレジスタ、１１はＦＩＦＯレジス
タ、１２は命令デコーダ、１３は実行部、１４はＦＩＦ
Ｏアドレスレジスタ、１５はデコーダ部アドレスレジス
タ、１６は実行部アドレスレジスタである。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 演算処理部により、データ入力処理，ユ
   ーザプログラム実行処理およびデータ出力処理からなる
   一連の処理サイクルを繰り返し実行するようにしたプロ
   グラマブルコントローラにおいて、 前記ユーザプログラムを記憶するもので、そのユーザプ
   ログラムに含まれる命令コードのうちで、少なくとも、
   その処理サイクルにおける入力条件が成立で且つ前回の
   処理サイクルにおける入力条件の不成立である場合に実
   行処理を行うようにした特定命令コードには、前回の処
   理サイクルにおける入力条件を示すデータをフラグデー
   タとして含んだ形態で記憶するようにした書き換え可能
   な記憶手段を設け、 前記演算処理部は、前記記憶手段から前記ユーザプログ
   ラムを読出して前記特定命令コードを実行したときに、
   その特定命令コードのフラグデータをその処理サイクル
   における入力条件を示すデータに置き換えて新たな特定
   命令コードとして前記記憶手段の記憶内容を書き換える
   ように構成されていることを特徴とするプログラマブル
   コントローラ。
2. 【請求項２】 前記ユーザプログラムの実行処理をパイ
   プライン処理方式により行う構成のプログラマブルコン
   トローラにおいて、 前記演算処理部は、 前記記憶手段に記憶された前記ユーザプログラムを構成
   する命令コードのアドレスを順次指定するプログラムカ
   ウンタと、 このプログラムカウンタにより指定されるアドレスの命
   令コードを前記記憶手段から順次読出して解読および実
   行の各処理を前記パイプライン処理方式により行うとき
   に、その命令コードのアドレスデータを各処理過程の移
   行に伴って対応付けて記憶保持するアドレス記憶手段と
   を具備し、 前記特定命令コードの実行処理が終了した時点で、前記
   アドレス記憶手段に記憶されている前記記憶手段のアド
   レスに対して前記特定命令コードの書き換え処理を行う
   ように構成されていることを特徴とする請求項１記載の
   プログラマブルコントローラ。
3. 【請求項３】 前記特定命令コードは、複数ビットで構
   成される前記特定命令の最下位ビットに前記フラグを設
   けた形態とされることを特徴とする請求項１または２記
   載のプログラマブルコントローラ。