JPS63285603A - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部機器との間で情報の授受を行うプログラ
マブルコントローラに関する。

〔従来の技術〕

一般に、中央演算処理装置（ｃｐｕ）を用いた装置の一
例としてプログラマブルコントローラがある。プログラ
マブルコントローラはローダにより入力されたシーケン
スプログラムを実行し、外部機器を制御する中央演算処
理装置として知られている。このプログラマブルコント
ローラは、例えば、第９図に示すような外部機器のオン
、オフなどのシーケンス命令の他、外部機器から送られ
てくる情報の演算などの各種データ処理命令を書込んだ
プログラムを高速で繰り返し実行する。このプログラム
を１回実行する時間（１スキャン時間）は２０〜５０ｍ
５程度である。この時間以上１スキャン時間が長いと制
御対象の外部機器によっては制御不能の場合もある。

ところが、最近のプログラマプルコントローラの制御対
象は制御内容が複雑となっており、このため各命令を書
き込んだプログラム・ステップも増加傾向にある。その
結果、１スキャン時間を上記の値２０〜５０ｍ５にする
ためには各命令の実行時間をできるだけ小さくする事が
要求される。

これらの命令の中でシーケンス命令は０．５〜２μＳ／
ステップ程度で実行できる。しかし、プログラム中の、
他の命令は内容もシーケンス命令より複雑である。この
ため、特に乗算命令、除算命令はシーケンス演算命令と
較べて演算時間が長くなり、数百倍の時間がかかる場合
もある。

〔発明が解決しようとする問題点〕

プログラマブルコントローラにおいては、これらの命令
はプログラマブルコントローラ内に設けられた中央演算
処理装置（ｃｐｕ）で実行する場合が多いが、ｃｐｕに
よる乗算命令および除算命令の演算時間が長いという理
由は主に下記による。

（１）ユーザにとって演算結果は２進数より２進化ｌＯ
進数（ＢＣＤ）の方が取り扱いやすいので、ＣＰＩＩへ
の入出力情報をＢＣＤとしている。このため汎用ｃｐｕ
はＢＣＤの入出力情報を２進数に変換して乗算又は除算
を行い、計算結果を２進数からＢＣＤに変換するという
処理が必要である。

（２）演算するデータの必要桁数はユーザによってまち
まちであるが、汎用ＣＰｕは演算の桁数を汎用ｃｐｕが
処理可能な最大桁（例えば１０桁）としている為に、例
えば有効数字４桁必要な場合でもｃｐｕは有効数字を１
０桁として演算を行ってしまう。

（３）乗算、除算を行うデータの桁数を指定するプログ
ラムも知られているが、予めプログラム中に有効数字を
書き込まなければならない。また処理すべき数字の有効
桁数は外部機器の入出力情報に依存するが１スキヤン毎
に処理すべき有効数字は変わるので、有効数字はＣＰＩ
Ｉが処理できる最大桁をとらざるを得ない。

具体的な乗算の計算例を第１θ図に示す。

第１Ｏ図において、ＣＰＵには、例えば、ｌＯビットの
、被乗数レジスタＡと１０ビツトの乗数レジスタＢおよ
び乗算結果レジスタＣが用意されている。計算すべき乗
数データ“１０１１”　（２進数）と被乗数データ“０
０１１″（２進数）がｃｐｕに入力されると被乗数レジ
スタＡには００００００１０１１”と格納される。また
乗数レジスタＢには００００００００１１”と格納され
る。ＣＰＵ内の論理演算ユニット（ＡＬＩＩ）が被乗数
と乗数の乗算を行い、乗算結果レジスタに乗算結果を格
納する。

このような例において、ＣＰｕはまず第１Ｏ図示の領域
りに相当するレジスタに“０“を記憶し、領域Ｅに示す
“０”の加算を行い、領域Ｆにその加算結果を記憶する
という無駄な処理をＣＰＵが行っているために、計算時
間が長くなる。

そこで、本発明の目的は、このような問題点を解決し、
計算処理時間を短縮することのできる演算処理装置を提
供することにある。

（問題点を解決するための手段〕 このような目的を達成するために、本発明は、外部機器
との間で情報の授受を行うプログラマブルコントローラ
において、情報の有効桁数を検出する検出手段と、検出
された有効桁数に限って情報の演算処理を行う演算処理
手段とを具えたことを特徴とする。

〔作　用〕

本発明においては、外部機器プログラマブルコントロー
ラが外部機器との間で授受を行う情報の有効桁数を有効
桁数検出手段により検出し、検出された有効桁数に応じ
て情報の演算処理を行うようにしたので計算処理時間を
短縮することができる。

〔実施例〕

以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は本発明実施例の構成の一例を示す。

第１図に・おいて、１００は有効桁数検出手段であり、
有効桁数検出車段１００は四則演算する情報の有効数字
の有効な桁数を検出する。

演算処理手段２００は、有効桁数検出手段１００の検出
結果と計算すべき情報に応じて有効桁数の範囲での計算
を行う。

第２図は本実施例の乗算における原理を示す。

本実施例は従来技術で説明した被乗数レジスタＡ１乗数
レジスタＢ、′乗算結果レジスタＣの使用領域を計算す
べきデータの有効桁数に応じて設定し、未使用領域に格
納されているデータを使用しないようにしたものである
。第２図に示される被乗数“ｔｏｌｌ”　　（２進数）
と乗数“１１°゛　（２進数）の乗算を例に取り説明す
る。この被乗数および乗数は後述の有効桁数検出手段に
より被乗数については“１１”　（１０進数）、乗数に
ついては３″（１０進数）という有効桁数が判明してい
る。

このため被乗数レジスタＡの１ビツト目から４ビツト目
と、乗数レジスタＢの１ビツト目から２ビツト目を範囲
指定する。その結果、レジスタの内容のクリアもこの範
囲で行えばよい。また乗算結果レジスタは最少４ビツト
＋２ビツト＝６ビツトを用意すればよい。したがって計
算に先立ってクリアすべき内容も６ビツトとなる。

次に乗算について説明する。乗算の１ビツト目の乗数“
ｌ”と被乗数“１０１１”との論理積（アンド）を取り
この結果を乗算結果レジスタに格納する。本例において
は、“１０１１”が乗算結果レジスタＣに貯えられる次
に乗数の２ビツト目を被乗数のアンドが取れ、乗算結果
レジスタＣに２ビツト目から“１０１１°°を加算する
。したがって、乗算結果“１００００１”を得ることが
できる。

本実施例では、乗数と被乗数のアンドを取る範囲が設定
されるので、未使用領域の値まで計算することがない。

通常これらの演算処理はプログラム化されているので、
レジスタＡ、Ｂ、Ｃの読み取る範囲を他のレジスタに格
納するようにプログラム中で指示しておけばよい。この
ように、読み取り範囲を格納するレジスタを設けること
により、有効桁数検出手段１００により検出された有効
桁数より定まる読み取り範囲を可変設定することができ
る。したがって、本来は計算する必要のない値の読み取
りもしくは記憶を行うこともなくなるので計算処理速度
を高めることができる。

第３図は本発明実施例における具体的な構成の７例を示
す。

なお、破線で囲んだ部分はプログラマブルコントローラ
ｌＯの演算実行部とメモリ構成を示している。

第３図において、１は乗算およびデータのビット変換に
関する演算処理を行うＣＰｕである。ＣＰＵＩは汎用ｃ
ｐｕ　、例えば８０８Ｂ　（１６ビツト）を用いること
が可能であり、プログラム命令におけるワード処理命令
を主に実行する。

２は上記演算処理に関わるシステムプログラムを格納す
るプログラム化メモリである。３はプログラムにおける
ワードデータを格納するワード・データ・メモリである
。４はビットプロセッサであり、プログラマブルコント
ローラｌＯがユーザ・プログラムを実行する際のビット
処理命令を実行する。

５は後述のビットデータを格納するメモリ、６はユーザ
が使用するユーザ・プログラムを格納するメモリである
。２１はプログラマブルコントローラ１０が制御する外
部機器であり、２２はユーザ・プログラムを人力するロ
ーダである。

なお、第９図に示されたプログラマブルコントロニラの
命令区分のうちシーケンス命令（シフトレジスタ命令を
除く）はビット・プロセッサ４で処理され、その他算術
演算などでは汎用ＣＰＵで処理される。

第４図は本発明実施例におけるプログラマブルコントロ
ーラｌＯのデータ・メモリ構成を示す。

（八）がプログラマブルコントローラのシーケンスプロ
グラムにおいて用いられる各種ビット・データ・メモリ
内容、（Ｂ）が上記シーケンスプログラムにおいて使用
されるワード・データ・メモリ内容を示す。

第５図は本発明実施例における四則演算に関する主制御
手順を示す。なお本制御手順は有効桁数検出手段１００
としての機能を果たす。

本制御手ｉはシーケンスプログラムの中の四則演算命令
を実行するときにＣＰＤＩにより処理される制御手順で
ある。

第５図においてＣＰＵＩが数値演算やバイナリ演算のだ
めの乗算、除算、加算、減算のいずれかの演算命令を検
出すると、ステップ５１へ進む。そして演算すべきデー
タをワードデータメモリ３から読み取り、データの有効
桁数を検出する（ステップＳｌ）。この有効桁数の検出
手順については後述する。有効桁数が定まると、演算に
関するデータを格納するレジスタの格納領域を設定する
（ステップＳ２）。

次に指示された演算処理を行うと共に演算結果を各種メ
モリや外部機器２１などプログラム命令が指示する機器
に出力する（ステップ５３〜５４）。

第６図は第５図示のメインフローチャートの詳細な制御
手順を示す。本例は乗算についての処理手順である。演
算対象となるデータは、ワードデータメモリ３からＣＰ
ＵＩにより読み取られる。なお、このデータ形式は第７
図に示すように符号付ＢＣＤ（Ｂｉｎａｒｙ　Ｃｏｄｅ
ｄ　Ｄｅｃｉｍａｌ　ｃｏｄｅ−２進化１０進数）８桁
数としている。

上述の演算すべきデータとして被乗数および乗数が読み
取られると、ステップ５１０から５３０までの手順、に
おいて乗数データの上位桁の数字が“Ｏ”か否かをＣＰ
ＵＩが判定することにより、乗数データの有効桁数を検
出する。

同様に、乗数データの有効桁数をも検出することができ
る。例えば被乗数“００００００２２”（ＢＣＤ）乗数
“００００００１１”（ＢＣＤ）のときはステップｓｉ
ｏ〜　・５７０の順で各データの各桁位置における数値
が“０“か否かを判定することにより有効桁数が検出さ
れ、かつ有効数字の桁数だけのデータが２進数（バイナ
リ−）に変換される。以下、ＣＰＵＩは乗算を行い、乗
算結果についても２進数を有効桁数分のＢＣＤに変換し
て外部出力する（ステップ５７１〜５７３）。

また除算処理を８図のフローチャートに示したが、計算
データの桁数検出の処理手順は同一である。

なお、ここでは演算結果は商のみとなっており、除数の
方が被除数より大籾い場合は商は直ちに“θ″としてい
る。除算命令で商と余りを出力する場合でも同様のアル
ゴ°リズムでプログラムすればよい。

また、加算、減算データについても有効桁数を検出し、
検出した有効桁数に応じた計算を行えばよいことは勿論
である。

また、一般に、プログラマブルコントローラは外部機器
との間での授受に関する入出力データをＢＣＤにより行
っているので、ＢＣＤから２進数への変換処理を行う必
要がある。このため、有効桁数に応じた数値変換も可能
になり、計算の処理時間　。

が大幅に短縮される。

本実施例において有効桁数の検出をＢＣＤ形態の数値で
行っているが２進数において処理するときも同様に上位
ビットから順にビットデータが“０”か否かを検出すれ
ばよいことは勿論である。

〔発明の効果〕

以上説明したように、本発明によれば、演算処理すべき
数値の有効桁数を検出でき、この桁数に応じた演算処理
を行うことができるので四則演算の計算処理時間を大幅
に短縮できると共に、入力データの数値形態を変換する
処理に際しても同様に処理時間を短縮できるという効果
が得られる。

【図面の簡単な説明】

第１図は本発明実施例における構成の一例を示すブロッ
ク図、 第２図は本発明実施例の計算原理の一例を示す説明図、 第３図は本発明実施例におけるプログラマブルコントロ
ーラのシステム構成の一例を示すブロック図、 第４図は本発明実施例におけるメモリ構成の一例を示す
説明図、 第５図、第６図、第８図は本発明実施例におけるＣＰｕ
の制御手順を示すフローチャート、第７図は本発明実施
例における演算データのフォーマットを示す説明図、 第９図は従来例におけるプログラマブルコントローラの
命令の一例を示す説明図、 第１Ｏ図は従来例の計算原理を示す説明図である。 １００・・・有効桁数検出手段、 ２００・・・演算処理手段、 １・・・ｃｐｕ　。 ３・・・ワードデータメモリ、 ６・・・ユーザーズメモリ。 口 ト ビットデータメモリ　　　　　　　　　　　　７−ト°
テ°ニクメモリ４−発明寛施イク’Ｊ／）フローナヤー
ト第５図 ４司を明笑方恒イラ°ｊにお１７ろ演算デニクｎフイー
マ、７ト（ＢＣＤ）を手ｉ′説明図第７図 促課伜ｊの計算原理を示″ｆ説明図 第１０図

Claims (1)

1. 【特許請求の範囲】 外部機器との間で情報の授受を行うプログラマブルコン
   トローラにおいて、 前記情報の有効桁数を検出する検出手段と、当該検出さ
   れた有効桁数に限って前記情報の演算処理を行う演算処
   理手段と を具えたことを特徴とするプログラマブルコントローラ
   。