JP3352107B2 - 画像処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理システムに関
する。

【０００２】

【従来の技術】従来、例えば図４に示すような情報記録
装置が存在する。

【０００３】図４において、１はマイクロフィルム上の
画像をスクリーンに拡大投影する機能および、マイクロ
フィルム上の画像を光電変換し電気的な画像信号を生成
する、機能を併せもつスキャナー部である。５はスキャ
ナー部１から出力された画像信号からプリントを得るプ
リンターである。

【０００４】スキャナー部の構成および動作を図４〜図
６を用いて説明する。図５に示すようにマイクロフィル
ム上の画像を閲読する際は、ハロゲンランプ等を用いた
光源１２によりマイクロフィルム７上の画像がレンズ１
４およびミラー１５を介してスクリーン２２上に投影さ
れ、よって閲読することが可能になる。図５，図６に示
すように、プリントを行う際には、プリントキー１３の
押下をマクロコンピュータ２５が検知すると、マイクロ
コンピュータ２５の制御によりスキャンモーター１９が
駆動され、ワイヤー１８、プーリー１６，１７を介し
て、スクリーン２２の裏面に配置されミラー１５方向に
向いているＣＣＤ等のセンサー２０を備えたセンサー部
２１を矢印Ｓ方向に移動させる。ここで、このスキャン
モーター１９の駆動の開始のタイミングに合わせて垂直
同期信号ＶＳＹＮＣがプリンターインターフェース２６
を介してプリンター部５へと供給される。

【０００５】図６に示したように、後述する水平同期信
号ＨＳＹＮＣによって水平同期がとられたセンサー２０
は画像クロック発振器７０からの１画素に対応した画像
クロックＧＣＬＫによって駆動され画像信号を生成す
る。該画像信号は２値化等の画像処理部２３によって量
子化されたのちプリンターインターフェース２６を介し
てプリンター部５へ送出される。

【０００６】次に、プリンター部５の構成および動作を
図７および図８を用いて説明する。プリンター部は電子
写真技術を用いた周知のレーザービームプリンター等が
用いられる。感光ドラム４０は矢印ｉ方向に図示せぬモ
ーターにより回転駆動され帯電器４１により該感光ドラ
ム表面上に電荷が集中する。プリンター内部の図示せぬ
スキャナーインターフェースを介して得られたスキャナ
ー部１からの画像信号ＤＡＴＡはレーザー発信器４２に
与えられ、該信号ＤＡＴＡによって変調されたレーザー
ビームはポリゴンモーター４４によって矢印ｌ方向に回
転駆動されるポリゴンミラー４３によって水平方向に走
査される。その結果得られた走査光ｋは感光ドラム表面
に照射されることにより感光ドラム表面に静電潜像が形
成される。該静電潜像は現像器４５によって潜像に一致
したトナー増に現像され、該トナー像は転写帯電器４６
によって転写紙６上に転写され、定着器４７に定着され
る。

【０００７】ここで、感光ドラム４０の一端に近接して
配置されたビーム検知器４１に走査光ｋが照射されるこ
とによりビーム検知器４１より水平同期信号ＨＳＹＮＣ
が発生し、前述したスキャナー部１に与えられ、図６に
示したようにセンサー２０の水平同期に用いられる。

【０００８】ここで図９に示したように、スキャナー部
１からの画像信号をメモリーに取り込み、ＣＲＴに表示
する、あるいは、磁気ディスク等の他の媒体に記憶する
といったシステムが存在する。図９において、６０はス
キャナー部１からの画像信号を記憶する半導体メモリ６
１を含む画像信号記憶部である。５０は画像信号記憶部
６０を装着し、該画像信号記憶部に対して読み込み動作
を行う中央処理装置、５１は該中央処理装置に接続され
たＣＲＴであり、図９はスキャナー部１からの画像をＣ
ＲＴ５１に表示している状態である。

【０００９】図１０は図９に示したスキャナー部１のブ
ロック図である。図９に示したスキャナー部１は図４に
示した、プリンター部５に出力する場合とは異なり、画
像信号記憶部６０内の半導体メモリ６１への書き込み信
号として、センサー部２０からの画素に対応した画像ク
ロックＧＣＬＫを必要とするため、垂直同期信号ＶＳＹ
ＮＣ、画像信号ＤＡＴＡとともに、画像クロックＧＣＬ
Ｋも画像信号記憶部６０に対して供給される。

【００１０】図１１はＶＳＹＮＣ，ＨＳＹＮＣ，ＤＡＴ
Ａ，ＧＣＬＫの各信号を表したものである。ＶＳＹＮＣ
は画像１ページの先端のタイミングを指示し、ＨＳＹＮ
Ｃは画像の１ライン分のＤＡＴＡの先端のタイミングと
なっている。ＧＣＬＫはその周期が１画素に対応してい
る。

【００１１】図１２に画像信号記憶部６０のブロック図
を示す。

【００１２】ＤＡＴＡ，ＧＣＬＫ，ＨＳＹＮＣ，ＶＳＹ
ＮＣはインターフェース６７を介してスキャナー部１と
接続している。６６は水平同期信号（ＨＳＹＮＣ）発生
器であり、前記プリンター５内のビーム検知器４１に対
応するものである。６４は行カウンタであり、ＶＳＹＮ
Ｃによってクリアされ、ＨＳＹＮＣをカウントするもの
である。６５は列カウンタであり、ＨＳＹＮＣによって
クリアされ、画像クロックＧＣＬＫをカウントするもの
である。６２は行デコーダであり、行カウンタ６４のカ
ウント値をデコードし半導体メモリ６１の行アドレスの
一つを選択するものである。６３は列デコーダであり、
列カウンタ６５のカウント値をデコードし半導体メモリ
６１の列アドレスの一つを選択するものである。

【００１３】また ＧＣＬＫは半導体メモリ６１の書き
込み信号として使われ、図１１のＧＣＬＫの↓（立下
り）のタイミングで１画素のデータＤＡＴＡが書き込ま
れる。すなわち、ＶＳＹＮＣ，ＨＳＹＮＣ，ＧＣＬＫに
よってその１画素に対応する半導体メモリ６１の１ビッ
トが選択され、ＧＣＬＫを書き込み信号として、ＤＡＴ
Ａが書き込まれることとなる。

【００１４】

【発明が解決しようとする課題】かかる従来例では、ス
キャナー部は図４に示したプリンターに出力する場合に
比べ、図９に示した中央処理装置に接続される場合には
画像クロックが必要となる。したがって、図４のスキャ
ナー部と、図９のスキャナー部とは異なるものにする必
要があった。また、中央処理装置に接続する場合は画像
クロックを伝達する必要があるため、信号線を追加しな
ければならないという問題点があった。また、該画像ク
ロックは一般的にその周波数が高いため、外部に漏洩す
るノイズも増大し、また、伝達可能距離も短くなるとい
う問題もある。

【００１５】本発明の目的は以上のような問題を解消し
た画像処理システムを提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、画像を読取走査し、画像信号を出力する
画像走査装置と、前記画像走査装置に接続され、画像信
号を記憶する画像記憶装置と、を有し、前記画像記憶装
置に替えて前記画像走査装置からの画像信号に基づいて
画像を記録するプリンタを接続可能である画像処理シス
テムであって、前記画像走査装置は、画像の読取走査に
使用する画像クロックを発生する第１のクロック発生器
と、画像信号を前記画像記憶装置へ転送するための第１
のインターフェースと、を有し、前記画像記憶装置は、
前記第１のクロック発生器が発生する画像クロックと同
じ周波数で、前記画像走査装置からの画像信号をメモリ
に書き込むための画像クロックを発生する第２のクロッ
ク発生器と、前記第２のクロック発生器からの画像クロ
ックに基づいて水平同期信号を発生する同期信号発生手
段と、前記画像走査装置からの画像信号を受け取り、前
記同期信号発生手段からの水平同期信号を前記画像走査
装置へ転送するための第２のインターフェースと、を有
し、前記画像走査装置は、前記画像記憶装置からの水平
同期信号を前記第１のインターフェースを介して受信
し、前記第１のクロック発生器は前記水平同期信号に基
づいて画像クロックの発生を制御するものであり、前記
画像記憶装置を接続した場合と前記プリンタを接続した
場合とで、前記第１のインターフェースを共用すること
を特徴とする。

【００１７】

【作用】本発明によれば、画像記憶装置に画像走査装置
で走査に用いる画像クロックと同じ周波数の画像クロッ
クを発生する発生器を設けることによって、画像走査装
置から画像クロックを画像記憶装置へ転送するための信
号線が不要となり、プリンタと接続する場合と同じ構成
のインターフェースを利用でき、システム全体の構成を
簡単にすることができるようになる。また、画像記憶装
置内の画像クロックに基づいて発生させた水平同期信号
により画像走査装置内の画像クロック発生を制御するこ
とによって、両方の画像クロックの位相のずれを最小に
することができるようになる。

【００１８】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１９】（実施例１）図１に本発明の第１の実施例
にかかる画像信号記憶部のブロック図を示す。本実施例
においては、画像クロックＧＣＬＫ２を発生する画像ク
ロック発生部７１を有していることが特徴であり、他の
構成は図１２と同様である。

【００２０】画像クロックＧＣＬＫ２は、本実施例の画
像信号記憶部内の半導体メモリ６１への書き込み信号と
して用いられるが、スキャナー部１内のセンサー部２０
を駆動する画像クロックＧＣＬＫと同じ周波数のものが
用いられる。

【００２１】ＤＡＴＡ，ＨＳＹＮＣ，ＶＳＹＮＣはイン
ターフェース６７を介してスキャナー部１と接続されて
いる。６６は水平同期信号（ＨＳＹＮＣ）発生器であ
り、前記プリンター５内のビーム検知部４１に対応する
ものである。６４は行カウンタであり、ＶＳＹＮＣによ
ってクリアされ、ＨＳＹＮＣをカウントするものであ
る。６５は列カウンタであり、ＨＳＹＮＣによってクリ
アされ、該画像信号記憶部内で発生された画像クロック
ＧＣＬＫ２をカウントするものである。６２は行デコー
ダであり、行カウンタ６４のカウント値をデコードし半
導体メモリ６１の行アドレスの一つを選択するものであ
る。６３は列デコーダであり、列カウンタ６５のカウン
ト値をデコードし半導体メモリ６１の列アドレスの一つ
を選択するものである。

【００２２】ＧＣＬＫ２は半導体メモリ６１の書き込み
信号として使われ、すなわち、ＶＳＹＮＣ，ＨＳＹＮ
Ｃ，ＧＣＬＫ２によってその１画素に対応する半導体メ
モリ６１の１ビットが選択され、ＧＣＬＫ２を書き込み
信号として、ＤＡＴＡが書き込まれることとなる。

【００２３】よって、スキャナー部は画像クロックＧＣ
ＬＫを本実施例の画像信号記憶部に対して供給する必要
が無くなり、図４に示したプリンター部５に出力するた
めのスキャナー部１と同一のものが、本実施例の画像信
号記憶部に画像を記憶させる際にも用いることが可能と
なる。

【００２４】（実施例２）図２に本発明の第２の実施例
にかかる画像信号記憶部のブロック図を示す。本実施例
においては、画像信号記憶部の内部に画像クロックＧＣ
ＬＫ２を発生する画像クロック発生器７１を有し、か
つ、水平同期信号ＨＳＹＮＣは該画像クロックＧＣＬＫ
２をクロック入力とする周知のカウンタ回路による水平
同期信号発生カウンタ７２によって生成されるものであ
る。

【００２５】画像クロックＧＣＬＫ２は、半導体メモリ
６１への書き込み信号として用いられるが、スキャナー
部１内のセンサー部２０を駆動する画像クロックＧＣＬ
Ｋと同じ周波数のものが用いられている。

【００２６】ＤＡＴＡ，ＨＳＹＮＣ，ＶＳＹＮＣはイン
ターフェース６７を介してスキャナー部１と接続されて
いる。７２は水平同期信号（ＨＳＹＮＣ）発生カウンタ
であり、前記プリンター５内のビーム検知器４１に対応
するものである。６４は行カウンタであり、上記したよ
うに、ＶＳＹＮＣによってクリアされ、ＨＳＹＮＣをカ
ウントするものである。６５は列カウンタであり、ＨＳ
ＹＮＣによってクリアされ、画像クロックＧＣＬＫ２を
カウントするものである。６２は行デコーダであり、行
カウンタ６４のカウント値をデコードし半導体メモリ６
１の行アドレスの一つを選択するものである。６３は列
デコーダであり、列カウンタ６５のカウント値をデコー
ドし半導体メモリ６１の列アドレスの一つを選択するも
のである。

【００２７】ＧＣＬＫ２は半導体メモリ６１の書き込み
信号として使われ、すなわち、ＶＳＹＮＣ，ＨＳＹＮ
Ｃ，ＧＣＬＫ２によってその１画素に対応する半導体メ
モリ６１の１ビットが選択され、ＧＣＬＫ２を書き込み
信号として、ＤＡＴＡが書き込まれることとなる。

【００２８】よって、スキャナー部は画像クロックＧＣ
ＬＫを画像信号記憶部に対して供給する必要が無くな
り、図４に示したプリンター部５に出力するためのスキ
ャナー部１と同一のものが、画像信号記憶部に画像を記
憶させる際にも用いることが可能となり、さらに、水平
同期信号を発生するための発振器も不要となる。

【００２９】（実施例３）図３に本発明の第３の実施例
にかかるスキャナー部のブロック図を示す。第一の実施
例において、画像信号記憶部内の画像クロックＧＣＬＫ
２と図６におけるスキャナー部１内の画像クロックＧＣ
ＬＫとは、ともに周知の水晶発振器等から得られるた
め、周波数は等しくすることはできるが、位相を一致さ
せることが困難である。

【００３０】すなわち、スキャナー部と画像信号記憶部
との間で水平同期信号ＨＳＹＮＣが、スキャナー部のＧ
ＣＬＫのどの位相で発生するかによって、最大１画素分
のゆらぎを含んで半導体メモリ６１にＤＡＴＡがサンプ
リングされることとなる。

【００３１】本実施例はこの点を考慮したものである。

【００３２】本実施例においては画像信号記憶部として
は図２に示す第２の実施例のものを用いている。

【００３３】図３において７５は、基本クロック発振器
であり、前出の画像クロックＧＣＬＫの例えば８倍の周
波数を発振するものである。７６は周知のカウンタ回路
等を用いた１／８分周器であり、クリア入力として図２
における画像信号記憶部内で画像クロックＧＣＬＫ２を
カウントして生成した水平同期信号ＨＳＹＮＣを用いて
いる。

【００３４】図２に示すように、画像信号記憶部の内部
には、画像クロックＧＣＬＫ２を発生する画像クロック
発生器７１を有し、かつ、水平同期信号ＨＳＹＮＣは画
像クロックＧＣＬＫ２をクロック入力とする周知のカウ
ンタ回路による水平同期信号発生カウンタ７２によって
生成されるものである。

【００３５】よって、ＧＣＬＫ２とＨＳＹＮＣの位相は
常に一定である。

【００３６】画像クロックＧＣＬＫ２は、画像信号記憶
部内の半導体メモリ６１への書き込み信号として用いら
れるが、スキャナー部内のセンサー部２０を駆動する画
像クロックＧＣＬＫと同じ周波数ものが用いられてい
る。

【００３７】ここでスキャナー部内のセンサー２０を駆
動する画像クロックＧＣＬＫはその８倍の周波数の基本
クロック発振器７５からの基本クロックを１／８分周器
７６によって１／８分周しており、また、この分周器７
６はクリア信号としてＨＳＴＹＮＣが入力されており、
さらに、ＨＳＹＮＣは前述したように画像信号記憶部内
の画像クロックＧＣＬＫ２から生成されているため、ス
キャナー部内のセンサー２０を駆動する画像クロックＧ
ＣＬＫと、画像信号記憶部内の半導体メモリ６１への書
き込み信号、すなわち画像データＤＡＴＡをサンプリン
グするクロックＧＣＬＫ２との位相のゆらぎは、最大で
も、画像クロックの１／８の周期幅内に抑えられること
となる。よって、最大１／８画素分のゆらぎとなるの
で、図４に示した、プリンター５に出力する画像品位と
同等の画像品位を保持しつつ、かつ、画像クロックＧＣ
ＬＫを伝送することなしに、半導体メモリに記憶せしめ
ることが可能となった。

【００３８】ここで、この構成からなるスキャナー部は
図６に示した、プリンター部５と接続して用いる場合に
も、そのまま用いることが可能であることは言うまでも
ない。

【００３９】

【発明の効果】以上説明したように本発明によれば、画
像記憶装置に画像走査装置で走査に用いる画像クロック
と同じ周波数の画像クロックを発生する発生器を設けた
ことで、画像走査装置から画像クロックを画像記憶装置
へ転送するための信号線が不要となり、プリンタと接続
する場合と同じ構成のインターフェースを利用でき、シ
ステム全体の構成を簡単にすることができる。また、本
発明によれば、画像記憶装置内の画像クロックに基づい
て発生させた水平同期信号により画像走査装置内の画像
クロック発生を制御することで、両方の画像クロックの
位相のずれを最小にすることができる。

【図面の簡単な説明】

【図１】本発明実施例のブロック図である。

【図２】本発明の他の実施例のブロック図である。

【図３】本発明のさらに他の実施例のブロック図であ
る。

【図４】情報記憶装置の外観図である。

【図５】スキャナーの読取機構を示す図である。

【図６】スキャナーの内部ブロック図である。

【図７】プリンター部の構成を示す図である。

【図８】プリンター部の構成を示す図である。

【図９】情報記憶装置の外観図である。

【図１０】スキャナー部のブロック図である。

【図１１】各信号を表した図である。

【図１２】画像信号記憶部のブロック図である。

【符号の説明】

６１ 半導体メモリ ７１ 画像クロック発生器

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 画像を読取走査し、画像信号を出力する
   画像走査装置と、 前記画像走査装置に接続され、画像信号を記憶する画像
   記憶装置と、 を有し、前記画像記憶装置に替えて前記画像走査装置か
   らの画像信号に基づいて画像を記録するプリンタを接続
   可能である画像処理システムであって、 前記画像走査装置は、 画像の読取走査に使用する画像クロックを発生する第１
   のクロック発生器と、 画像信号を前記画像記憶装置へ転送するための第１のイ
   ンターフェースと、を有し、 前記画像記憶装置は、 前記第１のクロック発生器が発生する画像クロックと同
   じ周波数で、前記画像走査装置からの画像信号をメモリ
   に書き込むための画像クロックを発生する第２のクロッ
   ク発生器と、 前記第２のクロック発生器からの画像クロックに基づい
   て水平同期信号を発生する同期信号発生手段と、 前記画像走査装置からの画像信号を受け取り、前記同期
   信号発生手段からの水平同期信号を前記画像走査装置へ
   転送するための第２のインターフェースと、を有し、 前記画像走査装置は、前記画像記憶装置からの水平同期
   信号を前記第１のインターフェースを介して受信し、前
   記第１のクロック発生器は前記水平同期信号に基づいて
   画像クロックの発生を制御するものであり、 前記画像記憶装置を接続した場合と前記プリンタを接続
   した場合とで、前記第１のインターフェースを共用する
   ことを特徴とする画像処理システム。