JP2643140B2 - プリンタ用アドレス制御装置 - Google Patents
プリンタ用アドレス制御装置Info
- Publication number
- JP2643140B2 JP2643140B2 JP62060377A JP6037787A JP2643140B2 JP 2643140 B2 JP2643140 B2 JP 2643140B2 JP 62060377 A JP62060377 A JP 62060377A JP 6037787 A JP6037787 A JP 6037787A JP 2643140 B2 JP2643140 B2 JP 2643140B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- printer
- scanning direction
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は簡単な構成によってノイズ等によるアドレス
のずれをなくしたプリンタ用アドレス制御装置に関す
る。
のずれをなくしたプリンタ用アドレス制御装置に関す
る。
従来のプリンタ用アドレス制御装置として、例えば、
ビデオクロック信号をカウンタで計数し、その計数値を
アドレス信号としてバッファーメモリの書込みおよび読
出しを制御するものがある。
ビデオクロック信号をカウンタで計数し、その計数値を
アドレス信号としてバッファーメモリの書込みおよび読
出しを制御するものがある。
このプリンタ用アドレス制御装置によれば、アドレス
信号となる計数値が主走査方向のビット数に達する度に
次のラインのアドレスを与えてバッファーメモリに画像
信号に書込んだり、それから画像信号を読出すようにし
ている。
信号となる計数値が主走査方向のビット数に達する度に
次のラインのアドレスを与えてバッファーメモリに画像
信号に書込んだり、それから画像信号を読出すようにし
ている。
しかし、従来のプリンタ用アドレス制御装置によれ
ば、ビデオクロック信号を計数するカウンタがノイズ等
によって誤動作した場合誤った計数値がその後に付与さ
れる全ての画像信号のアドレスに影響を与えるため、ま
た、誤動作が反復した場合それが累積されるため、画像
にみだれが生じる恐れがある。
ば、ビデオクロック信号を計数するカウンタがノイズ等
によって誤動作した場合誤った計数値がその後に付与さ
れる全ての画像信号のアドレスに影響を与えるため、ま
た、誤動作が反復した場合それが累積されるため、画像
にみだれが生じる恐れがある。
本発明は上記に鑑みてなされたものであり、画像信号
を所定の印字形式で格納したバッファーメモリから前記
画像信号をシリアルデータとして出力して所定の記録媒
体に印字するプリンタ装置において、 最大記録サイズあるいは記録実行サイズの主走査方向
のビット数と、副走査方向の前のラインの加算結果とを
加算して副走査方向の次のライン基準アドレスを発生す
る加算器と、 前記基準アドレスを初期値として副走査方向のライン
毎に前記記録実行サイズの主走査方向のビット数によっ
て定まる時限にわたってクロック信号を計数することに
より前記バッファーメモリのアドレス信号を発生するア
ドレスカウンタと、 前記アドレス信号に基づいて前記バッファーメモリの
書込みあるいは読出しを制御する制御手段を備えたこと
を特徴とするプリンタ用アドレス制御装置を提供する。
を所定の印字形式で格納したバッファーメモリから前記
画像信号をシリアルデータとして出力して所定の記録媒
体に印字するプリンタ装置において、 最大記録サイズあるいは記録実行サイズの主走査方向
のビット数と、副走査方向の前のラインの加算結果とを
加算して副走査方向の次のライン基準アドレスを発生す
る加算器と、 前記基準アドレスを初期値として副走査方向のライン
毎に前記記録実行サイズの主走査方向のビット数によっ
て定まる時限にわたってクロック信号を計数することに
より前記バッファーメモリのアドレス信号を発生するア
ドレスカウンタと、 前記アドレス信号に基づいて前記バッファーメモリの
書込みあるいは読出しを制御する制御手段を備えたこと
を特徴とするプリンタ用アドレス制御装置を提供する。
以下の実施例はレーザプリンタを対象にしているが、
これに限定するものではなくディジタル複写機等の他の
プリンタにも適用することができる。
これに限定するものではなくディジタル複写機等の他の
プリンタにも適用することができる。
以下、本発明のプリンタ用アドレス制御装置を詳細に
説明する。
説明する。
第１図は本発明の一実施例を示し、ホストコンピュー
タ等の画像メモリ１には画像信号が格納されており、プ
リント時にはプリンタのバッファーメモリ２に所定の画
像信号が転送されて格納される。そのときの書込みアド
レスはアドレス信号発生回路３によって決定される。同
様にバッファーメモリ２から読出されるアドレスもアド
レス信号発生回路３によって決定される。プリンタは画
像信号に応じて駆動回路４を介して駆動される半導体レ
ーザ５を有し、半導体レーザ５から出力されるレーザ光
はレンズ６、ポリゴンミラー７、反射ミラー８等（他の
レンズ系は省略）を介して感光体ドラム９を露光する。
ポリゴンミラー７は駆動回路10を介して駆動されるスキ
ャンモータ11によって回転させられる。感光体ドラム９
の周囲には現像機12、転写器13等（帯電器等の他の手段
は省略）が配置されており、また、転写器13の後段には
定着器14（加熱ロール14a、加圧ロール14b）が設けられ
ている。以上の各手段を制御するために制御部15が設け
られている。
タ等の画像メモリ１には画像信号が格納されており、プ
リント時にはプリンタのバッファーメモリ２に所定の画
像信号が転送されて格納される。そのときの書込みアド
レスはアドレス信号発生回路３によって決定される。同
様にバッファーメモリ２から読出されるアドレスもアド
レス信号発生回路３によって決定される。プリンタは画
像信号に応じて駆動回路４を介して駆動される半導体レ
ーザ５を有し、半導体レーザ５から出力されるレーザ光
はレンズ６、ポリゴンミラー７、反射ミラー８等（他の
レンズ系は省略）を介して感光体ドラム９を露光する。
ポリゴンミラー７は駆動回路10を介して駆動されるスキ
ャンモータ11によって回転させられる。感光体ドラム９
の周囲には現像機12、転写器13等（帯電器等の他の手段
は省略）が配置されており、また、転写器13の後段には
定着器14（加熱ロール14a、加圧ロール14b）が設けられ
ている。以上の各手段を制御するために制御部15が設け
られている。
第２図はアドレス信号発生回路３を示し、最大記録サ
イズに応じた主走査方向のビット数が設定される入力端
子21a、後述するラッチ信号を入力する入力端子21b、お
よびその入力値を加算して出力する出力端子21cを有す
る加算器21と、加算器21の加算値をラッチするラッチ回
路22と、加算器21の加算値にビデオクロック信号を計数
して加算したアドレス信号を発生するカウンタ23を有す
る。
イズに応じた主走査方向のビット数が設定される入力端
子21a、後述するラッチ信号を入力する入力端子21b、お
よびその入力値を加算して出力する出力端子21cを有す
る加算器21と、加算器21の加算値をラッチするラッチ回
路22と、加算器21の加算値にビデオクロック信号を計数
して加算したアドレス信号を発生するカウンタ23を有す
る。
以下、本発明の操作を説明する。
加算器21の入力端子21aに最大用紙幅、例えば、B4サ
イズの主走査方向のビット数DB4をセットする。ここで
記録サイズをA4とし、記録サイズA4の主走査方向のビッ
ト数をDA4とする（DB4＞DA4）。制御部15よりビット数D
A4に応じた主走査同期信号（Line Sync）が出力され、
加算器21のck端子、ラッチ回路22のck端子、およびカウ
ンタ23のLD端子に入力する。この主走査同期信号により
加算器21が加算操作を、ラッチ回路22が加算器21の加算
出力のラッチを、カウンタ23が加算出力の格納を受け
る。具体的には、第１ラインでは、ラッチ回路22は
「零」をラッチして「零」を出力し、加算器21はセット
値DB4とラッチ値「零」を加算し、カウンタ23は「零」
の格納を受けて「零」を初期値としてck端子のビデオ信
号を計数する。このため、第３図に示すように、カウン
タ23はLD端子に主走査同期信号を受けている間だけビデ
オクロック信号を計数し、１、２………DA4のアドレス
信号を出力する。次に、第２ラインでは、ラッチ回路22
はDB4をラッチしてDB4を出力し、加算器21はDB4とDB4を
加算し、カウンタ23はDB4の格納を受けてDB4を初期値と
してDB4＋１、DB4＋２………DB4＋DA4の計数を行ってア
ドレス信号を出力する。以下、この操作が繰り返され
る。
イズの主走査方向のビット数DB4をセットする。ここで
記録サイズをA4とし、記録サイズA4の主走査方向のビッ
ト数をDA4とする（DB4＞DA4）。制御部15よりビット数D
A4に応じた主走査同期信号（Line Sync）が出力され、
加算器21のck端子、ラッチ回路22のck端子、およびカウ
ンタ23のLD端子に入力する。この主走査同期信号により
加算器21が加算操作を、ラッチ回路22が加算器21の加算
出力のラッチを、カウンタ23が加算出力の格納を受け
る。具体的には、第１ラインでは、ラッチ回路22は
「零」をラッチして「零」を出力し、加算器21はセット
値DB4とラッチ値「零」を加算し、カウンタ23は「零」
の格納を受けて「零」を初期値としてck端子のビデオ信
号を計数する。このため、第３図に示すように、カウン
タ23はLD端子に主走査同期信号を受けている間だけビデ
オクロック信号を計数し、１、２………DA4のアドレス
信号を出力する。次に、第２ラインでは、ラッチ回路22
はDB4をラッチしてDB4を出力し、加算器21はDB4とDB4を
加算し、カウンタ23はDB4の格納を受けてDB4を初期値と
してDB4＋１、DB4＋２………DB4＋DA4の計数を行ってア
ドレス信号を出力する。以下、この操作が繰り返され
る。
このようにしてアドレス信号が出力されるとバッファ
ーメモリ２からシリアルに画像信号が読み出される。半
導体レーザ５は駆動回路４を介してこの画像信号に応じ
て駆動されると、画像信号に応じたレーザ光が出力され
る。レーザ光はレンズ６、ポリゴンミラー７、反射ミラ
ー８等を介して感光体ドラム９を照射し、感光体ドラム
９に静電潜像を形成する。この静電潜像は現像機12によ
ってトナー像とされ、転写器13によって記録紙ｐに転写
される。転写像は定着器14によって定着されて記録を終
了する。
ーメモリ２からシリアルに画像信号が読み出される。半
導体レーザ５は駆動回路４を介してこの画像信号に応じ
て駆動されると、画像信号に応じたレーザ光が出力され
る。レーザ光はレンズ６、ポリゴンミラー７、反射ミラ
ー８等を介して感光体ドラム９を照射し、感光体ドラム
９に静電潜像を形成する。この静電潜像は現像機12によ
ってトナー像とされ、転写器13によって記録紙ｐに転写
される。転写像は定着器14によって定着されて記録を終
了する。
画像メモリ１からバッファーメモリ21への画像信号の
転送においても、同じように、アドレス信号によってア
ドレスの制御が行われる。
転送においても、同じように、アドレス信号によってア
ドレスの制御が行われる。
以上の実施例では、加算器21の入力端子21aに最大記
録サイズの設定値DB4をセットし、主走査同期信号の幅
を記録サイズに応じた値DA4にしたが、加算器21の入力
端子21aに記録を実行するサイズに応じた値DA4をセット
することもできる。この場合、主走査同期信号の幅は制
御する必要はなく、単にその立上りによって各回路の駆
動を制御するようにすれば良い。このとき、カウンタ23
がサイズ信号DA4を計数したときそのラインにおける計
数を停止するように制御すれば良い。
録サイズの設定値DB4をセットし、主走査同期信号の幅
を記録サイズに応じた値DA4にしたが、加算器21の入力
端子21aに記録を実行するサイズに応じた値DA4をセット
することもできる。この場合、主走査同期信号の幅は制
御する必要はなく、単にその立上りによって各回路の駆
動を制御するようにすれば良い。このとき、カウンタ23
がサイズ信号DA4を計数したときそのラインにおける計
数を停止するように制御すれば良い。
以上説明した通り、本発明のプリンタ用アドレス制御
装置によれば、最大記録サイズあるいは記録実行サイズ
に応じた主走査方向のビット数と副走査方向ライン数に
応じて各ライン枚に基準アドレス値を演算し、この基準
アドレス値を初期値としてクロック信号を計数すること
によりアドレスを決定するようにしたため、アドレスカ
ウンタの誤動作による画像のみだれを抑制することがで
きる。
装置によれば、最大記録サイズあるいは記録実行サイズ
に応じた主走査方向のビット数と副走査方向ライン数に
応じて各ライン枚に基準アドレス値を演算し、この基準
アドレス値を初期値としてクロック信号を計数すること
によりアドレスを決定するようにしたため、アドレスカ
ウンタの誤動作による画像のみだれを抑制することがで
きる。
第１図は本発明の一実施例を示す説明図、第２図はアド
レス信号発生回路を示す説明図、第３図は主走査同期信
号とビデオクロック信号を示す説明図。 符号の説明 １……画像メモリ ２……バッファーメモリ ３……アドレス信号発生回路 ４、10……駆動回路 ５……半導体レーザ、６……レンズ ７……ポリゴンミラー ８……反射ミラー、９……感光体ドラム 11……スキャンモータ 12……現像機、13……転写器 14……定着器、21……加算器 22……ラッチ回路、23……カウンタ
レス信号発生回路を示す説明図、第３図は主走査同期信
号とビデオクロック信号を示す説明図。 符号の説明 １……画像メモリ ２……バッファーメモリ ３……アドレス信号発生回路 ４、10……駆動回路 ５……半導体レーザ、６……レンズ ７……ポリゴンミラー ８……反射ミラー、９……感光体ドラム 11……スキャンモータ 12……現像機、13……転写器 14……定着器、21……加算器 22……ラッチ回路、23……カウンタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/40 Ｈ０４Ｎ 1/40 Ａ
Claims (1)
- 【請求項１】画像信号を所定の印字形式で格納したバッ
ファーメモリから前記画像信号をシリアルデータとして
出力して所定の記録媒体に印字するプリンタ装置におい
て、 最大記録サイズあるいは記録実行サイズの主走査方向の
ビット数と、副走査方向の前のラインの加算結果とを加
算して副走査方向の次のライン基準アドレスを発生する
加算器と、 前記基準アドレスを初期値として副走査方向のライン毎
に前記記録実行サイズの主走査方向のビット数によって
定まる時限にわたってクロック信号を計数することによ
り前記バッファーメモリのアドレス信号を発生するアド
レスカウンタと、 前記アドレス信号に基づいて前記バッファーメモリの書
込みあるいは読出しを制御する制御手段を備えたことを
特徴とするプリンタ用アドレス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060377A JP2643140B2 (ja) | 1987-03-16 | 1987-03-16 | プリンタ用アドレス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060377A JP2643140B2 (ja) | 1987-03-16 | 1987-03-16 | プリンタ用アドレス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63224953A JPS63224953A (ja) | 1988-09-20 |
| JP2643140B2 true JP2643140B2 (ja) | 1997-08-20 |
Family
ID=13140387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060377A Expired - Fee Related JP2643140B2 (ja) | 1987-03-16 | 1987-03-16 | プリンタ用アドレス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643140B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195358A (ja) * | 1982-05-11 | 1983-11-14 | Canon Inc | 縦横変換装置 |
| JPS61189731A (ja) * | 1985-02-18 | 1986-08-23 | Mitsubishi Electric Corp | 離散値計数回路 |
| JPS61191162A (ja) * | 1985-10-04 | 1986-08-25 | Canon Inc | 情報出力装置 |
-
1987
- 1987-03-16 JP JP62060377A patent/JP2643140B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63224953A (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04261566A (ja) | ディジタル画像出力装置 | |
| JP3247486B2 (ja) | レーザビーム印刷装置 | |
| EP0416832A2 (en) | Image forming apparatus | |
| JP3124016B2 (ja) | 画像形成装置 | |
| JP3162358B2 (ja) | デジタル複写機 | |
| JP2643140B2 (ja) | プリンタ用アドレス制御装置 | |
| US6757075B1 (en) | Image forming device and recording medium storing program | |
| US10656584B2 (en) | Image forming apparatus and control method | |
| JPH0738676B2 (ja) | 画像出力装置 | |
| US20060203262A1 (en) | Beam light scanning apparatus, image forming apparatus, and method for controlling generation of beam light | |
| JPS60176138A (ja) | プリンタ装置 | |
| EP0106337A2 (en) | Laser recording apparatus | |
| JPH04115667A (ja) | 画像記録装置 | |
| JP3124015B2 (ja) | 画像形成装置 | |
| JP2687501B2 (ja) | 印字データ制御回路 | |
| JPH075789A (ja) | 定着装置 | |
| JP2001169030A (ja) | 画像処理装置、画像処理方法及び記憶媒体 | |
| JP2004009435A (ja) | 印刷装置 | |
| JPS6249772A (ja) | 画像情報供給装置 | |
| JP4282050B2 (ja) | 画像形成装置 | |
| JP2938142B2 (ja) | レーザ記録装置 | |
| JP3089114B2 (ja) | 印刷装置 | |
| JP2877934B2 (ja) | デジタル画像形成装置 | |
| JPH06261216A (ja) | 画像処理装置 | |
| JPH1084466A (ja) | 画像形成装置の位相同期制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |