JPS58195358A - 縦横変換装置 - Google Patents
縦横変換装置Info
- Publication number
- JPS58195358A JPS58195358A JP57077424A JP7742482A JPS58195358A JP S58195358 A JPS58195358 A JP S58195358A JP 57077424 A JP57077424 A JP 57077424A JP 7742482 A JP7742482 A JP 7742482A JP S58195358 A JPS58195358 A JP S58195358A
- Authority
- JP
- Japan
- Prior art keywords
- address
- value
- data
- buffer memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dot-Matrix Printers And Others (AREA)
- Facsimile Scanning Arrangements (AREA)
- Storing Facsimile Image Data (AREA)
- Ink Jet (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
査力向が異なる場合に走査方向の変換を行う走査方向変
換装置に関し、特に複数の記録素子を入力側のラスク走
査方向に対し直角に配置しているマルチノズルインクジ
ェットプリンタやサーマル転与プリンタの如きシリアル
プリンタに好通な入出力データの走食方向変換装置に関
する。
換装置に関し、特に複数の記録素子を入力側のラスク走
査方向に対し直角に配置しているマルチノズルインクジ
ェットプリンタやサーマル転与プリンタの如きシリアル
プリンタに好通な入出力データの走食方向変換装置に関
する。
上述の様なマルチノズルインクジェットプリンタの一般
的な構成例を第7図に示し、ここで/は記録媒体である
記録紙、一は記録紙lを矢印Y軸方向(則走査方向うに
移送するーネjの紙送りロー2、Jは紙送シローラーを
駆動する紙送シモータ、ダは記録平面を形成する一対の
紙ガイドローラ、Sは頷数のノズル(、記録素子)を有
する記録ヘッド(マルチノズルインクジェットヘッド)
、6はその記録ヘッド5を載置してガイドレールクに泊
って矢印X軸方向(主走査方向)に往復動するキャリッ
ジ、Sはタイミングベルト9を介してキャリッジを駆動
するヘッド送シモータ、ioは左端および右端のホーム
ポジションに米だキャリツジ6の移動位置を慣用する一
対の位置センサ、//はインク供給パイプ/λを介して
記録ヘッドjの各ノズルにインクを供給するインクタン
ク、/Jは記録ヘッドSの各ノズルへ駆動信号を供給す
るフレキシブル印刷配線板、/ダはドライバ回路(不図
示)の出力端子と接続するフレキシブル印刷配線板、/
jは上述の両配線板/Jおよび/弘を中継する中一端子
板である。
的な構成例を第7図に示し、ここで/は記録媒体である
記録紙、一は記録紙lを矢印Y軸方向(則走査方向うに
移送するーネjの紙送りロー2、Jは紙送シローラーを
駆動する紙送シモータ、ダは記録平面を形成する一対の
紙ガイドローラ、Sは頷数のノズル(、記録素子)を有
する記録ヘッド(マルチノズルインクジェットヘッド)
、6はその記録ヘッド5を載置してガイドレールクに泊
って矢印X軸方向(主走査方向)に往復動するキャリッ
ジ、Sはタイミングベルト9を介してキャリッジを駆動
するヘッド送シモータ、ioは左端および右端のホーム
ポジションに米だキャリツジ6の移動位置を慣用する一
対の位置センサ、//はインク供給パイプ/λを介して
記録ヘッドjの各ノズルにインクを供給するインクタン
ク、/Jは記録ヘッドSの各ノズルへ駆動信号を供給す
るフレキシブル印刷配線板、/ダはドライバ回路(不図
示)の出力端子と接続するフレキシブル印刷配線板、/
jは上述の両配線板/Jおよび/弘を中継する中一端子
板である。
記録ヘッドSの各ノズルはラスク走査方向(主走査方向
)に対し直角に、すなわち矢印Y軸方向(I&lj走査
方向)に−ti線に並べられ【配置されてお9、フレキ
シブル印刷配線板13を介して供給されるドライバ回路
からの駆動信号(幽l形成信号)に基づき、インクを選
択吐出して記録紙lに記録―偉を形成する。このインク
の吐出は、例えばノズル内に発熱素子を埋め込み加圧パ
ルスによる発M−cA!162<7’/u 1tfi・
1% −c−< 7−−ai gせるバブルジェット方
式等により行われる。
)に対し直角に、すなわち矢印Y軸方向(I&lj走査
方向)に−ti線に並べられ【配置されてお9、フレキ
シブル印刷配線板13を介して供給されるドライバ回路
からの駆動信号(幽l形成信号)に基づき、インクを選
択吐出して記録紙lに記録―偉を形成する。このインク
の吐出は、例えばノズル内に発熱素子を埋め込み加圧パ
ルスによる発M−cA!162<7’/u 1tfi・
1% −c−< 7−−ai gせるバブルジェット方
式等により行われる。
一方、テレビカメラの様な入力装置における原画を読取
る入力側走査は、一般に第一図(4)の矢印でホすよう
に、入力lIM濃度デ〜りを走査順に順次に一定時間で
走査するテレビジョン式うスクスキャン方式に似た2ス
タスキャン方式で行われる。
る入力側走査は、一般に第一図(4)の矢印でホすよう
に、入力lIM濃度デ〜りを走査順に順次に一定時間で
走査するテレビジョン式うスクスキャン方式に似た2ス
タスキャン方式で行われる。
ここで、図ボの矢印はA41版のIQttiu読取)を
行う場合の5/コia索X j/コー累分の走査順を示
している。
行う場合の5/コia索X j/コー累分の走査順を示
している。
しかるに、原画を再堝紀鎌する出力装置の出力側走査で
は、例えば記録ヘッドjのノズル数が/コざ本で7−素
が亭ドツトの場合とすると、721本のマルチノズルj
を3一画素分矢印Y方向(副走査方向)に同時KmaL
ながら矢印X方向(主走査方向)にキャリッジ4を歩道
させて印刷を行うとい5走査方式が採用されている。こ
のように、記録素子をラスク走査方向に対し直角に複数
配置している印刷装置では、入力側走査方式と出力側走
査方式とが異なることになるので、バッファメモリを介
して入出力1:′画家データの縦横方向の変換処理□6
う。わ7、認1・:□、。
は、例えば記録ヘッドjのノズル数が/コざ本で7−素
が亭ドツトの場合とすると、721本のマルチノズルj
を3一画素分矢印Y方向(副走査方向)に同時KmaL
ながら矢印X方向(主走査方向)にキャリッジ4を歩道
させて印刷を行うとい5走査方式が採用されている。こ
のように、記録素子をラスク走査方向に対し直角に複数
配置している印刷装置では、入力側走査方式と出力側走
査方式とが異なることになるので、バッファメモリを介
して入出力1:′画家データの縦横方向の変換処理□6
う。わ7、認1・:□、。
ニー
そこで、従来―置では、一般に第3図に示すよ 15
に、lベージ分の画像データとしての濃度データを記憶
するページメモリ(7レームメモリ)FMを設け、その
ページメモリFMからノズル数に応じたデータ続出し制
御を行うことKより所望の縦横変換処理を行っていた。
に、lベージ分の画像データとしての濃度データを記憶
するページメモリ(7レームメモリ)FMを設け、その
ページメモリFMからノズル数に応じたデータ続出し制
御を行うことKより所望の縦横変換処理を行っていた。
例えば、入力装置IPから供給された時系列濃度データ
の/ページ分をページメモリFMに格納した後、格納し
た濃度データを改定のブロック毎に読み出し、一度パタ
ーン変換回路DPへ供給して中間調を含むコ埴記録のた
めの例えばり×タマトリックスによるパターン変換処理
を行い、その変換処理により得られたビットパターンデ
ータを印刷装置PTの記録ヘッド3に供給して印刷を行
なっていた。このと@:、/2を本のマルチノズルを有
する記録ヘッドSを用い、両走査方向に対しそれぞれ一
〇41tピット(sia画$)分の印刷をする場合、礫
度方向データなlビットとすると、ページメモリFMは
コ4コ。
の/ページ分をページメモリFMに格納した後、格納し
た濃度データを改定のブロック毎に読み出し、一度パタ
ーン変換回路DPへ供給して中間調を含むコ埴記録のた
めの例えばり×タマトリックスによるパターン変換処理
を行い、その変換処理により得られたビットパターンデ
ータを印刷装置PTの記録ヘッド3に供給して印刷を行
なっていた。このと@:、/2を本のマルチノズルを有
する記録ヘッドSを用い、両走査方向に対しそれぞれ一
〇41tピット(sia画$)分の印刷をする場合、礫
度方向データなlビットとすると、ページメモリFMは
コ4コ。
/$0バイトの記録容量が必要となる。
仁のように、従来装置にあってはバッファメモリとして
幽1歇データ/ページ分の大きな記憶容量を必要とする
ページメモリを用いて走査方向変換処理を行っているた
め、制御がa雑となるばか夛でなく、制御速度が遅くな
るという問題があった。
幽1歇データ/ページ分の大きな記憶容量を必要とする
ページメモリを用いて走査方向変換処理を行っているた
め、制御がa雑となるばか夛でなく、制御速度が遅くな
るという問題があった。
本発明は、上述の点に鑑みてなされたもので、記録ヘッ
ドのマルチノズル数×ヘッドle動距pti xノズル
ペルス数(/M当)のノズル数)に相当すルヒット数の
記憶容量のビットバター7テータバツフアメモリと所定
のアドレス制御手段とにより、ページメモリを不1!k
l、て制御速度を向上すると共に制御手段を簡潔にした
走査方向変換装−を提供することを目的とする。
ドのマルチノズル数×ヘッドle動距pti xノズル
ペルス数(/M当)のノズル数)に相当すルヒット数の
記憶容量のビットバター7テータバツフアメモリと所定
のアドレス制御手段とにより、ページメモリを不1!k
l、て制御速度を向上すると共に制御手段を簡潔にした
走査方向変換装−を提供することを目的とする。
以下、図面を参照して本発明の詳細な説明する。
第一図は不発明縦横変換装置の構成の一例を示し、ここ
でIPは画像データを態度データとして時系列に供給す
る入力装置、DPは人力装置IPからtm*に供給され
た濃度データをパターン変□換してビットパターンデー
漬を送出する濃度パターン変換処理、BMはデータバッ
ファDBを介して濃度パターン変換回路DPからlワー
ド毎に供給されるビットパターンデータな記憶するバッ
ファメモリである。このとき、記録ヘッド3のノズル数
をN、・1ツドSの移動距離なL1ヘッド移動距離lI
ulI当りのノズル数(ノズルペルス数)をPとilと
、上述のバッファメモリBMの記憶ビット数Bは次式(
1)が成立するように設定する。
でIPは画像データを態度データとして時系列に供給す
る入力装置、DPは人力装置IPからtm*に供給され
た濃度データをパターン変□換してビットパターンデー
漬を送出する濃度パターン変換処理、BMはデータバッ
ファDBを介して濃度パターン変換回路DPからlワー
ド毎に供給されるビットパターンデータな記憶するバッ
ファメモリである。このとき、記録ヘッド3のノズル数
をN、・1ツドSの移動距離なL1ヘッド移動距離lI
ulI当りのノズル数(ノズルペルス数)をPとilと
、上述のバッファメモリBMの記憶ビット数Bは次式(
1)が成立するように設定する。
n = N X L X P (1)
例えば、N=/コ1個、52134g1P=ff1向/
絽であると、必要なバッファメモリBMの記憶容量は第
S図Kyすよ5にB = N X L X P = /
At XコOatビット、すなわち/ワード16ピツト
とすると/ A 、 3g4Iワードである。
例えば、N=/コ1個、52134g1P=ff1向/
絽であると、必要なバッファメモリBMの記憶容量は第
S図Kyすよ5にB = N X L X P = /
At XコOatビット、すなわち/ワード16ピツト
とすると/ A 、 3g4Iワードである。
CNTは列方向のアドレス(下位アドレス)を侮ボする
カウンタ回路、LATは行方向のアドレス(上位アドレ
ス)を指示するラッチ回路であり、両回路CNTおよび
LATはそれぞれコントローラ(制御回路) CPUか
ら供給さ媛、るパルス信号により歩進し、クリア信号に
よシリ・、、セットする。ADDはアドレス加算器であ
り、カウンタCNTおよびラツチLATの出力匝を加算
して得 アドレス信号をアドレスバッファADHを介し
てバッファメモリBMに供給する。バッファメモリBM
はそのアドレス信号が指ホするアドレスにデータを書き
込み、またそのアドレス信号が指示したアドレスからデ
ータを読み出す。RG(7〜RG/コクはそれぞれバッ
ファメモリBMの出力端子と接続するlコを個のパラレ
ルシリアルレジスタ、HO〜H/、27は電源vHにr
c嵌続する/λを個のノズル、Aθ〜ム/27は対応ス
る吾レジスタRG(7−RG/コアの出力1直とコント
ローラCPUから供給されるクロック信号CLKとの@
埋積をとり、その演算結果を対応′するノズルHO〜H
/コアに供給する/コを個のアンドゲートである。
カウンタ回路、LATは行方向のアドレス(上位アドレ
ス)を指示するラッチ回路であり、両回路CNTおよび
LATはそれぞれコントローラ(制御回路) CPUか
ら供給さ媛、るパルス信号により歩進し、クリア信号に
よシリ・、、セットする。ADDはアドレス加算器であ
り、カウンタCNTおよびラツチLATの出力匝を加算
して得 アドレス信号をアドレスバッファADHを介し
てバッファメモリBMに供給する。バッファメモリBM
はそのアドレス信号が指ホするアドレスにデータを書き
込み、またそのアドレス信号が指示したアドレスからデ
ータを読み出す。RG(7〜RG/コクはそれぞれバッ
ファメモリBMの出力端子と接続するlコを個のパラレ
ルシリアルレジスタ、HO〜H/、27は電源vHにr
c嵌続する/λを個のノズル、Aθ〜ム/27は対応ス
る吾レジスタRG(7−RG/コアの出力1直とコント
ローラCPUから供給されるクロック信号CLKとの@
埋積をとり、その演算結果を対応′するノズルHO〜H
/コアに供給する/コを個のアンドゲートである。
そのクロック信号CLKは各ノズルHO〜H/27への
通IL#f間(バブルジェットの場合約10μs)を設
定するのに用いられる。
通IL#f間(バブルジェットの場合約10μs)を設
定するのに用いられる。
RDY &’!濃度パターン変換回路DPのレディ状態
を不すレディ信号、BSYはビジィ状態を示すビジィ信
号であり、両信号RDYおよびBSYは変換回路、旭− DP ;6−ら°′1°7’lll:、ぐCPUに供給
さt″8・FLAGは′< :、/ 77 ″% 9”
〔゛・′)★込″′終了“示す7′/ 1匍号
であり、コントローラCPUがら濃度パターン変換回路
DPへ供給される。W/RはコントローラCPUからバ
ッファメモリBMへ供給される★込み(ライト)イぎ号
/vt出しくリード)信号である。
を不すレディ信号、BSYはビジィ状態を示すビジィ信
号であり、両信号RDYおよびBSYは変換回路、旭− DP ;6−ら°′1°7’lll:、ぐCPUに供給
さt″8・FLAGは′< :、/ 77 ″% 9”
〔゛・′)★込″′終了“示す7′/ 1匍号
であり、コントローラCPUがら濃度パターン変換回路
DPへ供給される。W/RはコントローラCPUからバ
ッファメモリBMへ供給される★込み(ライト)イぎ号
/vt出しくリード)信号である。
また、RDは読み出し指示のり−ド信号、8FTは印刷
時のシフトを指示するシフト信号、SELはパラレルシ
リアルレジスタRGO〜RG/J?を選択指示するセレ
クタ信号であシ、これらの信号RDと8FTおよびSE
LはコントローラCPUから各レジスタRGO〜RG/
λ7に供給される。その他の構成は第1図およびm3図
の従来例と略同様なのでその呼細な説明を省略する。
時のシフトを指示するシフト信号、SELはパラレルシ
リアルレジスタRGO〜RG/J?を選択指示するセレ
クタ信号であシ、これらの信号RDと8FTおよびSE
LはコントローラCPUから各レジスタRGO〜RG/
λ7に供給される。その他の構成は第1図およびm3図
の従来例と略同様なのでその呼細な説明を省略する。
次に、第ダ図および第5図に示す本発明装置の制御動作
の一例を第6図のフローチャートを参照して説明する。
の一例を第6図のフローチャートを参照して説明する。
□まず、ステップByにおいてコンドロー5 CPUの
内部レジスタN17)l直を176”Kセットした後、
ステップ5.2においてコントローラCPUからクリア
信号CLR/およびCLR,2を送出してラッチ回路L
ATおよびカウンタ回路CNTの値を苓にクリア(リセ
ット)すると共に、ステップ83においてコントローラ
CPUの内部レジスタXおよびYの値をそれぞれ”/コ
ア°′にセットする。
内部レジスタN17)l直を176”Kセットした後、
ステップ5.2においてコントローラCPUからクリア
信号CLR/およびCLR,2を送出してラッチ回路L
ATおよびカウンタ回路CNTの値を苓にクリア(リセ
ット)すると共に、ステップ83においてコントローラ
CPUの内部レジスタXおよびYの値をそれぞれ”/コ
ア°′にセットする。
軟いて、ステップ841 K進み、一度パターン変挾回
路DPからレディ信号RDYが送出されていると判定さ
れたときは、ステップSjにおいてバッファメモリBM
へ2イト信号Wを送出し、データバッファDBを介して
供給された7ノロツク当シ14ビツトのビットパターン
データをバッファメモIJ BMの指定アドレスに書き
込む。そのアドレスの指定はカウンタ回路CNTの値と
ラッチ回路LATO漣との加簾値に相当するアドレス信
号によ)行われるから、最初のデータの書き込みは初期
アドレス着地″θ′または(o、o ) K行われる。
路DPからレディ信号RDYが送出されていると判定さ
れたときは、ステップSjにおいてバッファメモリBM
へ2イト信号Wを送出し、データバッファDBを介して
供給された7ノロツク当シ14ビツトのビットパターン
データをバッファメモIJ BMの指定アドレスに書き
込む。そのアドレスの指定はカウンタ回路CNTの値と
ラッチ回路LATO漣との加簾値に相当するアドレス信
号によ)行われるから、最初のデータの書き込みは初期
アドレス着地″θ′または(o、o ) K行われる。
次いで、ステップS4において内部レジスタXが苓にな
ったか否かを判定し、否定判定の場合はステップS7で
パルス信号PLSλをカウンタ回路CNTへ送出してそ
のカウント櫨を′″l”だけ歩進(インクリメント)シ
、史にステップStで内部レジスタXの値を′″l″だ
けmJI(ディクリメント)シた後、再び上述のステッ
プS41の手順に戻り、レジスタXが零と判定されるま
でステップS@〜srの処理を繰勺返す。
ったか否かを判定し、否定判定の場合はステップS7で
パルス信号PLSλをカウンタ回路CNTへ送出してそ
のカウント櫨を′″l”だけ歩進(インクリメント)シ
、史にステップStで内部レジスタXの値を′″l″だ
けmJI(ディクリメント)シた後、再び上述のステッ
プS41の手順に戻り、レジスタXが零と判定されるま
でステップS@〜srの処理を繰勺返す。
ステラ7’S4で肯定判定となると、ステップ針に飛び
、内部レジスタXを再び1ノコク”の値にセットすると
共にカウンタ回路CNTの値を零にクリアした後、ステ
ップ810で内部レジスタYが零になったか否かな判定
し、否定判定ならばステツノ8//でパルス信号PLY
/をラッチ回路LATへ送出してそのランチ回路LAT
の1直をlIIだけ歩進し、史にステラ7’8/−で内
部レジスタYの値を@l”だけ減算した後、再び上述の
ステップBitの手順に戻り、レジスタYの値が零であ
ると判定されるまでステップSダル8120手順を繰シ
返す。ステップFJ10において内部レジスタYの値が
零になったと判定されると、バッファメモリBMへのパ
ターンデータの続込み作業は完了するので印刷開始のた
めのステップ8/JK飛ぶ。
、内部レジスタXを再び1ノコク”の値にセットすると
共にカウンタ回路CNTの値を零にクリアした後、ステ
ップ810で内部レジスタYが零になったか否かな判定
し、否定判定ならばステツノ8//でパルス信号PLY
/をラッチ回路LATへ送出してそのランチ回路LAT
の1直をlIIだけ歩進し、史にステラ7’8/−で内
部レジスタYの値を@l”だけ減算した後、再び上述の
ステップBitの手順に戻り、レジスタYの値が零であ
ると判定されるまでステップSダル8120手順を繰シ
返す。ステップFJ10において内部レジスタYの値が
零になったと判定されると、バッファメモリBMへのパ
ターンデータの続込み作業は完了するので印刷開始のた
めのステップ8/JK飛ぶ。
ここで、カウンタ回路CN4′の値はバッファメモ:・
:・′I。
:・′I。
すBMの下位アドレスである列方向のコツ人アドレスを
下し、ラッチ回路LATの値はそのメモリBHの上位ア
ドレスである行方向のラインアドレスを示すから、カウ
ンタ回路CNTの値が’ /J? ”でラッチ1gl路
LATの値が“θ″の場合のアドレス番地は11コク”
または(0,lコア)となシ、カラ/り回路CNTの値
が10”でラッチ回路LAT cl) viが”l”の
場合のアドレス番地は11コt”または(1,0)とな
る(第3図参照)。従って上述の制−手順Sダル81コ
の繰夛返しによシ、ステップsjにおける読み込み時の
指だアドレスは第2図(4)の入力側走査順と同じ<
’ a ’ #コ、3.・・・/コ?、/コt#/コデ
・・・・・・ 14.3t3 または (o、Q )
・、 (o、l )°°゛(l、0月・・・・・(/λ
り、/−りンと連続的に変化し、その連続アドレス顧に
ビットパターンデータがバッファメモリBMに格納され
る。なお、その際にlブロック76ビツトの単位で各ア
ドレスに読み込まれるから、各番地毎に16ビツト、I
ワードのデータが書き込まれることとなる。
下し、ラッチ回路LATの値はそのメモリBHの上位ア
ドレスである行方向のラインアドレスを示すから、カウ
ンタ回路CNTの値が’ /J? ”でラッチ1gl路
LATの値が“θ″の場合のアドレス番地は11コク”
または(0,lコア)となシ、カラ/り回路CNTの値
が10”でラッチ回路LAT cl) viが”l”の
場合のアドレス番地は11コt”または(1,0)とな
る(第3図参照)。従って上述の制−手順Sダル81コ
の繰夛返しによシ、ステップsjにおける読み込み時の
指だアドレスは第2図(4)の入力側走査順と同じ<
’ a ’ #コ、3.・・・/コ?、/コt#/コデ
・・・・・・ 14.3t3 または (o、Q )
・、 (o、l )°°゛(l、0月・・・・・(/λ
り、/−りンと連続的に変化し、その連続アドレス顧に
ビットパターンデータがバッファメモリBMに格納され
る。なお、その際にlブロック76ビツトの単位で各ア
ドレスに読み込まれるから、各番地毎に16ビツト、I
ワードのデータが書き込まれることとなる。
ビットパターパ;、・ンデータのメモリBMへの書き込
′ □、・4 みが完Tするとステップ810でレジスタYの値は零と
判定されるので、ステップ8/Jに飛び、ラッ 1
チ回路LATのイ1とカウンタ回路CNTの値をそれぞ
れ苓にクリアし、更にステップS揮において内部レジス
タXおよびYの値をそれぞれ@lコク”K。
′ □、・4 みが完Tするとステップ810でレジスタYの値は零と
判定されるので、ステップ8/Jに飛び、ラッ 1
チ回路LATのイ1とカウンタ回路CNTの値をそれぞ
れ苓にクリアし、更にステップS揮において内部レジス
タXおよびYの値をそれぞれ@lコク”K。
同じく内部レジスタ2を”/4”に、内部レジスタPR
およびRCNTをそれぞれ零に初期設定する。
およびRCNTをそれぞれ零に初期設定する。
次に、バッファメモリBMからのデータを印刷するため
に出力装置が印刷準備がととのっている状態をボす(第
ダーに図示せず)レディ信号PRDYが送出されている
か否かをステップ81kにおいて判定し、肯定判定なら
ばステップBtb K進み印刷準備に入る。内部レジス
タBPの値はSELボートからセレクタ信号SELとし
て送出し、パラレルシリアルレジスタRGO〜RG/コ
アのいずれか7つを順次に選択する。続いて、ステップ
8/7においてライト信号RをバッファメモリBMに供
給して、ステップ87gにおいてリード信号RDを上述
のレジスタRGO〜RG/J7へ送出することによ如、
アドレス信号で指定されたバッファメモリBMの指定ア
ドレスに格納されたビットパターンデータをセレクタ信
号SELで指示されたレジスタRGo〜RG/コクのい
ずれか1つに格納する。バッファメモリBMからの最初
の絖み出しでは、ステップ8/Jでラッ?fl路LAT
の値も、カウンタ回路CNTの値も零にセットされ、ス
テップ8/(Iで内部レジスタRPの1直モ岑にセット
されているから、バッファメモリBMの初期アドレス”
O”または(θ、θンに格納されたデータが第7のレジ
スタRGOに格納される。
に出力装置が印刷準備がととのっている状態をボす(第
ダーに図示せず)レディ信号PRDYが送出されている
か否かをステップ81kにおいて判定し、肯定判定なら
ばステップBtb K進み印刷準備に入る。内部レジス
タBPの値はSELボートからセレクタ信号SELとし
て送出し、パラレルシリアルレジスタRGO〜RG/コ
アのいずれか7つを順次に選択する。続いて、ステップ
8/7においてライト信号RをバッファメモリBMに供
給して、ステップ87gにおいてリード信号RDを上述
のレジスタRGO〜RG/J7へ送出することによ如、
アドレス信号で指定されたバッファメモリBMの指定ア
ドレスに格納されたビットパターンデータをセレクタ信
号SELで指示されたレジスタRGo〜RG/コクのい
ずれか1つに格納する。バッファメモリBMからの最初
の絖み出しでは、ステップ8/Jでラッ?fl路LAT
の値も、カウンタ回路CNTの値も零にセットされ、ス
テップ8/(Iで内部レジスタRPの1直モ岑にセット
されているから、バッファメモリBMの初期アドレス”
O”または(θ、θンに格納されたデータが第7のレジ
スタRGOに格納される。
次いで、ステップ8/9において内部レジスタXの1が
零になったか否かを判定し、否定判定ならば、ステップ
SXに進み内部レジスタXの値を@l”だけ減算すると
共に、内部レジスタRPの1直を/″だけ歩道した後、
ステップ82/においてラッチ回@ LATの櫃をi
IIだけ歩進して再び上述のステノブ1tlc戻り、内
部レジスタXの値が零であると判定されるまでステップ
8/j〜Sコ/の処理を繰り返す。
零になったか否かを判定し、否定判定ならば、ステップ
SXに進み内部レジスタXの値を@l”だけ減算すると
共に、内部レジスタRPの1直を/″だけ歩道した後、
ステップ82/においてラッチ回@ LATの櫃をi
IIだけ歩進して再び上述のステノブ1tlc戻り、内
部レジスタXの値が零であると判定されるまでステップ
8/j〜Sコ/の処理を繰り返す。
そのステップS/j〜8−〕の手順では、ラッチ(ロ)
路LATの値のみ歩進して、カウンタ回路CNTの値は
変化しないから、ステップ8/?における絖み出しアド
レス指定はθ、 /21 、 Jj4・・・・・・#、
JjA・・・または(o、o )a (i、o ) p
(コ、o )・・・(lコア、の・・・の様に初期ア
ドレスを基準にlコjワード飛びに行われる。また、ス
テップ820において内部レジスタRPの値は′″l”
づつ歩進するから、上述のステップSIS〜Sコ/の処
理により、バッファメモリBMに格納されたビットパタ
ーンデータは初期アドレスを基準に72tワードとび&
C74ビット率位で絖み出され、パラレルシリアルレジ
スタRGO〜RG/λ7に順次格納される。
路LATの値のみ歩進して、カウンタ回路CNTの値は
変化しないから、ステップ8/?における絖み出しアド
レス指定はθ、 /21 、 Jj4・・・・・・#、
JjA・・・または(o、o )a (i、o ) p
(コ、o )・・・(lコア、の・・・の様に初期ア
ドレスを基準にlコjワード飛びに行われる。また、ス
テップ820において内部レジスタRPの値は′″l”
づつ歩進するから、上述のステップSIS〜Sコ/の処
理により、バッファメモリBMに格納されたビットパタ
ーンデータは初期アドレスを基準に72tワードとび&
C74ビット率位で絖み出され、パラレルシリアルレジ
スタRGO〜RG/λ7に順次格納される。
全部のレジスタRGO〜RG/コアへのデータの書き込
みが完了すると、ステップ879において内部レジスタ
Xの値は零となったと判定されるから、次のステップa
nに飛びクロック信号CLKを谷ゲー) A<7〜A/
jへ供給する RGO〜RGIkのシリアル出力ボート
にはCLKが入るまえにRGの域上位ビットの出力が用
意されている。CLKの信号にあわせlコlビット分同
時に印刷される。ステップ8JJにおいてシフト信号S
FTを各パラレルシリアルレジスタRGO〜RG127
に供給する−1.す1.、これによりRGの1 M2Rの次のビット内容がシリアルボート出力に用意さ
れる。次のステップ8Mでl−gビットマルチノズルヘ
ッドな/ドツト分パルスモータで移動させる。即ちヘッ
ド7247分の印刷な終える。
みが完了すると、ステップ879において内部レジスタ
Xの値は零となったと判定されるから、次のステップa
nに飛びクロック信号CLKを谷ゲー) A<7〜A/
jへ供給する RGO〜RGIkのシリアル出力ボート
にはCLKが入るまえにRGの域上位ビットの出力が用
意されている。CLKの信号にあわせlコlビット分同
時に印刷される。ステップ8JJにおいてシフト信号S
FTを各パラレルシリアルレジスタRGO〜RG127
に供給する−1.す1.、これによりRGの1 M2Rの次のビット内容がシリアルボート出力に用意さ
れる。次のステップ8Mでl−gビットマルチノズルヘ
ッドな/ドツト分パルスモータで移動させる。即ちヘッ
ド7247分の印刷な終える。
S8で内部レジスタRCNT値が苓でないと判定された
場合はステップS2りでそのレジスタRCNTの櫃を“
/″だけ減算した後、再びステップS−の手Illに戻
り、レジスタRCNTが零になるまでステップS−〜S
8の処理を繰り返す。
場合はステップS2りでそのレジスタRCNTの櫃を“
/″だけ減算した後、再びステップS−の手Illに戻
り、レジスタRCNTが零になるまでステップS−〜S
8の処理を繰り返す。
ここで、上述のシフト信号sFTは続出し対象のレジス
タRG(1)〜RG/コγをすべてlビット歩進させる
。ノズルHO〜H/!?はクロック信号CLKに同期し
て72t1vA同時駆動され画像形成を行う。ステップ
S−〜Sおの手順を16回繰り返すと、レジスタRGO
−RG/λ7のデータすべてが印刷終了し、内部レジス
タRCNTの値が零となるので、次のステップ826に
進む。次にステップS−9KfN及び、レジスタYの値
が零か否かを判定し、否定判定ならばそのレジスタYの
値奪どl”だけ減算した後、ステップSj/の処理をm
ll”15.、、。ステップ8.3/ではレジスタ20
1′直を′lS”に、□レジスタRPの値を苓に、レジ
スタRCNTのイ直を”/3”に、ラッチ(ロ)路LA
Tの値を零に、レジスタXの値を11コク”にセットし
、史にカウンタ回路CNTの値を′″/′″だけ歩進し
た彼、ステップ8/jの手順に戻シ、ステップ829で
レジスタYの値が零と判定されるまでステツ/S/j
−8,)0の処理を繰)返す。
タRG(1)〜RG/コγをすべてlビット歩進させる
。ノズルHO〜H/!?はクロック信号CLKに同期し
て72t1vA同時駆動され画像形成を行う。ステップ
S−〜Sおの手順を16回繰り返すと、レジスタRGO
−RG/λ7のデータすべてが印刷終了し、内部レジス
タRCNTの値が零となるので、次のステップ826に
進む。次にステップS−9KfN及び、レジスタYの値
が零か否かを判定し、否定判定ならばそのレジスタYの
値奪どl”だけ減算した後、ステップSj/の処理をm
ll”15.、、。ステップ8.3/ではレジスタ20
1′直を′lS”に、□レジスタRPの値を苓に、レジ
スタRCNTのイ直を”/3”に、ラッチ(ロ)路LA
Tの値を零に、レジスタXの値を11コク”にセットし
、史にカウンタ回路CNTの値を′″/′″だけ歩進し
た彼、ステップ8/jの手順に戻シ、ステップ829で
レジスタYの値が零と判定されるまでステツ/S/j
−8,)0の処理を繰)返す。
バッファメモリBMの最後のコラムのデータを印刷する
と、レジスタYは零となるから、ステップS3−に飛び
、レジスタNの値が零となったか否かを判定し、否定判
定ならばステップ833に進みそのレジスタNの値を@
i IIだけ減算し、次のステップ8344において
ヘッド送シモータlを駆動してキャリッジリターンを行
うと共に1紙送シセータ3を駆動して第1図のY軸方向
に/コtドツト分の紙送シを開始し、ビットパターンデ
ータ読込み処理ルーチンのステップS−に戻り、レジス
タNが零と判定されるまでステップSλ〜SjJの処理
を繰シ返す。/ベージ分の印刷が完了するとレジスタN
の1直は零となるので、ステップS3コからステップ8
.75に飛び、キャリッジリターンを行うと同時に紙送
りモータ3を駆動してヘッドjな記録紙lの所定の印刷
開始位置にセットする。そして、ν[たな印刷作業の指
示がなければそのまま作業は中上となるが、新たなIi
IIIgIの印刷指示があるときは、ステップ834か
ら、最初のステップBiθlに戻り、上述のステップ8
10/〜8134の処理な繰9返す。
と、レジスタYは零となるから、ステップS3−に飛び
、レジスタNの値が零となったか否かを判定し、否定判
定ならばステップ833に進みそのレジスタNの値を@
i IIだけ減算し、次のステップ8344において
ヘッド送シモータlを駆動してキャリッジリターンを行
うと共に1紙送シセータ3を駆動して第1図のY軸方向
に/コtドツト分の紙送シを開始し、ビットパターンデ
ータ読込み処理ルーチンのステップS−に戻り、レジス
タNが零と判定されるまでステップSλ〜SjJの処理
を繰シ返す。/ベージ分の印刷が完了するとレジスタN
の1直は零となるので、ステップS3コからステップ8
.75に飛び、キャリッジリターンを行うと同時に紙送
りモータ3を駆動してヘッドjな記録紙lの所定の印刷
開始位置にセットする。そして、ν[たな印刷作業の指
示がなければそのまま作業は中上となるが、新たなIi
IIIgIの印刷指示があるときは、ステップ834か
ら、最初のステップBiθlに戻り、上述のステップ8
10/〜8134の処理な繰9返す。
このように、本例ではマルチノズル数に対応した必*M
小眼0バッファメモリBMを用いて記録時の縦横変換処
理を行っているため、従来のページメモリと比較してメ
モリ容量が大l1li!に減少し、例えば、本例の場合
であると1//16に減少するので、制岬速匿が者しく
向上すると共に、制御手段も間壽にすることができる。
小眼0バッファメモリBMを用いて記録時の縦横変換処
理を行っているため、従来のページメモリと比較してメ
モリ容量が大l1li!に減少し、例えば、本例の場合
であると1//16に減少するので、制岬速匿が者しく
向上すると共に、制御手段も間壽にすることができる。
特に、バッファメモリBMの容量が小さいので、紙送シ
動作中にバッファメモリBMへの読み込みを行うことか
り能であるから、印刷作業時間が大幅に短縮する。
動作中にバッファメモリBMへの読み込みを行うことか
り能であるから、印刷作業時間が大幅に短縮する。
史に本例では、一度パターン変換回路DPから供給され
るパターンデータな連続アドレス順にバッファメモリB
Mに書き込み、印刷時には初期アドレスを基準にしてヘ
ッド走置ワード分のアドレスを次々と加算して得られる
アドレスのデータ、すなわちヘッド走査ワード飛びのア
ドレスのデータをバッファメモリBMから読み出して印
刷することによりd己録時の走査方向変換処理を行って
いるため、必要とする制御のカウンタの数が減少して、
かつ制御が容易となる顕著な効果が得られる。
るパターンデータな連続アドレス順にバッファメモリB
Mに書き込み、印刷時には初期アドレスを基準にしてヘ
ッド走置ワード分のアドレスを次々と加算して得られる
アドレスのデータ、すなわちヘッド走査ワード飛びのア
ドレスのデータをバッファメモリBMから読み出して印
刷することによりd己録時の走査方向変換処理を行って
いるため、必要とする制御のカウンタの数が減少して、
かつ制御が容易となる顕著な効果が得られる。
特に、制(2)カウンタとしては上位アドレスを制御す
るラッチ回路LATと下位のアドレスを制御するカウン
タ回路CNTがそれぞれ1個づつあればよく、それらの
回路LATおよびCNTに供給する歩進パルスとクリア
16号の制御な簀き込み時と絖み出し時で変化させるに
より走査方向変換が容易に得られるからである。・ 第7図は第9図および#Ij図に示す本発明装置の制御
動作の他の例を示すフローチャートである。
るラッチ回路LATと下位のアドレスを制御するカウン
タ回路CNTがそれぞれ1個づつあればよく、それらの
回路LATおよびCNTに供給する歩進パルスとクリア
16号の制御な簀き込み時と絖み出し時で変化させるに
より走査方向変換が容易に得られるからである。・ 第7図は第9図および#Ij図に示す本発明装置の制御
動作の他の例を示すフローチャートである。
ます、印刷指示に応じてステップ1310/かう開始す
るが、そのステップ810/からステップ8//コ1−
Q(7)手11.よ、Uえ施例。ユテ□1:シグ。7カ
1.ユヶップS/コにほぼ灼応し、濃度パターン変換回
路DPがらのビットパターンデータをバッファメモリB
Mに書き込む処理を行う。ただし、本実施例では処理手
1幀内で制御対象のラッチ回路LATとカウンタ回路C
NTとが相互に入れ換わシ、ステップS/θ7における
歩進は上位アドレス(ラインアドレス)を劃−するラッ
チ回路LATの値に対して行われ、ステップ8//コに
おいてそのラッチ回路LATの1直をクリアした後、ス
テップS///における歩進は上位アドレス(コラムア
ドレス)を制御するカウンタ回路CNTの値に対して行
われるという点で相違がある。その結果、ステツ7’5
iosにおけるバッファメモリBMの書き込みアドレス
指示は、θ。
るが、そのステップ810/からステップ8//コ1−
Q(7)手11.よ、Uえ施例。ユテ□1:シグ。7カ
1.ユヶップS/コにほぼ灼応し、濃度パターン変換回
路DPがらのビットパターンデータをバッファメモリB
Mに書き込む処理を行う。ただし、本実施例では処理手
1幀内で制御対象のラッチ回路LATとカウンタ回路C
NTとが相互に入れ換わシ、ステップS/θ7における
歩進は上位アドレス(ラインアドレス)を劃−するラッ
チ回路LATの値に対して行われ、ステップ8//コに
おいてそのラッチ回路LATの1直をクリアした後、ス
テップS///における歩進は上位アドレス(コラムア
ドレス)を制御するカウンタ回路CNTの値に対して行
われるという点で相違がある。その結果、ステツ7’5
iosにおけるバッファメモリBMの書き込みアドレス
指示は、θ。
72g 、 2jA−/Aコ34 、 / 、 /コブ
、・・・ または(0,の。
、・・・ または(0,の。
(/、o ) 、 (,2,o )−(tコク
、’ ) # (o、’ ) e(/、l)
・・・の様に初期アドレスを基準に/コSワード飛びに
行われる。これにより、態度パターン変換回M DPか
らのビットパターンデータはそのアドレス指定に従うて
/コラアドレス飛びにバッファ、えIJBMKIII溪
11″省きえ。6゜′:11゜ 次に、ステップS/10で内部レジスタYが零で
lあると判定されると、ステップ8//、Iに飛ぶが、
そのステップS//3からステップs/3/までの手順
は@0実施例のステップS/Jからステップ8J/には
ぼ対応し、バッファメモリBMに畳き込まれたビットパ
ターンデータな走査方向変換して印刷する処理を行う。
、’ ) # (o、’ ) e(/、l)
・・・の様に初期アドレスを基準に/コSワード飛びに
行われる。これにより、態度パターン変換回M DPか
らのビットパターンデータはそのアドレス指定に従うて
/コラアドレス飛びにバッファ、えIJBMKIII溪
11″省きえ。6゜′:11゜ 次に、ステップS/10で内部レジスタYが零で
lあると判定されると、ステップ8//、Iに飛ぶが、
そのステップS//3からステップs/3/までの手順
は@0実施例のステップS/Jからステップ8J/には
ぼ対応し、バッファメモリBMに畳き込まれたビットパ
ターンデータな走査方向変換して印刷する処理を行う。
ただし、本実施例では、処理手順内の制御対象のラッチ
回路LATとカウンタ回路CNTとが相互に入れ換わり
、ステップSノコlにおける歩進はカウンタ回路CNT
の値に対して行われ、ステップS/、31においてはカ
ウンタ回路CNTをクリアすると共にラッチ回路LAT
の値を歩進するという点で相違がある。その結果、ステ
ップS//?におけるバッファメモリBMの絖み出しア
ドレス(―示は、0./、2,3j’l・・・/コ4
、 /、2? 、 /λg。
回路LATとカウンタ回路CNTとが相互に入れ換わり
、ステップSノコlにおける歩進はカウンタ回路CNT
の値に対して行われ、ステップS/、31においてはカ
ウンタ回路CNTをクリアすると共にラッチ回路LAT
の値を歩進するという点で相違がある。その結果、ステ
ップS//?におけるバッファメモリBMの絖み出しア
ドレス(―示は、0./、2,3j’l・・・/コ4
、 /、2? 、 /λg。
/29.または(0,0) # (0,/ ) # (
0,コ)・・・(O1/コア ) + (/、o
) # (i、i )・・・(2,0)
。
0,コ)・・・(O1/コア ) + (/、o
) # (i、i )・・・(2,0)
。
(コ、/ ) 、 (コ、コ)・・・の様に初期アドレ
スを基準に連続アドレスが行われる。これにより、バッ
ファメモリHMからレジスタRGO〜IQ7.2?への
ビットパターンデータの読み出しは、そのアドレス指定
に便って連続アドレス順に行われる。しかし、最初のバ
ッファメモリBMの書き込みは72gワードとびに行わ
れているので、その走査方向変換の結果は第6図の前実
施例と同様となる。なお、その池の制御手植は第6図の
前実施例と同様なのでその旺#llな説明は4i略する
。 ′このように、本例では、濃度パターン変換回路
DPかラハツファメモリBMへのビットパターンデータ
の書き込みを、初期アドレスを基準にしてヘッド走置ワ
ード外のアドレスをIi[次加算して得ら与るアドレス
、すなわちヘッド走査ワード飛びのアドレスに対して順
次行わせ、印刷時には初期アドレスを基準に連続アドレ
スIWAにバッファメモリBMから欣み出して印刷する
ことによシ記録時の縦横変換処理を行っているため、第
6図の前実施?りとla]様の効果な得ることができる
。
スを基準に連続アドレスが行われる。これにより、バッ
ファメモリHMからレジスタRGO〜IQ7.2?への
ビットパターンデータの読み出しは、そのアドレス指定
に便って連続アドレス順に行われる。しかし、最初のバ
ッファメモリBMの書き込みは72gワードとびに行わ
れているので、その走査方向変換の結果は第6図の前実
施例と同様となる。なお、その池の制御手植は第6図の
前実施例と同様なのでその旺#llな説明は4i略する
。 ′このように、本例では、濃度パターン変換回路
DPかラハツファメモリBMへのビットパターンデータ
の書き込みを、初期アドレスを基準にしてヘッド走置ワ
ード外のアドレスをIi[次加算して得ら与るアドレス
、すなわちヘッド走査ワード飛びのアドレスに対して順
次行わせ、印刷時には初期アドレスを基準に連続アドレ
スIWAにバッファメモリBMから欣み出して印刷する
ことによシ記録時の縦横変換処理を行っているため、第
6図の前実施?りとla]様の効果な得ることができる
。
以上説明したように、本発明によればページメモリが不
要となりそのメモリより比較的容量の小さなバッファメ
モリを用いて縦横変換処理を行っているため、制御速度
が向上すると共に、制御が容易となり、更に制御カウン
タ等の制御手段が簡潔と7.Cるという効果を得ること
ができる。
要となりそのメモリより比較的容量の小さなバッファメ
モリを用いて縦横変換処理を行っているため、制御速度
が向上すると共に、制御が容易となり、更に制御カウン
タ等の制御手段が簡潔と7.Cるという効果を得ること
ができる。
なお、本夾施例では/ブロック76ビツト率位で処理す
る場合について述べたが、濃度パターン変換回路DPど
の間のデータ伝送レートが十分とれるならばlブロック
gビット単位でもよい。また、本発明は複数ヘッドによ
る多色印刷にも針通であることは勿−である。
る場合について述べたが、濃度パターン変換回路DPど
の間のデータ伝送レートが十分とれるならばlブロック
gビット単位でもよい。また、本発明は複数ヘッドによ
る多色印刷にも針通であることは勿−である。
第7図は従来の印刷装置の構成の一例なボす糾視図、第
−1囚および(B)はそれぞれその入力側走査例と出力
側走食例を示す説明図、第3図は第1図の従来装置の縦
横変換手段の一例を示すブロック図、第弘図は本発明縦
横変換装置の構成の一例を示すブロック図、第3図は第
ダ図のバッファメモリの構成の一例を示す説−図、第6
図は第4図の装置の制御手順の一例を示すフローチャー
ト、第7図は第ダ図の装置の制御 の他の例を示すフ
ローチャートである。 /・・・記録紙、 コ・・・紙送如ローラ、3
・・・紙送りモータ、 ダ・・・紙ガイドローラ、
!・・・1鎌ヘッド、 6・・・キャリッジ、り
・・・ガイドレール、 t・・・ヘッド送りモータ
、9・・・タイきングベルト、 10・・・位置センサ、 /1・・・インクタン
ク、/コ・・・インク供給パイプ、 /J 、 /4<・・・フレキシブル印刷配線板、/j
・・・中継端子板、 IP ・・・人力装置、FM
・・・フレームメモリ(ページメモリ)、PT
・・・プリンタ、 DP ・・・一度パターン変換回路、CPU・・・制
御装置it(コントローラ)、BM・・・バッファメモ
リ、 l ・・・データバッファ、 ADH・・・アドレスバ:ツ7ア、 LAT・・・ラッチ回路: CNT・・・カウンタ
回路、ADD・・・加算器、 i“ 、・1: RGO〜RG/コク…ハフ)レルンリアルレジスタ、A
(1)〜A/Jり・・・アンドゲート、1HO〜H/コ
ア・・・ノズル(マルチノズル)、V社 ・・・遡源、 RDY / BSY・・・レディ/ビジィ信号、FLA
G ・・・フラグ信号、 W/R・・・ライト/リード信号、 RD ・・−リード信号、 fsFT・・・シフト信
号、SEL・・・セレクタ信号、 CLK・・・クロ
ック信号。 特許出願人 キャノン株式会社 − 枦 4−一 @、 4 4 4
−1囚および(B)はそれぞれその入力側走査例と出力
側走食例を示す説明図、第3図は第1図の従来装置の縦
横変換手段の一例を示すブロック図、第弘図は本発明縦
横変換装置の構成の一例を示すブロック図、第3図は第
ダ図のバッファメモリの構成の一例を示す説−図、第6
図は第4図の装置の制御手順の一例を示すフローチャー
ト、第7図は第ダ図の装置の制御 の他の例を示すフ
ローチャートである。 /・・・記録紙、 コ・・・紙送如ローラ、3
・・・紙送りモータ、 ダ・・・紙ガイドローラ、
!・・・1鎌ヘッド、 6・・・キャリッジ、り
・・・ガイドレール、 t・・・ヘッド送りモータ
、9・・・タイきングベルト、 10・・・位置センサ、 /1・・・インクタン
ク、/コ・・・インク供給パイプ、 /J 、 /4<・・・フレキシブル印刷配線板、/j
・・・中継端子板、 IP ・・・人力装置、FM
・・・フレームメモリ(ページメモリ)、PT
・・・プリンタ、 DP ・・・一度パターン変換回路、CPU・・・制
御装置it(コントローラ)、BM・・・バッファメモ
リ、 l ・・・データバッファ、 ADH・・・アドレスバ:ツ7ア、 LAT・・・ラッチ回路: CNT・・・カウンタ
回路、ADD・・・加算器、 i“ 、・1: RGO〜RG/コク…ハフ)レルンリアルレジスタ、A
(1)〜A/Jり・・・アンドゲート、1HO〜H/コ
ア・・・ノズル(マルチノズル)、V社 ・・・遡源、 RDY / BSY・・・レディ/ビジィ信号、FLA
G ・・・フラグ信号、 W/R・・・ライト/リード信号、 RD ・・−リード信号、 fsFT・・・シフト信
号、SEL・・・セレクタ信号、 CLK・・・クロ
ック信号。 特許出願人 キャノン株式会社 − 枦 4−一 @、 4 4 4
Claims (1)
- 記録用ビットパターンデータが入力−ラスタ走査1mに
供給され、前記データに基づき駆動する被数の記録素子
が出力側テスク4食方向に対しほぼ1%4に配置され、
前記データを格納し記録フォーマット形成のための縦横
変換処理に用いられるバッファメモリを有する記録装置
において、前記データの前記バッファメモリへの書込み
を連続アドレス順に行い、前記バッファメモリから前記
データの絖み出しを初期アドレスを基準に記録ヘッド走
査ワード分加鼻したアドレス順に行う制御手段を有し、
該手段によプll1II家の縦横変換処理を行うように
したことを特徴とする縦横変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57077424A JPS58195358A (ja) | 1982-05-11 | 1982-05-11 | 縦横変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57077424A JPS58195358A (ja) | 1982-05-11 | 1982-05-11 | 縦横変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58195358A true JPS58195358A (ja) | 1983-11-14 |
Family
ID=13633586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57077424A Pending JPS58195358A (ja) | 1982-05-11 | 1982-05-11 | 縦横変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58195358A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104768A (ja) * | 1985-10-31 | 1987-05-15 | Fujitsu Ltd | 横向き印刷制御を行うデータ処理装置 |
JPS63224953A (ja) * | 1987-03-16 | 1988-09-20 | Fuji Xerox Co Ltd | プリンタ用アドレス制御装置 |
US5467437A (en) * | 1992-10-06 | 1995-11-14 | Fuji Xerox Co., Ltd. | Recording apparatus |
EP0690410A3 (en) * | 1994-07-01 | 1997-06-11 | Canon Kk | Printer with shift print buffer and printing process |
EP0871139A2 (en) * | 1997-03-13 | 1998-10-14 | Seiko Epson Corporation | Serial printer, and image buffer access method for serial printer |
-
1982
- 1982-05-11 JP JP57077424A patent/JPS58195358A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104768A (ja) * | 1985-10-31 | 1987-05-15 | Fujitsu Ltd | 横向き印刷制御を行うデータ処理装置 |
JPH0464315B2 (ja) * | 1985-10-31 | 1992-10-14 | Fujitsu Ltd | |
JPS63224953A (ja) * | 1987-03-16 | 1988-09-20 | Fuji Xerox Co Ltd | プリンタ用アドレス制御装置 |
US5467437A (en) * | 1992-10-06 | 1995-11-14 | Fuji Xerox Co., Ltd. | Recording apparatus |
EP0690410A3 (en) * | 1994-07-01 | 1997-06-11 | Canon Kk | Printer with shift print buffer and printing process |
US5927871A (en) * | 1994-07-01 | 1999-07-27 | Canon Kabushiki Kaisha | Printer having scroll print buffer and printing method |
CN1064765C (zh) * | 1994-07-01 | 2001-04-18 | 佳能株式会社 | 具有螺旋式打印缓冲器的打印机及打印方法 |
EP0871139A2 (en) * | 1997-03-13 | 1998-10-14 | Seiko Epson Corporation | Serial printer, and image buffer access method for serial printer |
EP0871139A3 (en) * | 1997-03-13 | 2001-09-05 | Seiko Epson Corporation | Serial printer, and image buffer access method for serial printer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5349375A (en) | Ink jet printer dot placement compensation method | |
DE69034121T2 (de) | Aufzeichnungsvorrichtung und -verfahren | |
JPH0419030B2 (ja) | ||
JP2817224B2 (ja) | カラープリンタ | |
EP0782095A2 (en) | Ink jet printer and drive method thereof | |
JPS58195358A (ja) | 縦横変換装置 | |
JPH10312254A (ja) | シリアルプリンタ及びシリアルプリンタにおけるイメージバッファアクセス方法 | |
US4611217A (en) | Thermal transfer color gradation printing apparatus | |
US6086272A (en) | Printing apparatus and control method therefor | |
DE69832543T2 (de) | Antriebsgerät für einen Drucker der die Aufzeichnung mehrerer Gradiationen ermöglicht, und damit ausgerüsteter Drucker | |
JP3236179B2 (ja) | 記録システム及び記録制御方法 | |
US5740332A (en) | Image forming device | |
JP5074733B2 (ja) | 記録装置 | |
US6793304B2 (en) | Printing apparatus | |
JPH08324025A (ja) | 記録装置 | |
JPH10271322A (ja) | 画像処理方法及び装置と画像形成装置 | |
JPS58195359A (ja) | 縦横変換装置 | |
JPH09123527A (ja) | 記録装置およびその記録データ処理方法 | |
JP2685446B2 (ja) | 記録装置 | |
JPS58195357A (ja) | 縦横変換装置 | |
JP2002240370A (ja) | 記録装置及び該記録装置におけるデータ変換方法 | |
JPS58195365A (ja) | プリンタ用メモリ構成方法 | |
JP3749014B2 (ja) | ヘッド・データ作成装置およびヘッド・データ作成方法 | |
JPS6021254A (ja) | 記録装置 | |
JPH0532298Y2 (ja) |