JPS58195358A - 縦横変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 査力向が異なる場合に走査方向の変換を行う走査方向変
換装置に関し、特に複数の記録素子を入力側のラスク走
査方向に対し直角に配置しているマルチノズルインクジ
ェットプリンタやサーマル転与プリンタの如きシリアル
プリンタに好通な入出力データの走食方向変換装置に関
する。

上述の様なマルチノズルインクジェットプリンタの一般
的な構成例を第７図に示し、ここで／は記録媒体である
記録紙、一は記録紙ｌを矢印Ｙ軸方向（則走査方向うに
移送するーネｊの紙送りロー２、Ｊは紙送シローラーを
駆動する紙送シモータ、ダは記録平面を形成する一対の
紙ガイドローラ、Ｓは頷数のノズル（、記録素子）を有
する記録ヘッド（マルチノズルインクジェットヘッド）
、６はその記録ヘッド５を載置してガイドレールクに泊
って矢印Ｘ軸方向（主走査方向）に往復動するキャリッ
ジ、Ｓはタイミングベルト９を介してキャリッジを駆動
するヘッド送シモータ、ｉｏは左端および右端のホーム
ポジションに米だキャリツジ６の移動位置を慣用する一
対の位置センサ、／／はインク供給パイプ／λを介して
記録ヘッドｊの各ノズルにインクを供給するインクタン
ク、／Ｊは記録ヘッドＳの各ノズルへ駆動信号を供給す
るフレキシブル印刷配線板、／ダはドライバ回路（不図
示）の出力端子と接続するフレキシブル印刷配線板、／
ｊは上述の両配線板／Ｊおよび／弘を中継する中一端子
板である。

記録ヘッドＳの各ノズルはラスク走査方向（主走査方向
）に対し直角に、すなわち矢印Ｙ軸方向（Ｉ＆ｌｊ走査
方向）に−ｔｉ線に並べられ【配置されてお９、フレキ
シブル印刷配線板１３を介して供給されるドライバ回路
からの駆動信号（幽ｌ形成信号）に基づき、インクを選
択吐出して記録紙ｌに記録―偉を形成する。このインク
の吐出は、例えばノズル内に発熱素子を埋め込み加圧パ
ルスによる発Ｍ−ｃＡ！１６２＜７’／ｕ　１ｔｆｉ・
１％　−ｃ−＜　７−−ａｉ　ｇせるバブルジェット方
式等により行われる。

一方、テレビカメラの様な入力装置における原画を読取
る入力側走査は、一般に第一図（４）の矢印でホすよう
に、入力ｌＩＭ濃度デ〜りを走査順に順次に一定時間で
走査するテレビジョン式うスクスキャン方式に似た２ス
タスキャン方式で行われる。

ここで、図ボの矢印はＡ４１版のＩＱｔｔｉｕ読取）を
行う場合の５／コｉａ索Ｘ　ｊ／コー累分の走査順を示
している。

しかるに、原画を再堝紀鎌する出力装置の出力側走査で
は、例えば記録ヘッドｊのノズル数が／コざ本で７−素
が亭ドツトの場合とすると、７２１本のマルチノズルｊ
を３一画素分矢印Ｙ方向（副走査方向）に同時ＫｍａＬ
ながら矢印Ｘ方向（主走査方向）にキャリッジ４を歩道
させて印刷を行うとい５走査方式が採用されている。こ
のように、記録素子をラスク走査方向に対し直角に複数
配置している印刷装置では、入力側走査方式と出力側走
査方式とが異なることになるので、バッファメモリを介
して入出力１：′画家データの縦横方向の変換処理□６
う。わ７、認１・：□、。

ニー そこで、従来―置では、一般に第３図に示すよ　　１５
に、ｌベージ分の画像データとしての濃度データを記憶
するページメモリ（７レームメモリ）ＦＭを設け、その
ページメモリＦＭからノズル数に応じたデータ続出し制
御を行うことＫより所望の縦横変換処理を行っていた。

例えば、入力装置ＩＰから供給された時系列濃度データ
の／ページ分をページメモリＦＭに格納した後、格納し
た濃度データを改定のブロック毎に読み出し、一度パタ
ーン変換回路ＤＰへ供給して中間調を含むコ埴記録のた
めの例えばり×タマトリックスによるパターン変換処理
を行い、その変換処理により得られたビットパターンデ
ータを印刷装置ＰＴの記録ヘッド３に供給して印刷を行
なっていた。このと＠：、／２を本のマルチノズルを有
する記録ヘッドＳを用い、両走査方向に対しそれぞれ一
〇４１ｔピット（ｓｉａ画＄）分の印刷をする場合、礫
度方向データなｌビットとすると、ページメモリＦＭは
コ４コ。

／＄０バイトの記録容量が必要となる。

仁のように、従来装置にあってはバッファメモリとして
幽１歇データ／ページ分の大きな記憶容量を必要とする
ページメモリを用いて走査方向変換処理を行っているた
め、制御がａ雑となるばか夛でなく、制御速度が遅くな
るという問題があった。

本発明は、上述の点に鑑みてなされたもので、記録ヘッ
ドのマルチノズル数×ヘッドｌｅ動距ｐｔｉ　ｘノズル
ペルス数（／Ｍ当）のノズル数）に相当すルヒット数の
記憶容量のビットバター７テータバツフアメモリと所定
のアドレス制御手段とにより、ページメモリを不１！ｋ
ｌ、て制御速度を向上すると共に制御手段を簡潔にした
走査方向変換装−を提供することを目的とする。

以下、図面を参照して本発明の詳細な説明する。

第一図は不発明縦横変換装置の構成の一例を示し、ここ
でＩＰは画像データを態度データとして時系列に供給す
る入力装置、ＤＰは人力装置ＩＰからｔｍ＊に供給され
た濃度データをパターン変□換してビットパターンデー
漬を送出する濃度パターン変換処理、ＢＭはデータバッ
ファＤＢを介して濃度パターン変換回路ＤＰからｌワー
ド毎に供給されるビットパターンデータな記憶するバッ
ファメモリである。このとき、記録ヘッド３のノズル数
をＮ、・１ツドＳの移動距離なＬ１ヘッド移動距離ｌＩ
ｕｌＩ当りのノズル数（ノズルペルス数）をＰとｉｌと
、上述のバッファメモリＢＭの記憶ビット数Ｂは次式（
１）が成立するように設定する。

ｎ　＝　Ｎ　Ｘ　Ｌ　Ｘ　Ｐ　　　　　　　　　（１）
例えば、Ｎ＝／コ１個、５２１３４ｇ１Ｐ＝ｆｆ１向／
絽であると、必要なバッファメモリＢＭの記憶容量は第
Ｓ図Ｋｙすよ５にＢ　＝　Ｎ　Ｘ　Ｌ　Ｘ　Ｐ　＝　／
Ａｔ　ＸコＯａｔビット、すなわち／ワード１６ピツト
とすると／　Ａ　、　３ｇ４Ｉワードである。

ＣＮＴは列方向のアドレス（下位アドレス）を侮ボする
カウンタ回路、ＬＡＴは行方向のアドレス（上位アドレ
ス）を指示するラッチ回路であり、両回路ＣＮＴおよび
ＬＡＴはそれぞれコントローラ（制御回路）　ＣＰＵか
ら供給さ媛、るパルス信号により歩進し、クリア信号に
よシリ・、、セットする。ＡＤＤはアドレス加算器であ
り、カウンタＣＮＴおよびラツチＬＡＴの出力匝を加算
して得　アドレス信号をアドレスバッファＡＤＨを介し
てバッファメモリＢＭに供給する。バッファメモリＢＭ
はそのアドレス信号が指ホするアドレスにデータを書き
込み、またそのアドレス信号が指示したアドレスからデ
ータを読み出す。ＲＧ（７〜ＲＧ／コクはそれぞれバッ
ファメモリＢＭの出力端子と接続するｌコを個のパラレ
ルシリアルレジスタ、ＨＯ〜Ｈ／、２７は電源ｖＨにｒ
ｃ嵌続する／λを個のノズル、Ａθ〜ム／２７は対応ス
る吾レジスタＲＧ（７−ＲＧ／コアの出力１直とコント
ローラＣＰＵから供給されるクロック信号ＣＬＫとの＠
埋積をとり、その演算結果を対応′するノズルＨＯ〜Ｈ
／コアに供給する／コを個のアンドゲートである。

そのクロック信号ＣＬＫは各ノズルＨＯ〜Ｈ／２７への
通ＩＬ＃ｆ間（バブルジェットの場合約１０μｓ）を設
定するのに用いられる。

ＲＤＹ　＆’！濃度パターン変換回路ＤＰのレディ状態
を不すレディ信号、ＢＳＹはビジィ状態を示すビジィ信
号であり、両信号ＲＤＹおよびＢＳＹは変換回路、旭− ＤＰ　；６−ら°′１°７’ｌｌｌ：、ぐＣＰＵに供給
さｔ″８・ＦＬＡＧは′＜　：、／　７７　″％　９”
〔゛・′）★込″′終了“示す７′／　　　　　１匍号
であり、コントローラＣＰＵがら濃度パターン変換回路
ＤＰへ供給される。Ｗ／ＲはコントローラＣＰＵからバ
ッファメモリＢＭへ供給される★込み（ライト）イぎ号
／ｖｔ出しくリード）信号である。

また、ＲＤは読み出し指示のり−ド信号、８ＦＴは印刷
時のシフトを指示するシフト信号、ＳＥＬはパラレルシ
リアルレジスタＲＧＯ〜ＲＧ／Ｊ？を選択指示するセレ
クタ信号であシ、これらの信号ＲＤと８ＦＴおよびＳＥ
ＬはコントローラＣＰＵから各レジスタＲＧＯ〜ＲＧ／
λ７に供給される。その他の構成は第１図およびｍ３図
の従来例と略同様なのでその呼細な説明を省略する。

次に、第ダ図および第５図に示す本発明装置の制御動作
の一例を第６図のフローチャートを参照して説明する。

□まず、ステップＢｙにおいてコンドロー５　ＣＰＵの
内部レジスタＮ１７）ｌ直を１７６”Ｋセットした後、
ステップ５．２においてコントローラＣＰＵからクリア
信号ＣＬＲ／およびＣＬＲ，２を送出してラッチ回路Ｌ
ＡＴおよびカウンタ回路ＣＮＴの値を苓にクリア（リセ
ット）すると共に、ステップ８３においてコントローラ
ＣＰＵの内部レジスタＸおよびＹの値をそれぞれ”／コ
ア°′にセットする。

軟いて、ステップ８４１　Ｋ進み、一度パターン変挾回
路ＤＰからレディ信号ＲＤＹが送出されていると判定さ
れたときは、ステップＳｊにおいてバッファメモリＢＭ
へ２イト信号Ｗを送出し、データバッファＤＢを介して
供給された７ノロツク当シ１４ビツトのビットパターン
データをバッファメモＩＪ　ＢＭの指定アドレスに書き
込む。そのアドレスの指定はカウンタ回路ＣＮＴの値と
ラッチ回路ＬＡＴＯ漣との加簾値に相当するアドレス信
号によ）行われるから、最初のデータの書き込みは初期
アドレス着地″θ′または（ｏ、ｏ　）　Ｋ行われる。

次いで、ステップＳ４において内部レジスタＸが苓にな
ったか否かを判定し、否定判定の場合はステップＳ７で
パルス信号ＰＬＳλをカウンタ回路ＣＮＴへ送出してそ
のカウント櫨を′″ｌ”だけ歩進（インクリメント）シ
、史にステップＳｔで内部レジスタＸの値を′″ｌ″だ
けｍＪＩ（ディクリメント）シた後、再び上述のステッ
プＳ４１の手順に戻り、レジスタＸが零と判定されるま
でステップＳ＠〜ｓｒの処理を繰勺返す。

ステラ７’Ｓ４で肯定判定となると、ステップ針に飛び
、内部レジスタＸを再び１ノコク”の値にセットすると
共にカウンタ回路ＣＮＴの値を零にクリアした後、ステ
ップ８１０で内部レジスタＹが零になったか否かな判定
し、否定判定ならばステツノ８／／でパルス信号ＰＬＹ
／をラッチ回路ＬＡＴへ送出してそのランチ回路ＬＡＴ
の１直をｌＩＩだけ歩進し、史にステラ７’８／−で内
部レジスタＹの値を＠ｌ”だけ減算した後、再び上述の
ステップＢｉｔの手順に戻り、レジスタＹの値が零であ
ると判定されるまでステップＳダル８１２０手順を繰シ
返す。ステップＦＪ１０において内部レジスタＹの値が
零になったと判定されると、バッファメモリＢＭへのパ
ターンデータの続込み作業は完了するので印刷開始のた
めのステップ８／ＪＫ飛ぶ。

ここで、カウンタ回路ＣＮ４′の値はバッファメモ：・
：・′Ｉ。

すＢＭの下位アドレスである列方向のコツ人アドレスを
下し、ラッチ回路ＬＡＴの値はそのメモリＢＨの上位ア
ドレスである行方向のラインアドレスを示すから、カウ
ンタ回路ＣＮＴの値が’　／Ｊ？　”でラッチ１ｇｌ路
ＬＡＴの値が“θ″の場合のアドレス番地は１１コク”
または（０，ｌコア）となシ、カラ／り回路ＣＮＴの値
が１０”でラッチ回路ＬＡＴ　ｃｌ）　ｖｉが”ｌ”の
場合のアドレス番地は１１コｔ”または（１，０）とな
る（第３図参照）。従って上述の制−手順Ｓダル８１コ
の繰夛返しによシ、ステップｓｊにおける読み込み時の
指だアドレスは第２図（４）の入力側走査順と同じ＜　
’　ａ　’　＃コ、３．・・・／コ？、／コｔ＃／コデ
　・・・・・・　１４．３ｔ３　または　（ｏ、Ｑ　）
・、　（ｏ、ｌ　）°°゛（ｌ、０月・・・・・（／λ
り、／−りンと連続的に変化し、その連続アドレス顧に
ビットパターンデータがバッファメモリＢＭに格納され
る。なお、その際にｌブロック７６ビツトの単位で各ア
ドレスに読み込まれるから、各番地毎に１６ビツト、Ｉ
ワードのデータが書き込まれることとなる。

ビットパターパ；、・ンデータのメモリＢＭへの書き込
′　□、・４ みが完Ｔするとステップ８１０でレジスタＹの値は零と
判定されるので、ステップ８／Ｊに飛び、ラッ　　　１
チ回路ＬＡＴのイ１とカウンタ回路ＣＮＴの値をそれぞ
れ苓にクリアし、更にステップＳ揮において内部レジス
タＸおよびＹの値をそれぞれ＠ｌコク”Ｋ。

同じく内部レジスタ２を”／４”に、内部レジスタＰＲ
およびＲＣＮＴをそれぞれ零に初期設定する。

次に、バッファメモリＢＭからのデータを印刷するため
に出力装置が印刷準備がととのっている状態をボす（第
ダーに図示せず）レディ信号ＰＲＤＹが送出されている
か否かをステップ８１ｋにおいて判定し、肯定判定なら
ばステップＢｔｂ　Ｋ進み印刷準備に入る。内部レジス
タＢＰの値はＳＥＬボートからセレクタ信号ＳＥＬとし
て送出し、パラレルシリアルレジスタＲＧＯ〜ＲＧ／コ
アのいずれか７つを順次に選択する。続いて、ステップ
８／７においてライト信号ＲをバッファメモリＢＭに供
給して、ステップ８７ｇにおいてリード信号ＲＤを上述
のレジスタＲＧＯ〜ＲＧ／Ｊ７へ送出することによ如、
アドレス信号で指定されたバッファメモリＢＭの指定ア
ドレスに格納されたビットパターンデータをセレクタ信
号ＳＥＬで指示されたレジスタＲＧｏ〜ＲＧ／コクのい
ずれか１つに格納する。バッファメモリＢＭからの最初
の絖み出しでは、ステップ８／Ｊでラッ？ｆｌ路ＬＡＴ
の値も、カウンタ回路ＣＮＴの値も零にセットされ、ス
テップ８／（Ｉで内部レジスタＲＰの１直モ岑にセット
されているから、バッファメモリＢＭの初期アドレス”
Ｏ”または（θ、θンに格納されたデータが第７のレジ
スタＲＧＯに格納される。

次いで、ステップ８／９において内部レジスタＸの１が
零になったか否かを判定し、否定判定ならば、ステップ
ＳＸに進み内部レジスタＸの値を＠ｌ”だけ減算すると
共に、内部レジスタＲＰの１直を／″だけ歩道した後、
ステップ８２／においてラッチ回＠　ＬＡＴの櫃をｉ　
ＩＩだけ歩進して再び上述のステノブ１ｔｌｃ戻り、内
部レジスタＸの値が零であると判定されるまでステップ
８／ｊ〜Ｓコ／の処理を繰り返す。

そのステップＳ／ｊ〜８−〕の手順では、ラッチ（ロ）
路ＬＡＴの値のみ歩進して、カウンタ回路ＣＮＴの値は
変化しないから、ステップ８／？における絖み出しアド
レス指定はθ、　／２１　、　Ｊｊ４・・・・・・＃、
ＪｊＡ・・・または（ｏ、ｏ　）ａ　（ｉ、ｏ　）　ｐ
　（コ、ｏ　）・・・（ｌコア、の・・・の様に初期ア
ドレスを基準にｌコｊワード飛びに行われる。また、ス
テップ８２０において内部レジスタＲＰの値は′″ｌ”
づつ歩進するから、上述のステップＳＩＳ〜Ｓコ／の処
理により、バッファメモリＢＭに格納されたビットパタ
ーンデータは初期アドレスを基準に７２ｔワードとび＆
Ｃ７４ビット率位で絖み出され、パラレルシリアルレジ
スタＲＧＯ〜ＲＧ／λ７に順次格納される。

全部のレジスタＲＧＯ〜ＲＧ／コアへのデータの書き込
みが完了すると、ステップ８７９において内部レジスタ
Ｘの値は零となったと判定されるから、次のステップａ
ｎに飛びクロック信号ＣＬＫを谷ゲー）　Ａ＜７〜Ａ／
ｊへ供給する　ＲＧＯ〜ＲＧＩｋのシリアル出力ボート
にはＣＬＫが入るまえにＲＧの域上位ビットの出力が用
意されている。ＣＬＫの信号にあわせｌコｌビット分同
時に印刷される。ステップ８ＪＪにおいてシフト信号Ｓ
ＦＴを各パラレルシリアルレジスタＲＧＯ〜ＲＧ１２７
に供給する−１．す１．、これによりＲＧの１ Ｍ２Ｒの次のビット内容がシリアルボート出力に用意さ
れる。次のステップ８Ｍでｌ−ｇビットマルチノズルヘ
ッドな／ドツト分パルスモータで移動させる。即ちヘッ
ド７２４７分の印刷な終える。

Ｓ８で内部レジスタＲＣＮＴ値が苓でないと判定された
場合はステップＳ２りでそのレジスタＲＣＮＴの櫃を“
／″だけ減算した後、再びステップＳ−の手Ｉｌｌに戻
り、レジスタＲＣＮＴが零になるまでステップＳ−〜Ｓ
８の処理を繰り返す。

ここで、上述のシフト信号ｓＦＴは続出し対象のレジス
タＲＧ（１）〜ＲＧ／コγをすべてｌビット歩進させる
。ノズルＨＯ〜Ｈ／！？はクロック信号ＣＬＫに同期し
て７２ｔ１ｖＡ同時駆動され画像形成を行う。ステップ
Ｓ−〜Ｓおの手順を１６回繰り返すと、レジスタＲＧＯ
−ＲＧ／λ７のデータすべてが印刷終了し、内部レジス
タＲＣＮＴの値が零となるので、次のステップ８２６に
進む。次にステップＳ−９ＫｆＮ及び、レジスタＹの値
が零か否かを判定し、否定判定ならばそのレジスタＹの
値奪どｌ”だけ減算した後、ステップＳｊ／の処理をｍ
ｌｌ”１５．、、。ステップ８．３／ではレジスタ２０
１′直を′ｌＳ”に、□レジスタＲＰの値を苓に、レジ
スタＲＣＮＴのイ直を”／３”に、ラッチ（ロ）路ＬＡ
Ｔの値を零に、レジスタＸの値を１１コク”にセットし
、史にカウンタ回路ＣＮＴの値を′″／′″だけ歩進し
た彼、ステップ８／ｊの手順に戻シ、ステップ８２９で
レジスタＹの値が零と判定されるまでステツ／Ｓ／ｊ　
−８，）０の処理を繰）返す。

バッファメモリＢＭの最後のコラムのデータを印刷する
と、レジスタＹは零となるから、ステップＳ３−に飛び
、レジスタＮの値が零となったか否かを判定し、否定判
定ならばステップ８３３に進みそのレジスタＮの値を＠
　ｉ　ＩＩだけ減算し、次のステップ８３４４において
ヘッド送シモータｌを駆動してキャリッジリターンを行
うと共に１紙送シセータ３を駆動して第１図のＹ軸方向
に／コｔドツト分の紙送シを開始し、ビットパターンデ
ータ読込み処理ルーチンのステップＳ−に戻り、レジス
タＮが零と判定されるまでステップＳλ〜ＳｊＪの処理
を繰シ返す。／ベージ分の印刷が完了するとレジスタＮ
の１直は零となるので、ステップＳ３コからステップ８
．７５に飛び、キャリッジリターンを行うと同時に紙送
りモータ３を駆動してヘッドｊな記録紙ｌの所定の印刷
開始位置にセットする。そして、ν［たな印刷作業の指
示がなければそのまま作業は中上となるが、新たなＩｉ
ＩＩＩｇＩの印刷指示があるときは、ステップ８３４か
ら、最初のステップＢｉθｌに戻り、上述のステップ８
１０／〜８１３４の処理な繰９返す。

このように、本例ではマルチノズル数に対応した必＊Ｍ
小眼０バッファメモリＢＭを用いて記録時の縦横変換処
理を行っているため、従来のページメモリと比較してメ
モリ容量が大ｌ１ｌｉ！に減少し、例えば、本例の場合
であると１／／１６に減少するので、制岬速匿が者しく
向上すると共に、制御手段も間壽にすることができる。

特に、バッファメモリＢＭの容量が小さいので、紙送シ
動作中にバッファメモリＢＭへの読み込みを行うことか
り能であるから、印刷作業時間が大幅に短縮する。

史に本例では、一度パターン変換回路ＤＰから供給され
るパターンデータな連続アドレス順にバッファメモリＢ
Ｍに書き込み、印刷時には初期アドレスを基準にしてヘ
ッド走置ワード分のアドレスを次々と加算して得られる
アドレスのデータ、すなわちヘッド走査ワード飛びのア
ドレスのデータをバッファメモリＢＭから読み出して印
刷することによりｄ己録時の走査方向変換処理を行って
いるため、必要とする制御のカウンタの数が減少して、
かつ制御が容易となる顕著な効果が得られる。

特に、制（２）カウンタとしては上位アドレスを制御す
るラッチ回路ＬＡＴと下位のアドレスを制御するカウン
タ回路ＣＮＴがそれぞれ１個づつあればよく、それらの
回路ＬＡＴおよびＣＮＴに供給する歩進パルスとクリア
１６号の制御な簀き込み時と絖み出し時で変化させるに
より走査方向変換が容易に得られるからである。・ 第７図は第９図および＃Ｉｊ図に示す本発明装置の制御
動作の他の例を示すフローチャートである。

ます、印刷指示に応じてステップ１３１０／かう開始す
るが、そのステップ８１０／からステップ８／／コ１−
Ｑ（７）手１１．よ、Ｕえ施例。ユテ□１：シグ。７カ
１．ユヶップＳ／コにほぼ灼応し、濃度パターン変換回
路ＤＰがらのビットパターンデータをバッファメモリＢ
Ｍに書き込む処理を行う。ただし、本実施例では処理手
１幀内で制御対象のラッチ回路ＬＡＴとカウンタ回路Ｃ
ＮＴとが相互に入れ換わシ、ステップＳ／θ７における
歩進は上位アドレス（ラインアドレス）を劃−するラッ
チ回路ＬＡＴの値に対して行われ、ステップ８／／コに
おいてそのラッチ回路ＬＡＴの１直をクリアした後、ス
テップＳ／／／における歩進は上位アドレス（コラムア
ドレス）を制御するカウンタ回路ＣＮＴの値に対して行
われるという点で相違がある。その結果、ステツ７’５
ｉｏｓにおけるバッファメモリＢＭの書き込みアドレス
指示は、θ。

７２ｇ　、　２ｊＡ−／Ａコ３４　、　／　、　／コブ
、・・・　　または（０，の。

（／、ｏ　　）　　、　　（，２，ｏ　　）−（ｔコク
、’　　）　　＃　　（ｏ、’　　）　　ｅ（／、ｌ）
・・・の様に初期アドレスを基準に／コＳワード飛びに
行われる。これにより、態度パターン変換回Ｍ　ＤＰか
らのビットパターンデータはそのアドレス指定に従うて
／コラアドレス飛びにバッファ、えＩＪＢＭＫＩＩＩ溪
１１″省きえ。６゜′：１１゜ 次に、ステップＳ／１０で内部レジスタＹが零で　　　
ｌあると判定されると、ステップ８／／、Ｉに飛ぶが、
そのステップＳ／／３からステップｓ／３／までの手順
は＠０実施例のステップＳ／Ｊからステップ８Ｊ／には
ぼ対応し、バッファメモリＢＭに畳き込まれたビットパ
ターンデータな走査方向変換して印刷する処理を行う。

ただし、本実施例では、処理手順内の制御対象のラッチ
回路ＬＡＴとカウンタ回路ＣＮＴとが相互に入れ換わり
、ステップＳノコｌにおける歩進はカウンタ回路ＣＮＴ
の値に対して行われ、ステップＳ／、３１においてはカ
ウンタ回路ＣＮＴをクリアすると共にラッチ回路ＬＡＴ
の値を歩進するという点で相違がある。その結果、ステ
ップＳ／／？におけるバッファメモリＢＭの絖み出しア
ドレス（―示は、０．／、２，３ｊ’ｌ・・・／コ４　
、　／、２？　、　／λｇ。

／２９．または（０，０）　＃　（０，／　）　＃　（
０，コ）・・・（Ｏ１／コア　　）　　＋　　（／、ｏ
　　）　　＃　　（ｉ、ｉ　　）・・・（２，０）　　
。

（コ、／　）　、　（コ、コ）・・・の様に初期アドレ
スを基準に連続アドレスが行われる。これにより、バッ
ファメモリＨＭからレジスタＲＧＯ〜ＩＱ７．２？への
ビットパターンデータの読み出しは、そのアドレス指定
に便って連続アドレス順に行われる。しかし、最初のバ
ッファメモリＢＭの書き込みは７２ｇワードとびに行わ
れているので、その走査方向変換の結果は第６図の前実
施例と同様となる。なお、その池の制御手植は第６図の
前実施例と同様なのでその旺＃ｌｌな説明は４ｉ略する
。　　′このように、本例では、濃度パターン変換回路
ＤＰかラハツファメモリＢＭへのビットパターンデータ
の書き込みを、初期アドレスを基準にしてヘッド走置ワ
ード外のアドレスをＩｉ［次加算して得ら与るアドレス
、すなわちヘッド走査ワード飛びのアドレスに対して順
次行わせ、印刷時には初期アドレスを基準に連続アドレ
スＩＷＡにバッファメモリＢＭから欣み出して印刷する
ことによシ記録時の縦横変換処理を行っているため、第
６図の前実施？りとｌａ］様の効果な得ることができる
。

以上説明したように、本発明によればページメモリが不
要となりそのメモリより比較的容量の小さなバッファメ
モリを用いて縦横変換処理を行っているため、制御速度
が向上すると共に、制御が容易となり、更に制御カウン
タ等の制御手段が簡潔と７．Ｃるという効果を得ること
ができる。

なお、本夾施例では／ブロック７６ビツト率位で処理す
る場合について述べたが、濃度パターン変換回路ＤＰど
の間のデータ伝送レートが十分とれるならばｌブロック
ｇビット単位でもよい。また、本発明は複数ヘッドによ
る多色印刷にも針通であることは勿−である。

【図面の簡単な説明】

第７図は従来の印刷装置の構成の一例なボす糾視図、第
−１囚および（Ｂ）はそれぞれその入力側走査例と出力
側走食例を示す説明図、第３図は第１図の従来装置の縦
横変換手段の一例を示すブロック図、第弘図は本発明縦
横変換装置の構成の一例を示すブロック図、第３図は第
ダ図のバッファメモリの構成の一例を示す説−図、第６
図は第４図の装置の制御手順の一例を示すフローチャー
ト、第７図は第ダ図の装置の制御　　の他の例を示すフ
ローチャートである。 ／・・・記録紙、　　　　　コ・・・紙送如ローラ、３
・・・紙送りモータ、　　　ダ・・・紙ガイドローラ、
！・・・１鎌ヘッド、　　　　６・・・キャリッジ、り
・・・ガイドレール、　　　ｔ・・・ヘッド送りモータ
、９・・・タイきングベルト、 １０・・・位置センサ、　　　　／１・・・インクタン
ク、／コ・・・インク供給パイプ、 ／Ｊ　、　／４＜・・・フレキシブル印刷配線板、／ｊ
・・・中継端子板、　　　ＩＰ　・・・人力装置、ＦＭ
　　・・・フレームメモリ（ページメモリ）、ＰＴ　　
・・・プリンタ、 ＤＰ　　・・・一度パターン変換回路、ＣＰＵ・・・制
御装置ｉｔ（コントローラ）、ＢＭ・・・バッファメモ
リ、 ｌ　・・・データバッファ、 ＡＤＨ・・・アドレスバ：ツ７ア、 ＬＡＴ・・・ラッチ回路：　　　ＣＮＴ・・・カウンタ
回路、ＡＤＤ・・・加算器、　ｉ“ 、・１： ＲＧＯ〜ＲＧ／コク…ハフ）レルンリアルレジスタ、Ａ
（１）〜Ａ／Ｊり・・・アンドゲート、１ＨＯ〜Ｈ／コ
ア・・・ノズル（マルチノズル）、Ｖ社　・・・遡源、 ＲＤＹ　／　ＢＳＹ・・・レディ／ビジィ信号、ＦＬＡ
Ｇ　　・・・フラグ信号、 Ｗ／Ｒ・・・ライト／リード信号、 ＲＤ　・・−リード信号、　　ｆｓＦＴ・・・シフト信
号、ＳＥＬ・・・セレクタ信号、　　ＣＬＫ・・・クロ
ック信号。 特許出願人　　キャノン株式会社 −　枦　４−一 ＠、　　４　４　４

Claims (1)

【特許請求の範囲】
1. 記録用ビットパターンデータが入力−ラスタ走査１ｍに
   供給され、前記データに基づき駆動する被数の記録素子
   が出力側テスク４食方向に対しほぼ１％４に配置され、
   前記データを格納し記録フォーマット形成のための縦横
   変換処理に用いられるバッファメモリを有する記録装置
   において、前記データの前記バッファメモリへの書込み
   を連続アドレス順に行い、前記バッファメモリから前記
   データの絖み出しを初期アドレスを基準に記録ヘッド走
   査ワード分加鼻したアドレス順に行う制御手段を有し、
   該手段によプｌｌ１ＩＩ家の縦横変換処理を行うように
   したことを特徴とする縦横変換装置。