JPS58195359A - 縦横変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力装置の走査方向と出力装置の走査方向が異
なる場合に走査方向の変換を行う走査方向変換装置に関
し、特に複数の記録素子を入力側のラスタ走査方向に対
し直角に配置しているマルチノズルインクジェットプリ
／りやサーマル転写プリンタの如きシリアルプリンタに
好適な入出力データの走査方向変換装置に関する。

ｈ述の様なマルチノズルインクジェットフリ／りの一般
的な構成例を第１図に示し、ここで／１−１：に２碌媒
体である記録紙、λは配碌紙／τ矢印Ｙ軸方向（−１走
査方向）に移送する一対の紙送りローラ、３Ｆｉ紙送り
ローラ２を駆動する紙送りモータグは記録平面を形成す
る一対の紙ガイドローラ、ｊＦｉ複数のノズル（記録素
子）を有する記録ヘッド（マルチノズルインクジェット
ヘッド）、乙はその記録ヘッド！を載置してガイドレー
ル７に沿って矢印Ｘ軸方向（主走査方向）に往復動する
キャリッジ、とはタイミングベルト９１１１−介してキ
ャリッジτ躯動するヘッド送りモータ、／θは左端およ
び右端のホームボジショ／に来たキャリッジ乙の移動位
置を検出する一対の位置セ／す、／／はインク供給バイ
ブ／２を介して記録ヘッド！の各ノズルにイ／りを供給
するイ／ツタ／り、／３は記録へラドｊの各ノズルへ駆
動イキ号を供給するフレキシブル印刷配線板、／クハド
ライバ回路（不図示）の出力端子と接続するフレキシブ
ル印刷配Ｈ＆、／ｊは上述の両配線板／３お工び／４ｔ
を中継する中継熾子板である。

配録ヘッドｊの各ノズルはラスク走査方同（主走査方向
）に対し直角に、すなわち矢印Ｙ帷′、）ｙ１６３（副
走査方向）に−直線に並べらｎて配置されており、フレ
キシブル印刷配線板／３を介して供給さ扛るドライバ回
路からの駆動信号（画像形成信号）に基づき、インクを
選択吐出して記録紙／に記録画像を形成する。このイン
クの吐出１ま、例えばノズル内に発熱素子を埋め込み加
圧パルスによる発熱で発生するバブル（気泡２でインク
滴を吐出させるバブルジェット方式等にニジ行わｎる。

一方、テレビカメラの様本人力装置における原画を読取
る入力側走査は、□工、般に第２図（４）の矢印で示フ
ように、入力側濃度データを走査順に順次に−Ｗ時間で
走査するテレビジョン式ラスタスキャン方式に似たラス
タスキャン方式で行われる。

ここで、図示の矢印ｒｉＡグ版の原画読取りを行う場合
の３７２画素×！／λ画素分の走査順を示している。

しかるに、原画を再現記録する出力装置の出力側走査で
は、例えば記録ヘッド！のノズル数が７２本で７画素が
グドットの場合とすると、７２本のマルチノズルｊを３
２画素分矢印Ｙ方向（副走査方向）に同時に駆動しなが
ら矢印Ｘ方向（主走査方向）にキャリッジ６を歩進させ
て印刷を行うという走査方式が採用さｔている。この工
うに、記録票子をラスタ走査方向に対し直角に複数配置
している印刷装置では、入力＠ち走査方式と出力側走査
方式とが異なることになるので、バックアメモリを介し
て入出力１儂データの縦横方向の変換処理を行うことが
必要となる。

そこで、従来、装置では、一般に第３図に示すＬうに、
／ベージ：′分の画像データとしてのｌｌ囃デー９８．
憶アロ　４：：７□％　ＩＪ　（７ウーエ）−１１Ｊ）
Ｆつ・１１ を設け・その″−ジメ↓ＩＪＦＭからノズ数に応じ　　
ｌたデータ続出し制御を行うことに工９所望の縦横変換
処理を行ってい友０例えば、入力装置ＩＰから供給さｆ
た時系列濃度データの／イー９分をページメモリＦＭに
格納した後、格納した濃度データを所定のブロック毎に
読み出し、濃度パターン変換回路ＤＰへ供給して中間−
を含むコ値記録の友めの例えばグ×グマトリックスによ
るバター／変換処理を行い、その変換処理に工９得らｊ
たビットパターンデー２を印刷装置ＰＴの記録ヘッドｊ
に供給して印刷・を行なっていた。このとき、７１本の
マルチノズルを有する艷−ヘッドｊを用い、副走査方向
に対しそ扛それψｑビット（り７２１１　分の印刷をす
る場合、濃度方向データをｔビットとすると、ページメ
モリＦＭは易コ、／タクバイトの記録容量か必要となる
。更にカラー画像の場合ページメモリＦＭは３枚必要と
なり′＃ｊ！、めて大容量のメモリが必要となる。

この↓うに、従来装置にあってはバッファメモリとして
１偉データ７ページ分の大きな記憶容量を必要とするペ
ージメモリを用いて走査方向変換処理な行っているため
、制御が複雑となるはかりでなく、制御速度か遅くなる
という間騙があった。

本発明ｄ、上述の点に鑑みてなさ扛たもので、記録ヘッ
ドのマルチノズル数×ヘッド移動距離×ノズルペルスｌ
′ｉ（／−当りのノズル数）に相当するビット数の記憶
容量のビットバター／データバッファメモリと所定のア
ドレス制御手段とにＬ９、ページメモリを不安にして制
御速度を向トすると共ｅこ制御卸手段を簡潔にした走査
方向変換装置を提供することを目的とする。

以ド、図面を参照（−て本発明の詳細な説明する。

第グ図ａ本発町縦横変換装置の構成の一例を示し、ここ
でＩＰは画像データを＊ｉデータとして時糸夕１ｊに供
給する入力装置、ＤＰは入力装置１１Ｐから直接しこ供
給さ才ｌたＩ！ｌｉ度データをバター／変換してビット
バター７データを送出する濃度パターン変換回路、ＢＭ
ｒよデータバッファＤＢを介して濃１ｔバター／変換回
路ＤＰから／ワード毎に供給さ扛るビットパターンデー
タを記憶するバッファメモリである。

このとき、記録ヘッド！のノズルＤｔＮ、ヘッドｊの移
動距離をし、ヘッド移動距離／■当９のノズル数（ノズ
ルペルス数）をＰとすると、上述のバッファメモリＢＭ
の配憶ビット数Ｂは次式（イ）が成立する工うに設定す
る。

Ｂ＝ＮＸＬＸＰ　　　　　　（１） 例えば、Ｎ　＝　／Ｊ’個、Ｌ　＝　２３６　ｍｍ、Ｐ
＝ｆ号　で■ あると、必要なバックアメモリＢＭの記憶容ｔは第５図
に示す１うにＢ　＝　Ｎ　Ｘ　Ｌ　Ｘ　Ｐ　＝　１Ｍ　
Ｘ　２θグ？ビツト、すなわち／ワード７６ビツトとす
ると／乙、込ワードである。

ＣＮＴは列方向のアドレス（下位アドレス）を指示する
カウンタ回路、ＬＡＴ　ｆ１行方向のアドレス（上位ア
ドレス）を指示するラッチ回路であり、　両回路ＣＮＴ
お工びＬＡＴはそｎぞｎコントローラ（制御回路）　Ｃ
ＰＵから供給さｎるパルス信号に工９歩進じ、クリア信
号によりリセットする。　ＡＤＤはアドレス加算器であ
り、カウンタＣＮＴお工びラッチＬＡＴの出力値を加算
して得九アドレス信号をアドレ□ ・バッファＡＤＲを介してバタ、、、、、ごアメモリＢ
Ｍに供給する。バッファメモリＢＭは、そのアドレス信
号が指示するアドレスにデータを書き込み、またそのア
ドレス１６号が指示したアドレスからデータを読み出す
、　ＲＧＯ〜ＲＧ／２’）はそ扛ぞれバッファメモリＢ
Ｍの出力熾子と接続する７２個のパラレルシリアルレジ
スタ、Ｈ０〜Ｈ／２７キ電源■Ｈに接続する／コ？個の
ノズル、Ａｏ　−ｈ／２７１ｄ、対応する各レジスタＲ
ＧＯ〜ＲＧ／、２７の出力値とコントローラＣＰＵから
供給されるクロック信号ＣＬＫとの論理積をとり、その
演算結果を対応するノズル１１（ｔ　−Ｈ／２７に供給
する７１個のアンドゲートである。そのクロック信号Ｃ
ＬＫは各ノズル）ｌ　、　−Ｈ／、２７への通電時間（
バブルジェットの場合約／θμ■）を設定するのに用い
られる。

ＲＤＹ　ｔｉ濃屋バタ＝７変換回路ＤＰのレディ状態を
示すレディ信号、ＢＳＹはビジィ状態を示すビジィ信号
であり、両信号ＲＤＹお１びＢＳＹは変換回路ＤＰから
コントローラＣＰＵに供給される。　ＦＬＡＧ　　はバ
ッファメモリＢＭへの書込み終了を示すフラグ信号であ
り、コン−１０−ラＣＰＵから濃度バター／変換回路Ｄ
Ｐへ供給される。ＷＡはコントローラＣＰＵからバッフ
ァメモリＢＭへ供給される書込み（ライ　　　）ト）信
号Ｚ続出しくリード）１！号である。また、ＲＤ　Ｆｉ
絖み出し指示のリード信号、　ＳＦＴは印刷時のシフト
を指示するシフト信号、ＳＥＬはパラレルシリアルレジ
スタＲＧＯ−ＲＧ／、２７を選択指示するセレクタ信号
であり、これらの信号ＲＤとＳＦＴお↓びＳＥＬはコン
トローラＣＰＵから各レジスタＲＧｏ　−４ｔＧ／。ρ
に供給される。その他の構成は第１図お工び第３図の従
来例と略同様なのでその畦細な説明を省略する。

次に、第９図および第１図に示す本発明装置の制御動作
の一例を第６図のフローチャートを参照して説明する。

まず、ステップＳ／においてコントローラＣＰυの内部
レジスタＮの値を％／４’にセットした後、　ステップ
Ｓ２においてコントローラＣＰＵからクリア信号ＣＬＲ
／お工びＣＬＲ２を送出してラッチ回路ＬＡＴお工びカ
ラ／り回路ＣＮＴの値を零にクリア（リセット）すると
共に、ステップＳ３においてコントローラＣＰＵの内部
レジスタＸお工びＹの値をそれぞｎ％／、２７＃にセッ
トする。

続いて、ステップＳ４ｔに進み、濃度パター／変換回路
ＤＰからレディ信号ＲＤＹが送出さ扛ていると判定され
たときは、ステップＳ！においてバッファメモリＢＭへ
ライト信号Ｗｔ−送出し、データバッファＤＢを介して
供給さｎた／ブロック当ｖ７６ビツトのビットパターン
データをバッフ丈メモリＢＭの指定アドレスに書き込む
、そのアドレスの指定はカラ／り回路ＣＮＴの値とラッ
チ回路ＬＡＴの値との加算値に相当するアドレス１６号
に１９行わｎるから、ＪＩ鯖のデータの書き込みは初期
アドレス誉地％Ｑｌまたは（θ、θ）に行わｎる。

次いで、ステップＳ乙において内部レジスタＸが零にな
ったか古かを判定し、否定判定の場合はステップＳ７で
パルス信号ｐｔｓＪをカウンタ回路ＣＮＴへ送出してそ
のカウント値を％／ｌだけ歩進（イ／クリメ／ト）シ、
更にステップ？で内部レジスタＸの値を％／ｌだけ減算
（ディクリメント）シた後、再びｆ：述のステップＳ４
ｔの手順に戻り、レジスタＸが零と判定されるまでステ
ップ５４ｔ−Ｓ　／の処理を繰り返す。

ステップＳ６で肯定判定となると、ステップＳ？に飛び
、内部レジスタＸを再び％７２７Ｎの値にセットすると
共にカウンタ回路ＣＮＴの値を零にクリア【７た後、ス
テップ８１０で内部レジスタＹが零になっ九か否かを判
定し、否定判定ならばステップ８／／でパルス（ｆ号Ｐ
ＬＳ　／をラッチ回路ＬＡＴへ送出してそのラッテ回路
ＬＡＴの値を％／Ｉだけ歩進し、更にステップ８７２で
内部レジスタＹの値ｔ−％／ｌ〆け減算した後、再ひ上
述のステップＳグの手順に尿９、レジスタＹの値が零で
あると判定さ扛るまでステップＳり〜Ｓ／、２の手順を
繰り返す、ステップＳ／θにおいて内部レジスタＹの値
が零になったと判定さ扛ると、バッファメモリＢＭへの
バター／データの読込み作東は完了するので印刷開始の
ためのステップＳ７３に飛ぶ。

ここで、カウンタ回路ＣＮＴの・値はバッファメモリＢ
Ｍの１位アドレスである列方“向のコラムアドレスを示
し、ラッチ回路ＬＡＴの値ｉハその、メモリＢＭの、ヤ
ア）’　Ｌ／　２　Ｔあ、６カ。。７．；□１・１イ７
ア）”　ｌ−ｔ　Ｘ　ｆｙｙすがら、カラ／り回路ＣＮ
Ｔの値が％／２７　＃でラッチ回路ＬＡＴの値が１θｇ
の場合のアドレス番地は＠／Ｊ？”またはＣＯ，／、２
７）とな９、カウンタ回路ＣＮＴの値が１θＩでラッテ
回路ＬＡＴの値が％／ｌの場合のアドレス番地Ｆｉ、％
／Ｊ’ＩまたＦｉ（／、θ）となる（第５図参照）、従
って、上述の制−手順Ｓグ〜８／２の繰り返し５によす
、ステラ室！における読み込み時の指定アドレスはｗ！
Ｉコ図（Ａ）の入カ側走４ｆ順と同じく。。

／、コ、３．・・・・・・・・・／、２７．　／Ｊ’、
　／２９・・−・−・−曲／６．茨　ま良は（θ、Ｏ）
、（θ、／）・・曲・（／、　０）聞・・・・・（／１
．／、υ）と連続的に変化し、その連続アドレス順にビ
ットパターンデータがバッファメモリＢＭに格納さｎる
。

なお、その際に／ブロック７６ビツトの単位で各アドレ
スに読み込まれるから、各番地毎に７６ビツト、／ワー
ドのデータが書き込ｔｎることとなる。

ビットパターンデータのメモリＢＭへのｗｅ込みが完了
するとステ１ツブｓ１０でレジスタＹの１１は零と判定
されるので□　ステップ８／３に飛び、ラッチ７゜ 回路ＬＡＴの値とが“□：☆、、ンタ回路ＣＮＴの値を
そ扛ぞれ零ｙｃクリアし、更に一テッグＢ／￥ＶＣおい
て内部し　　　　ｌジスタＸおＬびＹの値をそれぞれ’
／Ｊ９’に、同じ＜　Ｐ４　ｆｍ　レジＸ　／　Ｚを１
／６１に、内部レジスレＲＰお工びＲＣＮＴをそ扛ぞ扛
零に初期設定する。

次に、バッファメモリＢＭからのデータを印刷するため
に出力装置が印刷準備がととのっている状態をボす（第
９図に図ボせず）レディ信号ＰＲＤＹが送出されている
か否かをステップ８１３　ＶＣ？いて判定し、肯に判定
ならばステップＳ／、＜に進み印刷準備に入るゆ内部レ
ジスタＲＰの値はＳＥＬボートからセレクタ信号ＳＥＬ
として送出し、バ２レルシリアルレジスタＲＱＯ−ＲＧ
／２’）のいずれか／を順次に選択する。続いて、ステ
ップ８／７においてライト信号ＲをバッファメモリＢＭ
に供給して、ステップ８ｋにおいてリード信号ＲＤを上
述のレジスタＲＧＯ〜ＲＧ／２？へ送出することに１９
、アドレス信号で指定さｎたバッファメモリＢＭの指定
アドレスに格納さＣたビットパターンデータをセレクタ
信号ＳＥＬで指ンＴ＜されたレジスタＲＧ・Ｑ〜ＲＧ／
２のいずｎか１つに格納する。バッファメモリＢＭから
の最初の耽み出しでは、ステップＳ／３でラッチ回路Ｌ
ＡＴの値も、カウンタ回路ＣＮＴの値も零にセットされ
、ステップＳ／にで内部レジスタＲＰの値も零にセット
さ扛ているから、バッファメモリＢＭの初期アドレス−
θｌまたは（θ、θ）に格納されたデータが第１のレジ
スタＲＧＯに格納される。

次いで、ステップＳ／りにおいて内部レジスタＸの１１
＃Ｌが零になつ九か否かを判定し、否定判定ならは、ス
テップＳ２ｏに進み内部レジスタＸの値を亀／ｌたけ減
算すると共に、内部レジスタＲＰＯ値を亀／ｌたけ歩道
、した後、ステップ８２／においてラッチ回路ＬＡＴの
値を％／Ｉだけ歩進して再び上述のステップＳ／Ｊ”に
戻り、内部レジスタＸの値が零であると判定さｎるまで
ステップ８８〜ＳＪ／の処理を繰り返す。

そのステップ８／３〜Ｓ２／の手順では、ラッチ回路Ｌ
ＡＴＯ値のみ歩進して、カウンタ回路ＣＮＴの値は変化
しないから、ステップ８／７における絖み出しアドレス
指定はθ、　／Ｊ’、　、２＝％・・・・・・・／乙２
．お乙・・−・・・・・・またはＣＯ，θ）、　（／、
　Ｏ）、　（２，０）・・・・−・・（／、２７．０）
・・・の様に初期アドレスを基準に／Ｕワード飛びに行
われる。また、ステップＳ〃において内部レジスタＲＰ
の値は％／Ｉづつ歩道するから、上述のステップＳ／３
〜Ｓ、２／の処理にエル１バツフアメモリＢＭに格納さ
ｔまたビットバター７データは初期アドレスを基準に／
ｊワードとびに７６ビツト単位で読み出さ扛、パラレル
シリアルレジスタＲＧＯ−ＲＧ／。２７に順次格納され
る。

全部のレジスタＲＧＯ〜ＲＧ／、２７へのデータの４１
！き込みが完了すると、ステップＳ／りにおいて内部レ
ジスタＸの値は零となったと判定されるから、次のステ
ップ８２２に飛びクロック信号ＣＬＫを各ゲートムロ　
−Ａ／ｊへ供給するＲＧＱ−ＲＧ／Ｊのシリアル出力ボ
ートにｉ　ＣＬＫが入るまえにＲＧの最上位ビットの出
力が用意されているＣＬＫの信号におわせ／ＸＸピット
同時に印刷さ扛る。ステップ８．２ｊ’においてシフト
信号ＳＦＴを各バラレ〃シリアルレジスタＲＧＯ〜ＲＧ
／２７に供給する。こＱＫ工９ＲＧのＭＳＢの次のビッ
ト内容がシリアルボート出力に用意され鴇、１ ろ０次のステップ５２１１ｔで／Ｊ社ノットルチノズル
ヘッドを／ドツト分パルスモータで移動させる。

即ちヘット／ライフ分の印刷を終える。ＳＪで内部レジ
スメ１％ｃＮ、Ｔ値が零でないと判定さｔ″した場合は
ステップＳ２７でそのレジスタＲ（：’ＮＴの値を％／
＃友は減算した後、再びステップＳ。υの手順に戻り、
レジスタＲＣＮＴが零になるまでステップＳ、２．２〜
Ｓ、」の処理を繰り返す。

ここで、上述のシフト信号ＳＦＴは続出し対象のレジス
タＲＧ１７〜ＲＧ／２７をすべて／ビット歩進させるゆ
ノズルＨ０〜Ｈ／。〃はクロック信号ＣＬＫに同期して
／Ｊ’個同時駆動さ扛画偉形成を行う。ステップ８２２
〜ＳＪの手順を７乙回繰り返すと、レジスタＲＧｔ７−
　ＦｔＧ／２’）のデータすべてが印刷終了し、内部レ
ジスタＲＣＮＴの値が零となるので、　次のステップ勲
に進む。

次にステップＳ２９に飛び、レジスタＹの値が零か否か
を判足し、否定判定ならばそのレジスタＹの値を％／ｌ
だけ減算した後、ステップ８３／の処理ノー を行う、ステラｊ　８３／ではレジスタ２の値を％かＩ
に、レジスタＲＰ＝値を零に、レジスタＲＣＮＴの（ｌ
ｉｔ・／ｊ・に、２ツチ晶゛□路ＬＡＴの値を零に、レ
ジスタＸの値を％／。ρ′ｌにセットし、良にカウンタ
回路ＣＮＴ　　　　ｔの値を％／ｌだけ歩道した後、ス
テップ８／ｊの手順に戻り、ステップ８．２９でレジス
タＹの値が零と判定さｎるまでステップＳ／Ｊ−−８３
０の処理を繰り返す。

バッファメモリＢＭの最後のコラムのデータを印刷する
と、レジスタＹは零となるから、ステップＳ３２に飛び
レジスタＮの値が零となったか否かを判定し、否定判定
ならばステップ８３３に進みそのレジスタＮの値を％／
Ｉだけ減算し、次のステップ８３’ｌにおいてヘッド送
９モータざを駆動してキャリッジリターンを行うと共に
、祇送りモータ３を駆動して第７図のＹ軸方向に／ｄド
ツト分の紙送りを開始し１、ビットパターンデータ読込
み処理ルーチンのステップ８，２に戻り、レジスタＮが
零と判定さｎるまでステップ８２〜８３３の処理を繰　
り返す、、／パー２分の印刷が完了するとレジスタＮの
値は零となるので、ステップ８３２からステップＳ３ｊ
に飛び、　キャリッジリターンを行うと同時に紙送りモ
ータ３を駆動してヘッド！を記碌紙／のＦｌｉ定の印刷
開始位置にセットする。そして、新たな印刷作業の指示
がなけ扛はそのまま作業は中止となるが、新たな画像の
印刷指示があるときは、ステップ８３１．から、最初の
ステップＳ／θ／に戻り、■述のステップＳ／θ／〜Ｓ
／３乙の処理を繰り返す。

この工うに、本例ではマルチノズル数に対応した必要最
少限のバッファメモＩＪ　ＢＭを用いて記録時の縦横変
換処理を行っているため、従来のページメモリと比較し
てメモリ容量が大幅に減少し、例λ−は、本例９楊合で
あると／／／６に減少するので、制純連闇が著しく向上
すると共に、制卸手段も簡潔にすることができる６％に
、バッファメモリＢＭの容置が小さいので、紙送り動作
中にバッファメモＩＪＢＭへの読み込みを行うことが可
能であるから、印刷作業時間が大幅に短縮する。

史に本例では、濃度パターン変換回路ＤＰから供給さｎ
るバター／データを連続アドレス；１にバッファメモリ
ＢＭに書き込み、印刷時には初期アドレスを基準にして
ヘッド走査ワード分のアドレスを次々と加算して得ら扛
るアドレスのデータ、すなわちヘッド走査ワード飛びの
アドレスのデータをバッファメモリＢＭから読み出して
印刷することに１ｖ記録時の走査方向変換処理を行って
いるため、必要とする制御のカラ／りの数が減少して、
かつ制御が容易となる顕著な効果が得らｎる。＊に、制
ａｌｌカウ／りとしては上位アドレスを制御するラッチ
回路ＬＡＴとＦ位のアドレスを制御するカウンタ回路Ｃ
ＮＴがそｎぞれ７個づつあればよく、そｊらの回路ＬＡ
ＴおＬびＣＮＴに供給する歩進パルスとクリア信号の制
御を書き込み時と読み出し時で変化させるにＬり走査方
向変換が容易に得られるからである。

第２図は第９図お工び第５図に示す本発明装置の制ｄｌ
動作の他の例を示すフロチャートである。

まず、印刷指示に応じてステップＳ／θ／から開始する
が、そのステップ８１０／からステップ８／／２にでの
手順は前実施例のステラ２Ｂ／からステップＳ／２に＃
ｔｈ＃ヂ対応し、濃度バタ」１ノ変換回路ＤＰからのビ
ットパターンデータを・←ノアメモリ８Ｍに書き込む処
理を行う。ただし、米実施例では処理手順内で制御対象
のラッチ回路ＬＡＴとカラ／り回路ＣＮＴとが相互に入
れ換わり、ステップ５１０７　における歩道は上位アド
レス（２イ／アドレス）を制御するラッチ回路ＬＡＴの
値に対して行われ、ステップ８１０デにおいてそのラッ
チ回路ＬＡＴの値をクリアした彼、ステップＳ／／／に
おける歩進は下位アドレス（コラムアドレス）を制約す
るカウンタ回路ＣＮＴの値に対して行わ扛るという点で
相違がある。その結果、ステップＳ／の°におけるバッ
ファメモリＢＭの書き込みアドレス指示は、０．　／Ｊ
’。

、２Ｊ、＜　、・・・・・・−・・／６．Ｊ≦、／、／
コ９．・・曲・または（ｏ、　　θ）。

（／、θ）、　＜２．０）・・四−・・（／、２７．　
ｏ）、　ＣＯ，／）、　（／、　／）・・・・・・・・
・・・・の様に初期アドレスを基準に／Ｘワード飛びに
行われる。これにＬ！ｌｌ、濃度パターン変換回路ＤＰ
からのビットパターンデータはそのアドレス指Ｗに従っ
て／Ｘアドレス飛びにバッファメモリＢＭＫ順次書き込
□′まれる。

次に、ステラ：／　ｓ／ｉｏで内部レジスタＹが零で・
：：：：、、 あると判定さｎる′（、ステップｓ／／３に飛ぶが、そ
のステップ８／／３’からステップｓ／３／までの手順
　　　ｌは前実施例のステップ８／３がらステップｓ３
／にほぼ対応し、バッファメモリＢＭに書き込ｔｎたビ
ットパターンデータを走査方向変換して印刷する処理管
行う、ただし、本実施例では、処理手順内の制動対象の
ラッチ回路ＬＡＴとカラ／り回路ＣＮＴとが相互に入ｎ
＃わ９、ステップＳ／２／における歩進はカラ／り回路
ＣＮＴの値に対して行わｎ、ステップＳ／３／において
はカラ／り回路ＣＮＴをクリアすると共にラッチ回路Ｌ
ＡＴＯ１ｌＫを歩進するという点で相違がある。その結
果、ステップＳ／／２におけるバッファメモリＢＭの読
み出しアドレス指示は、０、　　／、　　、２．　３．
　　（ｔ　・−・−・・　／２６．　　／２７．　　／
、２ｔ、　　／、、２５’、　　ま　タハ（θ、θ）、
（θ、　／）、　（θ、２）・・・・・・・ＣＯ，／、
？７）、　（／、θ）（／、　／）・・・・・・・（２
，θ）ｔ　Ｃ２，／）、　（コ９．２）・・・・−・・
の様に初期アドレスを基準に連続アドレスで行わｎる。

こ１にエリ、バッファメモリＢＭからレジスタＲＧＯ〜
ＲＧ／、２７へのビットパターンデータの読み出しＬｌ
そのアドレス指にに従って連続アドレス順に行わ扛る。

しかし、最初のバッファメモリＢＭの書き込みｒｉｉｘ
ワー、ドとびに行わｎているので、その走査方向変換の
結果はｄｇ６図の前実施例と同様となる。なお、その池
の制御手順は１１図の前実施例と同様なのでその詳細な
説明は省略する。

この工うに、本例では、濃度パターン変換回路ＤＰから
バッファメモリＢＭへのビットパターンデータの書き込
みを初期アドレスを基準にしてヘッド走査ワード分のア
ドレスを順次加算して得らｊるアドレス、すなわちヘッ
ド走査ワード飛びのアドレスに対してＩｌｋ次行わせ、
印刷時には初期アドレス金基準に連続アドレスＩＩＫバ
ッファメモリＢＭから読み出して印刷することにエリ記
録時の縦横変換処理を行っているため、第６図の前実施
例と同様の効果を得ることかで舞るゆ 以ヒ説明（７た工うに、本発明に工ればページメモリが
不要となりそのメモリエリ比較的容普の小さなバッファ
メモを用いて縦横変換処理を行っているため、制御速度
が向上すると共に、制御が容紡となり、更に制卸カラ／
り等の制御１手段が簡潔となるという効果を得ることが
できる。

なお、本実施例では／ブロック７６ビツト単位でｌ１ｌ
Ｉ！理する場合について述べたが、濃度パターン変畳回
ＭＤＰとの間のデータ伝送レートが十分とれるならば／
ブロックとビット単位でもよい、また、本発明は機敏ヘ
ッドによる多色印刷にも好適であることは勿論である。

【図面の簡単な説明】

第１図は従来の印刷装置の構成の一例を示す斜視図、第
２図（４）お工び俤）社そｎぞ扛その入力側走査例と出
力側走査例を示す説明図、第３図Ｆｉ＃！／図の従来装
置の縦横変換手段の一例を示すブロック図、第り図は本
発明縦横変換装置の構成の一例を示すブロック図、第５
図は第９図のバッファメモリの構成の一例を示す説明図
、＠６図は第Ｖ図の装置の制御手順の一例を示すフロー
チャート、第７図は第Ｖ図の装置の制御手順の他の例を
示すフローチャートである。 １： ／・・・記録紙、　　　　　コ・・・紙送りローラ、３
・・・紙送りモータ、　　　ダ・・・紙ガイドローラ、
・１゜ オ・・・６己録ヘツド、　　　　６・・・キ、′纜リッ
ジ、７・・・ガイドレール、　　　！・・・ヘッド送す
モータ、９・・・タイミングベルト、ＩＯ・・・位置セ
ンサ、／／・・・１／クタンク、　　／２・・・インク
供給パイプ、／３．　／￥・・・フレキ７プル印刷配線
板、／！・・・中継端子板、　　　ＩＰ・・・入力装置
、ＦＭ・・・フレームメモリ（ページメモリ）、ＰＴ・
・・プリ／り、　　ＤＰ・・・濃度バター／変換回路、
ＣＰＵ・・・制御装ｆｉｌｌ（コントローラ）、ＢＭ・
・・バッファメモリ、　ＤＭ・・・データバッファ、Ａ
ＤＨ・・・アドレスバッファ、ＬＡＴ・・・ラッチ回路
、ＣＮＴ・・・カウンタ回路、　ＡＤＤ・・・加算器、
ＲＧＯ−ＲＧ／２７・・・パラレルシリアルレジスタ、
＾０−Ａ／、２７・・・ア／ドゲート、ＨＯ〜Ｈ／２７
・・・ノズル（マルチノズル）、ｖＨ・・・電源、ＲＤ
Ｙ／Ｂ８Ｙ・・・へ火傷ｑ、ＦＬＡＧ・・・フラグ信号
、゛へ・・・　　ライ鴨−ト信号、　　　ＲＤ・・リー
ド信号、ＳＦＴ・・・シフト信号、ＳＥＬ・・・セレク
タ信号、ＣＬＫ・・・クロック信号。 ：・。 、′・□ 特許出−へ　キャノン株式会社

Claims (1)

【特許請求の範囲】
1. 記録用ビットバター／データが入力餉うスク走査順に供
   給さ扛、前記データに基づき駆動する複数の記録素子が
   出力側ラスタ走査方向に対しほぼ直角に配置さ扛、前記
   データを格納し記録フォーマット形成のための縦横変換
   処理に用いられるバッファメモＩＪ　を有する記録装置
   において、前記データの前記バッファメモリへの書き込
   みｔ初期アドレスを基準に記録ヘッド走査ワード分加算
   したアドレス順に行い、前記バッファメモリから前記デ
   ータの読み出しを連続アドレス順に行う制御手段を有し
   、該手段にエリ１儂の縦横変換処理を行うようにしたこ
   とｔ特徴とする縦横変換装置。