JPS58195357A - 縦横変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力装置の走査方向と出力装置の走査方向が異
なる場合に木麹叫１走査方向の変換を行う走査方向変換
装置に関し、特に複数の記録素子を入力―のラスタ走査
方向に対し直角に配置しているマルチノズルインクジェ
ットプリンタやサーマル転写ブリ／りの如きシリアルプ
リンタに好適な入出力データの走査方向変換装置に関す
る。

上述の様なマルチノズルインクジェットプリンタの一般
的な構成例を第１図に示し、ここで／は記録媒体である
記録紙、コは記録紙／ｌ−矢印矢印方向（副走査方向）
に移送する一対の紙送りローラ、３Ｆｉ、紙送９０−ラ
２を駆動する紙送りモータ、グは記録平面を形成する一
対の紙ガイドローラ、ｊはｌ［数のノズル（記録素子）
？＋−有する記録へレド（マルチノズルインクジェット
ヘッド）、乙はその配録ヘッドｔｔ−載置してガイドレ
ール７に沿って矢印Ｘ軸方向（主走査方向）に往復動す
るキャリッジ、ｔはタイミングベルト９１に介してキャ
リッジ會駆動するヘッド送９モータ、／θは左端お工び
右熾のホームボジシＭ／に米たキャリッジ乙の移動位置
全検出する一対の位置セｙす、／／はインク供給パイプ
７２に介して記録ヘッドｊの各ノズルにイ／り會供給す
るインクタンク、７３Ｆｉ記碌ヘツド！の各ノズルへ駆
動信号を供給するフレキシブル印刷配線板、／４を社ド
ライバ回路（不図示）の出力端子と接続するフレキシブ
ル印刷配線板、／ｊは上述の両配線板／３お工び／４ｔ
ｔ−中継する中継端子板である。

記録ヘッド！の各ノズル社うスク走査方向（主走査方向
）に対し直角に、すなわち矢印Ｙ軸方向（副走査方向）
に−直線に並べらｎて配置されており、フレキシブル印
刷配ｗＡ板／３に介して供給されるドライバ回路からの
駆動信号（ｍ＊形成傷号）に基づき、インクを選択吐出
して記録紙／に記鎌画儂會形成する。このインクの吐出
は、例えばノズル内に発熱素子葡場め込み加圧パルスに
よる発熱で発生するバブル（気泡）でイ／り滴會吐出さ
せるバブルジェット方式等により行わｎる。

一方、テレビカメラの様な入力装置における原画【読取
る入力側走査は、一般に第一図に）の矢印で示す工うに
、入力側濃度データ【走査順に順次に一定時間で走査す
るテレビジＷＩ／式ラスクスキャン方式に似たラスクス
キャン方式で行われる。

ここで、図示の矢印はｈ４Ａ１１１Ｄ原画読堆９を行う
場合の３１２１ｊｉ素Ｘ　！／２画素分の走査＊１−示
ｔ、”ｃイる。しかるに、原画を再現記録する出力装置
の出力翻走査では、例えば記録ヘッドｊのノズル数が７
２本で７画素がｙドツトの場合とすると、７２本のマル
チノズルｊ−ｍｌ−３２画素分矢印Ｙ方向（副走査方向
）に同時に駆動しながら矢印Ｘ方向（主走査方向）にキ
ャリッジａｔ歩進させて印刷を行うＥいう走査方式が採
用されている。このように、記録素子ｔラスタ走査方向
に対し直角に複数配置している印刷装置では、入力側走
査方式と出力側走査方式とが異なることになるので、バ
ッフアメ量ＩＪ　ｋ介して入出力画像データの縦横方向
の変換処理を行うことが必要となる。

そこで、従来装置で框、一般に第３図に示す１うに、／
ページ分の画像データとしての濃度データ會配憶するペ
ージメモリ（フレームメモリ）ＦＭｔ設け、そめ：ペー
ジメモリＪ　Ｆ’　Ｍからノズル数に応１□、 じたデータ読出し制御會行うことに工り所望の縦横変換
処理【行っていた１例えば、入力装置ＩＰ　　）から供
給された時系列濃度データの／ベージ分ｔページメモリ
ＦＭに格納した後、格納し九濃度データを所定のブロッ
ク毎に読み出し、濃度パターン変換回路ＤＰへ供給して
中間ｍｔ−含むコ値記碌のための例えばり×タマトリッ
クスによるパターン変換処理を行い、その変換処理に１
９得られたビットバター／データを印刷装置ＰＴの記−
ヘッド！に供給して印刷上行なっていた。このとき、７
１本のマルチノズル１１−有する記録ヘッドＳｔ用い、
両走査方向に対しそｎぞれ〃ｑピッ）　（Ｊ／、２画素
）分の印刷ｔする場合、濃度方向データｔ−ｒビットペ
ージメモリＦＭは＆Ｑ、／　＃参　バイト　の記録容量
が必要となる。

仁の工うに、従来装置にあってはバッフアメ量りとして
画儂データ／ページ分の大きな記憶容量【必要とするベ
ージメモＩＪ　ｔ−用いて走査方向変換処理を行ってい
るため、制御が複雑となるばかりでなく、制菌速度が遅
くなるという問題があった。

本発明は、上述の点に鑑みてなされたもので、記録ヘッ
ドのマルチノズル数Ｘヘッド移動距離ｘノズルペシス数
（／■当りのノズル数）に相当するビット数の記憶容量
のビットパターンデータバノファメモリと所定のアドレ
ス制姉手段とにエリ、ページメモリを工費にして制御速
度を向上すると共に制御子Ｒｋ簡潔にし九走査方向変換
装置を提供すること【目的とする。

以下、図面全参照して本発明の詳細な説明する。

第グ図は本発明縦横変換装置の構成の一例ｒ示し、ここ
でＩＰは一儂データｋｌ１１度データとして時系列に供
給する入力装置、ＤＰは入力装置ＩＰから［豊に供給さ
れた濃度データχ）くター／変換してビットパターンデ
ータを送出する濃度バター７に換回路、８Ｍはデータバ
ッファＤＢｋ−介して濃度パターン変換回路ＤＰから／
ワード毎に供給さ扛るビットパターンデータを記憶する
バッファメモリである。このとき、配録ヘッド！のノズ
ル数【Ｎ、ヘッドｊの移動距離’Ｊｌ−Ｌ、ヘッド移動
距離／−当りのノズル数（ノズルペルス数＞ｋＰとする
と、上述のバッファメモリＢＭの記憶ビット数Ｂは次式
のが成立する工うに設定する。

Ｂ＝ＮＸＬＸＰ　　　　　　　　（１ 例えば、Ｎ　＝　１１個、Ｌ　＝　、ｌｔ４■、Ｐ＝／
号　で諷 あると、必要なバッファメモリＢＭの記憶容量は第５図
に示す工うにＢ　＝　Ｎ　Ｘ　ｔ、　ｘ　Ｐ　−ＩＩ　
／Ｊ’　ｘ　２０４１Ｊｒビツト、すなわち／ワード７
６ビツトとすると／輪作ワードである。

ＣＮＴは列方向のアドレス（下位アドレス）全指示する
カウンタ回路、ＬＡＴは行方向のアドレス（上位アドレ
ス）を指示するラッチ回路であり、両回路ＣＮＴお工び
ＬＡＴはそれぞれコントローラ（制御回路）　ＣＰＵか
ら供給されるパルス信号に１９歩進じ、クリア信号にエ
リリセットする。五〇〇はアドレス加算器であり、カウ
ンタＣＮＴおよびラッチＬＡＴの出力値上加算して得九
アドレス信号【アドレスバッファＡＤＲ１！−介してバ
ッファメモリＢＭに供給する。バックアメモリＢＭはそ
δアドレス信号が、１ト 指示するアドレスにデータｔ−＊　ｍ”！□□１込み、
またそのアドレス信号が指示したアドレスからデーｐ−
ｔｔ読み出す、　ＲＧＯ−ＲＧ／、２７はそれぞれバッ
ファメモＩＪ　ＢＭの出力端子と接続する７３個のパラ
レルシリアルレジスタ、Ｈσ〜Ｈ／２７は電源■ＨＶＣ
接続する／Ｊ側のノズル、Ａθ〜ム／２７は対広する各
レジスタＲＧＪ〜ＲＧ／２’）の出力値とコントローラ
ＣＰＵから供給されるクロック信号ＣＬＫとの論理積ｔ
と９、その演算結果會対応するノズルＨＯ〜Ｈ／２７に
供給する７２個のアンドゲートである。そのクロック信
号ＣＬＫ社各ノズルＨａ〜Ｈ／２７への通電時間（バブ
ルジェットの場合約／θμ５）ｔｉ９定するのに用いら
扛る。

ＲＤＹは一度パター／変換回路ＤＰのレディ状態を示す
レディ信号、１１８Ｙはビジィ状１１Ａ１ｒ示すビジィ
信号であり、両信号ＲＤＹ　＄ｉ−工びＢＡＹは変換回
路ＤＰからコントローラＣＰＵ　Ｋ供給される。　ｉｔ
’ＬＡＧ　はバッファメモＩＪＢＭへの書込み終了を示
すフラグ信号・）′ であり、コントローラＣＰＵから饋度パター／変換回路
ＤＰへ供給さ一λｖＩ／′ＲはコントローラＣＰＵから
バッファメモリ　　、′？給さｎる書込み（ライト）信
号／読出しくリード）信号である。また、ＲＤは読み出
し指示のリード信号、８ＦＴ　ｄ印刷時のンフト１」示
するシフト信号、８ＥＬはパラレルシリアルレジスタＲ
ＧＯ〜ＲＧ／、２７　ｋ選択指示するセレクタ信号であ
り、これらの信号ＲＤとＳｌｉ”ｒお工びＳＥＬはコン
トローラＣＰＵから各レジスタＲＧδ〜ＲＧ／、２７に
供給される。その他の構成は第７図ν工び第３図の従来
例と略同様なのでその詳細な説明を省略する。

次に、第９図おＬび第！因に示す本発明装置の制御動作
の一例を第６図のフローチャートを＃照して説明する。

まず、ステップＳ／においてコントローラＣＰＵの内部
レジスタＮの値１％／６＃にセットした後、ステップ５
２ＶＣおいてコントローラＣＰＵからクリア信号ＣＬＲ
／およびＣＬＲ，２ｋ送出してラッチ回路ＬＡＴおＬび
カラ／り回路ＣＮＴの値【零にクリア（リセット）する
と共に、ステップＳ３にお―てコントローラＣＰＵの内
部レジスタＸお工びＹの値ｔそれぞ０％７．２７１にセ
ットする。

続いて、ステップＳりに進み、濃度バター７変換回路Ｄ
Ｐからレディ信号ＲＤＹが送出さｎていると判定さ才ｔ
たとｆ！は、ステップｓｔにおいてバックアメモリＢＭ
へライト信号ｗｌ送出し、データバッファＤＢ′ｇｔ介
して供給さｎた／ブロック当ｖ７６ビツトのビットバタ
ー／データ七バッファメモリＢＭの指定アドレスに書き
込む、そのアドレスの指定はカラ／り回路ＣＮＴの値と
ラッチ回路ＬＡＴの値との加算値に相当するアドレス信
号により行われるから、最初のデータの書き込みは初期
アドレス番地％Ｑｌまたは（０，０＞に行われる。

次いで、ステップＳ乙において内部レジスタＸが零にな
ったか否かｔ判定し、否定判定の場合はステップＳ７で
パルス信号ＰＬＩＬＺ　ｋカウンタ回路ＣＮＴへ送出し
てそのカウント値ｆ％／Ｉだけ歩進（インクリメント）
シ、更にステッカｔで内部レジスタＸの値＝ｉ　％　／
　＃だけ減算（ディクリメント）シた後、再び上述のス
テップＳ４ｔの手順に戻り、レジスタＸが零と判定され
るまでステップ５４ｔ−８ｊｒの処理を繰り返す。

ステップ８６で肯定判定となると、ステップＳ？に飛び
、内部レジスタｘｔ−再び％　／、２７＃の値にセット
すると共にカラ／り回路ＣＮＴの値を零にクリアした後
、ステップＳ／θで内部レジスタＹが零になったか否か
會判定し、否定判定ならばステップ８／／でパルス信号
ＰＬＳ／　ｉ−ラッチ回路ＬＡＴへ送出してそのラッチ
回路ＬＡＴの値ｇ　％　／　＃だけ歩進じ、更にステッ
プＳ７２で内部レジスタＹの値ｔ％／Ｉだけ減算した後
、再び上述のステップＳ４ｔの手順に戻り、レジスタＹ
の値が零であると判定さｎるまでステップＳり〜Ｓ／、
２の手ａｔ繰り返す、ステップ８１０において内部レジ
スタＹの値が零になったと判定さｎると、バックアメモ
リＢＭへのパターンデータの読込み作業は完了するので
印刷開始のためのステップ８／３に飛ぶ。

ここで、カラ／り回路ＣＮＴの値はバッファメモラッチ
回路ＬＡＴの値が％Ｑｌの場合のアドレス番地坪 ｎ’／２７１１＊Ｉｆ″（０°／、２′、ｉ？、・、・
、１ぴ“”’１７′＠“ＣＮＴの値が１θｌでラッチ回
路ＬＡＴの値が％／ｌの場合のアドレス番地は’／Ｍｌ
または（／、Ｏ）となる（第５図参照）、従って、上述
の制御手順Ｓダ〜８／２の繰り返しにエリ、ステラス汀
における読み込み時の指定アドレスは第２図（Ａ）の入
力側走査順と同じくθ、／、コ、３．・・−・−・・／
２７．　／Ｊ’、　／、２り・・・・・・・・−・・／
乙、３８まえは（θ、θ）、（θ、／）・・・・・・・
・・（／、θ）・・・・・・・（／２７　、／２７　）
と連続的に変化し、その連続アドレス順にビットバター
／データがバッファメモリＢＭに格納さｎる。なお、そ
の際に／ブロック／乙ビットの単位で各アドレスに読み
込まれるから、各番地毎に７６ビツト、／ワードのデー
タが書き込ま扛ることとなる。

ビットパターンデータのメモリＢＭへの書き込みが完了
するとステップＳ／θでレジスタＹの値は零と判定され
るので、ステップＢ／３に飛び、ラッチ回路ＬＡＴの−
とカウンタ回路ＣＮＴの値【そ扛ぞれ零にクリアし、更
にステップＳ／りにおいて内部レジスタＸおｉびＹの値
會そ扛ぞれ％／λ７１に、同じＩｌｌ、ＩＩ□ 〈内部レジｊ、、りｚｔ・／６・に、内部レジスタＲＰ
お・Ｉｉ 工びＲＣＮＴ　ｋそ１・れぞれ零に初期設定する。

次に、バッファメモリＢＭからのデータを印刷す　する
ために出力装置が印刷準備がととのっている状態【示す
（１９図に図示せず）レディ信号１ｉ’ＲＩ）Ｙが送出
さ扛ているか否か【ステップ８Ｂにおいて判定し、肯定
判定ならばステップ８７乙に進み印刷準備に入る。内部
レジスタＲＰの値はＳＥＬボートからセレクタ信号ＳＥ
Ｌとして送出し、パラレルシリアルレジスタＲＧａ−Ｒ
Ｇ／２７のいずれか／）を順次に選択する。続いて、ス
テップ８／７においてライト信号Ｒ’にバッファメモリ
ＢＭに供給して、ステップＳ／Ｊ’においてリード信号
ＲＤ’を上述のレジスタＲＧＯ〜ＲＧ／、２７へ送出す
ることに↓す、アドレス信号で指定されたバッファメモ
リＢＭの指定アドレスに格納さｎたビットバター／デー
タ【セレクタ信号ＳＥＬで指示さｎたレジスタＲω〜Ｒ
ａ１２７のいずれか７つに格納する。バッファメモリＢ
Ｍからの最智の読み出しでは、ス゛テップ８／３でラッ
チ回路ＬＡＴの値も、カウンタ回路ＣＮＴの値も零にセ
ットされ、ステップＳ／りで内部レジスタＲＰの値も零
にセットさ扛ているから、バッファメモリＢＭの初期ア
ドレス’０１または（θ、θ）に格納されたデータが第
１のレジスタＲＧＯに格納される。

次いで、ステップ８／？において内部レジスタＸの値が
零になったか否かｔ判定し、否定判定ならば、ステップ
Ｓ〃に進み内部レジスタＸの値’ｒ’／１だけ減算する
と共に、内部レジスタＲＰの値＝ｊ、％／１だけ歩進し
た後、ステップＳ、２／においてラッチ回路ＬＡＴＯ値
ｗ　％　／　Ｉだけ歩進して再び上述のステップ８／！
　Ｋ戻９、内部レジスタＸの値が零でおると判定される
までステップ８／ｊ　−８２７の処理を繰り返す。

そのステップ８１３〜８２７の手順では、ラッチ回路Ｌ
ＡＴの値のみ歩進して、カラ／り回路ＣＮＴの値は変化
しないから、ステップ８／７における読み出しアドレス
指定はθ、　／＃、　、２．悩・・−・・・・／乙、。

お６・・・・・・−・・ｔ　九ｕ　Ｃ０，０）、　（／
、　Ｏ）、　（Ｊ、の、・−・・（／、２７．　Ｏ）　
−・・の様に初期アドレスを基単に／Ｉワード飛びに行
われる。また、ステップ８〃において内部レジスタＲＰ
の値は％／ｌづつ歩進するから、上述のステップ８／ｊ
　−８Ｊ／の処理に工９、バッファメモリＢＭに格納さ
れたビットバター／データ扛初期アドレス會基準に／Ｘ
ワードとびに７６ビツト単位で読み出され、パラレルシ
リアルレジスタＲＧ、０−　ＲＧ／２’）に順次格納さ
れる。

全部のレジスタＲＧ）　−ＲＧ／２７へのデータの書き
込みが完了すると、ステップ８／９において内部レジス
タＸの値は零となったと判定さ扛るから、次のステップ
８２２に飛びクロック信号ＣＬＫ　ｔ−各ゲートＡ＜）
〜Ａ１５へ供給するＲＧＯ〜ｎａ／ｊのシリアル出力ボ
ートにはＣＬＫが入るまえにＲＧの最上位ビットの出力
が用意されているＣＬＫの信号にあわせ／ＸＸピット一
時に印刷さ扛る。ステップＳ３においてシフ）信号ＳＦ
Ｔ’ｉ各パラレルシリアルレジスタＲＧ・０−　ＲＧ／
、２７に供給する。これに１９　ＲＧのＭＯＢの次のビ
ット内容がシリアルボート出力に用意される０次のステ
ップ８２’、ｔで７Ｘビツトマルチノズ゛□・ト。

ルヘッドを／ドツト分パルスモータで移動させる。

即ちヘラ１フ２４フ分の印刷ｔ；←、９える。８コで内
部レジスタＲＣＮＴ値が零でない　判定された場合はス
テップ８．２７でそのレジスタＲＣＮＴの値ｔ％／ｌだ
け減算した後、再びステップ８．２２の手順に戻り、レ
ジスタＲＣＮＴが零になるまでステップＳシト１Ｂの処
理上縁り返す。

仁こで、Ｌ述のシフト信号ＳＦＴは続出し対象のレジス
タＲＧＯ−ＲＧ／、２７　ｔ−すべて／上２１歩進させ
る。ノズルＨ０〜Ｈ／２７はクロック信号ＣＬＫに同期
して／Ｘ個同時駆動さｎ画偉形成會行う。ステップ８〃
〜Ｓゆお−の手順ｔ／乙回繰り返すと、レジスタＲＧＯ
〜ｎａｉ２７のデータすべてが印刷終了し、内部レジス
タＲＣＮＴの値が零となるので、次のステップＳぶに進
む。

次にステップ〔りに飛び、レジスタＹの値が零か否か會
判定し、否定判定ならばそのレジスタＹの値ｆ％／Ｉだ
け減算し友後、ステップ８３／の処理を行う、ステップ
８３／ではレジスタ２の値ｔ％／３１に、レジスタＲＰ
の−を零に、レジスタＲＣＮＴの値ｔ″％／３１に、　
ラッチ回路ＬＡＴの値を零に、レジスタＸの値ｔ・７２
７Ｍにり゛−ットし、更にカラ／り回＠　ＣＮＴ　０ｆ
ｔｉ　ｋ　ｓｙｚ　＆”・・Ｑ、＊＊　Ｌｆｔ、８、Ｘ
　ｆ　７７’　８／ｊの手順（戻り、ステップ８２９で
レジスタＹの値が零と判定されるまでステップ８／ｊ　
−Ｓ３θの処理を繰り返す。

バッファメモリＢＭの最後のコラムのデータを印刷する
と、レジスタＹは零となるから、ステップＳ３２に飛び
、レジスタＮの値が零となつ九か否かを判定し、否定判
定ならはステップ８３３に進みそのレジスタＮの値ｆ％
／Ｉだけ減算し、次のステップＳ３りにおいてヘッド送
りモータｌ全駆動してキャリッジリターンｔ−行うと共
に、紙送りモータ３奮駆動して第１図のＹ軸方向に／Ｊ
ドツト分の紙送りヶ開始し、ビットパターンデータ読込
み処理ルーチ／のステップＳ２に戻り、　レジスタＮが
零と判定さ扛るまでステップ８２〜８３３の処理を繰り
返す、／ページ分の印刷が完了するとレジスタＮの値は
零となるので、ステップ８３２からステップ８３３に飛
び、キャリッジリターンを行うと同時に紙送りモータ３
を駆動してヘッドｊｔ−ｊｌｅ鍮紙／の所定の印刷開始
位置にセットする・そして、新たな印刷作業の指示がな
ければそのｉｔ作業は中止となるが、新たな画儂の印刷
指示がめると１！は、ステップ８３６から、最初のステ
ップ８１０／に戻り、上述のステップＳ／θ／〜Ｓ／３
６の処理を繰り返す。

このように、本例ではマルチノズル数に対応した必要最
少限のバッファメモｌＪＢＭｋ用いて記録時の縦横変換
処理を行っているため、従来のページメモリと比較して
メモり容量が大幅に減少し、例えば、本例の場合である
と／／／６に減少するので、制御速度が著しく向上する
と共に、制御手段も簡撫にすることができる。特に、バ
ッファメモリＢＭの容量が小さいので、紙送り動作中に
バッファメモＩＪ　ＢＭへの読み込みｔ行うことが可能
であるから、印刷作業時間が大幅に短−する。

更に本例では、濃度バター／変換回路ＤＰから供給され
るパターンデータを連続アドレス順にバッファメモリＢ
Ｍに書き込み、印刷時には初期アドレスを基準にしてヘ
ッド走査ワード分のアドレス金欠々と加算して得られる
アドレスのデータ、すなわちヘッド走査ワード飛びのア
ドレスのデータをバッファメモリＢＭから読み出して印
刷することに工り記録時の走査方向変換処理を行ってい
るため、必要とする制御のカラ／りの数が減少して、か
つ制御が容易となる顕著な効果が得ら扛る。特に、制卸
カラ／りとしては上位アドレス七制御するラッチ回路Ｌ
ＡＴと下位のアドレスを制御するカウンタ回路ＣＮＴが
そｎぞ２１／個づつあればよく、それらの回路ＬＡＴお
よびＣＮＴに供給する歩道パルスＥクリア信号の制御’
ｉ＊＊込み時と読み出し時で変化させるによｐ走査方向
変換が容易に得られるからである。

第７図は第グ図お工び第！図に示す本発明装置の制御動
作の他の例を示す７０チヤートである。

まず、印刷指示に応じてステップＳ／θ／から開始する
が、そのステップＳ／θ／からステップ８／／２までの
手順は前実施例のステップＳ／かもステップ８／２ｒｃ
はぼ対応し、濃度パターン変換回路ＤＰからのビットバ
ター／データ音バッファメモリＢＭに書き込む処理を行
う、ただ、、、、！、本実施例では処理手順内で制御対
象のラッチ、回路ＬＡＴとカラ／り回路。ＮＴゎヵ８□
。、わ、：１８ケツオ８７７１おける歩進は上位アドレ
ス（ラインアドレス）１に制御するラッチ回路ＬＡＴの
値に対して行わｎ１ステツプ５１０９においてそのラッ
チ回路ＬＡＴＯ値ｔクリアした後、ステップＳ／／／に
おける歩進は下位アドレス（コラムアドレス）を制御す
るカウンタ回路ＣＮＴの値に対して行わｎるという点で
相違がある。その結果、ステップ８１０６におけるバッ
ファメモリＢＭの書き込みアドレス指示は、０．　／、
２Ｚ。

Ｊ乙・・−・・・・・・／Ωお、　／、　／２９．−・
−・−・を九は（θ、θ）、（／。

θ）、　＜２．０）・・・・−・・（／２７．θ）、　
ＣＯ，／）、　（／、　／）・・・・・の様に初期アド
レス【基単に７２ワード飛びに行われる。これに工９、
濃度パターン変換回路ＤＰからのビットパターンデータ
はそのアドレス指定に従って／、ｘアドレス飛びにバッ
ファメモリＢＨに順次書き込まれる。

次に、ステップ８／／θで内部レジスタＹが零であると
判定さｎると、ステップＳ／／３に飛ぶが、そのステッ
プ８／／３からステップ８／３／　ｔでの手順□ は前実施例の・ステップ８／３からステップ８３／には
□え１．２；・し７７７２，８□、−一え、。

′Ｎ ドパターンデータ【走査方向変換して印刷する処理を行
う、ただし、本実施例では、処理手順内の制御対象のラ
ッチ回路ＬＡＴとカラ／り回路ＣＮＴとが相互に入れ換
わり、ステップ８／２／における歩進はカウンタ回路Ｃ
ＮＴの値に対して行われ、ステップＳ７３／においては
カウンタ回路ＣＮＴ　ｋクリアすると共にラッチ回路Ｌ
ＡＴの値を歩進するという点で相違がある。その結果、
ステップＳ／／７におけるバッフメモリＢＭの読み出し
アドレス指示は、θ、　／、　２．３．グ・・・・・・
・・・／ぶ、　／２７．／Ｉ１．　／２．　　または（
θ、θ）、（θ、　／）、　（θ、２）・・・・・・・
（θ、　／、２７）、　＜／、０）。

（／、　／）・・−・−・・（コ、　Ｏ）、　＜２．　
／）、　（２，２）・・・・・・・の様に初期アドレス
を基準に連続アドレスで行われる。

そのアドレス指定に従って連続アドレス順に行われる。

しかし、最初のノ（ラフアメモリＢＭの書き込みは／ｊ
ワードとびに行われているので、その走査方向変換の結
果は第６図の前実施例と一様となる。なお、その他の制
篩手Ｎ＃Ｉは８８４図の前実施例と同様なのでその詳細
な説明は省略する。

この↓うに、本例では、濃度ツクターン変換回路ＤＰか
らバッファメモリＢＭへのピットノ（ターンデータの書
き込みｔ初期アドレス會基単にしてヘッド走査ワード分
のアドレスを順次加算して得らｎるアドレス、すなわち
ヘッド走査ワード飛びのアドレスに対して順次行わせ、
印刷時には初期アドレスｒ基準に連続アドレス順にバッ
ファメモリＢＭから読み出して印刷することにＬｖ記録
時の縦横変換処理を行っているため、第６図の前実施例
と同様の効果を得ることができる。

以上説明した１うに、本発明にｚｒｔはページメモリが
不要となりそのメモリエリ比較的容量の小さなバックア
メモリを用いて縦横変換処理全行っているため、制御速
度が向上すると共に、制御が容易となり、更に制御カウ
ンタ等の制御手段が簡潔となるという効果を得ることが
できる。

なお、本実施例では／ブロック／６ビツト単位で処理す
る場合について述べたが、濃度パターン変換回路ＤＰと
の間のデータ伝送レートが十分と扛るならばｌブロック
ｔビット単位でも工い、ｔ＋、本発明は複数ヘッドによ
る多色印刷にも好適であることＦｉ勿論である。

【図面の簡単な説明】

第７図は従来の印刷装置の構成の一例を示す斜視図、＃
！２図（Ａ）お１び０３）はそれぞれその入力側走査例
と出力側走査例を示す説明図、第３図は第１図の従来装
置の縦横変換手段の一例を示すブロック図、第９図は本
発明縦横変換装置の構成の一例を示すブロック図、第！
図は第９図のバッファメモリの構成の一例を示す説明図
、第６図は＠ダ図の装置の制御手順の一例を示す７０−
チャート、第２図は第９図の装置の制御手順の他の例を
示すフローチャートである。 ／・・・配録紙、　　　　　コ・・・紙送りローラ、３
・・・紙送りモータ、　　　グ・・・紙がイドローラ、
ｊ・・・配録ヘッド、　　　６・・・キャリッジ、７・
・・ガイドレール、　　！・・・ヘッド送すモータ、？
・・・タイミングベルト、／θ・・・位置センサ、−・ ：・１．： ／／・・・イ／ツタ／り、　　／２・・・イン、：″り
供給パイプ、／３　、　／Ｋ・・・フレキシブル印刷配
線板、／ｊ・・・中継地子板、　　　ＩＰ・・・入力装
置、ＦＭ・・・フレームメモリ（ページメモリ）、ＰＴ
・・・プリンタ、　　　　ＤＰ・・・＃度バター／変換
回路、ＣＰＵ・・・制御装置（コントロー−））、ＢＭ
・・・パックアメモリ、ＤＭ・・・データバツ？ア、Ａ
ＤＨ・・・アドレスバッファ、ＬＡＴ・・・ラッチ回路
、ＣＮＴ・・・カラ／り回路、　ＡＤＤ・・・加算器、
ＲＧＯ〜Ｒａ／２７・・・パラレルシリアルレジスタ、
Ａθ〜Ａ／２７・・・アンドゲート、 Ｈθ〜Ｈ／２・・・ノズル（マルチノズル）、ＶＨ・・
・１！源、　　　　４ｓＹ・・・′デ％シイ信号、ＤＹ ＦＬＡＧ・・・フラグ信号、　　当ト・・ライー−ドｇ
！号、ＲＤ・・・リード信号、　　　８ＦＴ・・・シフ
ト信号、ＳＥＬ・・・セレクタ信号、ＣＬＫ・・・クロ
ック信号。 餐　嗣　４ｉ　　番 舗　４１４４

Claims (1)

【特許請求の範囲】
1. 記録用ビットバター７データが入力側ラスタ走査順に供
   給され、前記データに基づき駆動する記録素子が出力側
   ラスタ走査方向に対しほぼ直角に複数配置されている記
   録装置において、前記記録素子の数音Ｎ、前記出力側ラ
   スタ走査方向に対する前記記録素子の移動距離ｔ−Ｌ、
   単位距離当りの前記記録素子の数’（ｌ−Ｐとしたとき
   に、記憶容量がＮＸＬＸＰビットであるバッファメモリ
   會有し、該バッファメモＩＪ　Ｋよって記鍮時の縦横変
   換処理を行う↓うにしたことを特徴とする縦横変換装置
   。