JP3351398B2 - データ通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＨＳ（Personal
Handyphone System）等のデータ通信装置に関するもの
である。

【０００２】

【従来の技術】図２にはデータ通信装置の主要な構成部
分がブロック図により示されている。この図２に示すデ
ータ通信装置１は、アンテナ２と、無線ユニット（ＲＦ
Ｕ）３と、ベースバンドＩＣ（ＢＢＩＣ）４と、ＣＰＵ
５と、ＲＡＭ６と、フラッシュメモリ７と、ＥＥＰＲＯ
Ｍ８と、ＤＴＥ Ｉ／Ｆ９とを有して構成されている。

【０００３】このような構成を備えたデータ通信装置１
では、アンテナ２により信号が受信されると、上記ＲＦ
Ｕ３とＢＢＩＣ４によって上記受信信号から所定の様々
な情報（データ）が取り出されてＣＰＵ５に供給され、
それら情報に基づいてＣＰＵ５は様々な制御動作を行
う。

【０００４】また、情報を送信する際には、送信したい
情報がＣＰＵ５からＢＢＩＣ４に出力され、その情報は
ＢＢＩＣ４とＲＦＵ３によって送信用の信号に乗せられ
てアンテナ２から外部に送信される。

【０００５】ところで、この図２に示すデータ通信装置
１には上記の如くＲＡＭ６とフラッシュメモリ７とＥＥ
ＰＲＯＭ８の３種の記憶手段が設けられている。上記Ｃ
ＰＵ５の制御動作によって、必要に応じて、それら記憶
手段に情報が書き込まれたり、また、上記記憶手段に格
納されている情報が読み出される。

【０００６】上記フラッシュメモリ７は装置電源がオフ
しても格納している情報を保持する不揮発性記憶部であ
り、データ通信装置１の通信用プログラム等のプログラ
ムが格納されるプログラム格納領域７ａと、情報（デー
タ）を格納するデータ格納領域７ｂとに大きく区分され
ている。上記データ格納領域７ｂには情報を１つ以上格
納し得るセクター１０が複数区分形成されている。

【０００７】上記ＥＥＰＲＯＭ８は不揮発性記憶部であ
り、このＥＥＰＲＯＭ８には、図２に示すように、バッ
ファ１１が形成されている。上記バッファ１１とは、例
えばＣＰＵ５の動作によって時々刻々と発生する演算結
果等の予め定められた情報（バッファ格納用情報）が時
系列的に格納されるものである。

【０００８】図３には上記バッファ１１の構成例が模式
的に示されている。この図３に示すように、バッファ１
１には複数の記憶部Ｒが区分形成されている。上記各記
憶部Ｒはそれぞれ１つの情報を格納するものであり、各
記憶部Ｒにはそれぞれバッファ格納用情報を格納してい
く順番が定められている。バッファ１１では、例えば、
まず、ＣＰＵ５の動作等によってバッファ格納用情報Da
ta１が発生したときにはそのバッファ格納用情報Data１
は１番目の記憶部Ｒ１に格納される。次に、バッファ格
納用情報Data２が発生した場合には次の順番の記憶部Ｒ
２にバッファ格納用情報Data２が格納される。さらに、
バッファ格納用情報Data３が発生した場合には次の順番
の記憶部Ｒ３にバッファ格納用情報Data３が格納され
る。

【０００９】このように、バッファ１１では、バッファ
格納用情報Data１，Data２，Data３，・・・を発生順に
応じた順番の上記記憶部Ｒ１，Ｒ２，Ｒ３，・・・に順
次格納していく。そして、最後尾の記憶部Ｒｎまでバッ
ファ格納用情報DataＮが格納されると、次に発生したバ
ッファ格納用情報は、先頭に戻って記憶部Ｒ１に格納さ
れる。これ以降に発生したバッファ格納用情報は、上記
同様に、その発生順に、順次上記記憶部Ｒ２，Ｒ３，・
・・に格納されていく。なお、情報が既に格納されてい
る状態の記憶部Ｒにバッファ格納用情報を格納すること
を、以下、更新格納と記す。

【００１０】

【発明が解決しようとする課題】ところで、従来では、
上記のように、バッファ１１はＥＥＰＲＯＭ８に形成さ
れていたが、本発明者は、情報処理速度の高速化を図
り、かつ、装置電源がオフしてもバッファ内の情報を保
持したいという観点から、バッファ１１を上記フラッシ
ュメモリ７に形成することを考えた。しかしながら、フ
ラッシュメモリ７にバッファ１１を形成すると、次に示
すような問題が生じる。

【００１１】フラッシュメモリ７にバッファ１１を形成
する場合には、フラッシュメモリ７における複数のセク
ター１０のうちの１つのセクター１０がバッファ１１と
して定められることとなる。また、フラッシュメモリ７
では、セクター１０に格納されている複数の情報の中か
ら唯１つの情報のみを消去することはできず、セクター
１０単位で情報を消去するという特有な性質がある。

【００１２】上記のことから、フラッシュメモリ７にバ
ッファ１１を設けた場合には、既に情報が格納されてい
るバッファ１１の記憶部Ｒに新たに発生したバッファ格
納用情報を更新格納する際に、次に示す手順でもって、
バッファ格納用情報を上記記憶部Ｒに更新格納すること
となる。

【００１３】例えば、上記ＣＰＵ５の動作によって、バ
ッファ格納用情報DataＷを記憶部Ｒ２に更新格納する場
合を例にする。まず、バッファ１１に格納されている情
報を全て読み出し、この読み出した情報をＲＡＭ６に書
き込む（複写する）。

【００１４】このように、バッファ１１からＲＡＭ６に
情報を複写した以降には、フラッシュメモリ７のバッフ
ァ１１に格納されている情報を全て消去する。一方、上
記ＲＡＭ６では個々の情報毎に消去・変更が可能である
ことから、ＲＡＭ６において、上記バッファ１１からＲ
ＡＭ６に複写した情報（以下、バッファ１１の複写情報
と記す）の中の、更新対象の記憶部Ｒ２に対応する情報
Data２を上記バッファ格納用情報DataＷに変更する。そ
の後、上記ＲＡＭ６から変更後のバッファ１１の複写情
報を読み出して上記空白状態のバッファ１１に格納す
る。

【００１５】このようにして、バッファ１１へのバッフ
ァ格納用情報の更新格納動作が完了する。

【００１６】上記のように、バッファ格納用情報をバッ
ファ１１へ更新格納する際には、必ず、バッファ１１に
格納されている全ての情報を消去するという情報消去動
作を行わなければならない。このバッファ１１（セクタ
ー１０）の情報の消去には例えば約１秒という多くの時
間を要し、その情報消去中には、それ以外の処理（タス
ク）を行うことができない。このために、データ通信装
置１の通信中には、上記バッファ１１の情報消去動作を
割り込ませることはできない。このことにより、フラッ
シュメモリ７にバッファ１１を形成すると、データ通信
装置１の通信中にはバッファ１１にバッファ格納用情報
を更新格納することができないという問題が生じる。

【００１７】この問題が生じるために、実質的には、フ
ラッシュメモリ７にバッファ１１を形成することができ
なかった。

【００１８】本発明は上記課題を解決するために成され
たものであり、その目的は、情報処理速度の高速化が図
れる不揮発性記憶部であるフラッシュメモリにバッファ
を形成することが可能なデータ通信装置を提供すること
にある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、この発明は次に示すような構成をもって前記課題を
解決する手段としている。すなわち、第１の発明は、不
揮発性記憶部であるフラッシュメモリを有し、このフラ
ッシュメモリには複数の情報が時系列的に格納される主
バッファ領域と、この主バッファ領域内の情報の更新不
可期間中に主バッファ格納用情報を補助的に格納する予
備バッファ領域とが設けられており、上記予備バッファ
領域に情報が格納されている状態で上記主バッファ領域
の情報更新可のタイミングとなったときに、主バッファ
領域と予備バッファ領域に格納されている情報のうちの
時間的に若い情報から主バッファ領域に格納可能な容量
を越えない情報を読み出して該読み出した情報を上記主
バッファ領域へ格納し直す情報格納制御部が設けられて
いる構成をもって前記課題を解決する手段としている。

【００２０】第２の発明は、上記第１の発明の構成を備
え、情報格納制御部は、予備バッファ領域に情報が格納
されている状態で主バッファ領域の情報更新可のタイミ
ングとなったときに、主バッファ領域と予備バッファ領
域に格納されている情報のうちの時間的に若い情報から
未使用情報を読み出して該読み出した情報を上記主バッ
ファ領域へ格納し直す構成としたことを特徴として構成
されている。

【００２１】第３の発明は、上記第１又は第２の発明の
構成を備え、予備バッファ領域に情報が格納されている
状態で主バッファ領域の情報更新可のタイミングとなっ
たときに主バッファ領域と予備バッファ領域に格納され
ている情報のうちの時間的に若い情報から読み出す情報
読み出し部と、主バッファ領域内の情報を全て消去して
上記情報読み出し部により読み出された情報を主バッフ
ァ領域内に格納する情報更新部と、予備バッファ領域の
情報が主バッファ領域に格納された以降に予備バッファ
領域に格納されていた情報を全て消去して次の情報格納
に備える予備バッファ格納準備部とを有していることを
特徴として構成されている。

【００２２】第４の発明は、上記第３の発明の構成を備
え、情報更新部および予備バッファ格納準備部は、デー
タ通信装置の処理休止中であるアイドル期間を利用し
て、消去対象の情報を消去する構成と成していることを
特徴として構成されている。

【００２３】第５の発明は、上記第１又は第２又は第３
又は第４の発明の構成を備え、予備バッファ領域に格納
することが可能な情報の容量は、主バッファ領域の格納
可能容量よりも多くなっていることを特徴として構成さ
れている。

【００２４】上記構成の発明において、フラッシュメモ
リには主バッファ領域と予備バッファ領域を設ける。上
記主バッファ領域内の情報の更新不可期間、例えば、デ
ータ通信装置が通信中であり、かつ、主バッファ領域の
全領域に情報が格納されているときには、情報格納制御
部によって、主バッファ格納用情報はその発生順に予備
バッファ領域に順次格納されていく。このようにして予
備バッファ領域に情報が格納された後に、主バッファ領
域の情報更新可のタイミングとなったときには、情報格
納制御部は、主バッファ領域と予備バッファ領域に格納
されている情報のうちの上記主バッファ領域に格納可能
な容量を越えない情報を読み出して該読み出した情報を
主バッファ領域に格納し直す。

【００２５】これ以降に、予備バッファ領域の情報を消
去して次の情報格納に備えることで、予備バッファ領域
は主バッファ領域の情報の更新不可期間となったときに
は空白の状態となっている。このことにより、主バッフ
ァ領域の情報の更新不可期間中には、予備バッファ領域
の情報消去動作を行うことなく、主バッファ格納用情報
は、直ちに、予備バッファ領域に格納されることとな
る。したがって、通信中に、フラッシュメモリの情報を
消去するという消去動作を行うことなく、主バッファ領
域の情報の更新不可期間であっても、時々刻々と発生す
る主バッファ格納用情報を確実に記憶していくことがで
きることとなり、実質的に、バッファをフラッシュメモ
リに設けたデータ通信装置を提供することができる。

【００２６】

【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づいて説明する。

【００２７】この実施形態例において特徴的なことは、
図１に示すように、フラッシュメモリ７に主バッファ領
域１２と予備バッファ領域１３を形成したことと、ＣＰ
Ｕ５に図１に示す制御構成を設けたことである。それ以
外の構成は前記従来例とほぼ同様であり、この実施形態
例の説明において、前記従来例と同一構成部分には同一
符号を付し、その共通部分の重複説明は省略する。

【００２８】上記のように、この実施形態例では、フラ
ッシュメモリ７には主バッファ領域１２と予備バッファ
領域１３が形成されており、これら主バッファ領域１２
と予備バッファ領域１３によってバッファ１１が構成さ
れている。

【００２９】上記主バッファ領域１２はフラッシュメモ
リ７における１つのセクター１０により構成されてお
り、前記図３に示すように複数の記憶部Ｒが区分形成さ
れている。予備バッファ領域１３は上記主バッファ領域
１２と同様の構成を備えているが、この予備バッファ領
域１３に格納することができる情報の容量は、主バッフ
ァ領域１２に格納可能な容量よりも多くなっている。例
えば、その予備バッファ領域１３の情報の容量は、上記
主バッファ領域１２の情報更新不可期間中（データ通信
装置１の通信中等の、主バッファ領域１２の情報消去が
できない期間中）に発生する予め定まる主バッファ格納
用情報の容量に、余裕容量および上記主バッファ領域１
２に格納可能な容量を加算した容量と成っている。

【００３０】この実施形態例では、ＣＰＵ５は、上記フ
ラッシュメモリ７における主バッファ領域１２と予備バ
ッファ領域１３への情報の格納制御を行う特有な制御構
成を備えている。すなわち、図１に示すように、ＣＰＵ
５は、バッファ情報格納指令部１５とＣＰＵ動作監視部
１６と情報格納制御部１７と情報更新部１８と予備バッ
ファ格納準備部２０と情報読み出し部２１と情報変更部
２２と情報書き込み部２３と消去部２４とバッファ容量
制御部２５とを有して構成されている。

【００３１】ＣＰＵ動作監視部１６はＣＰＵ５の動作状
態を監視する構成を備えている。バッファ情報格納指令
部１５は演算結果等の予め定められた主バッファ格納用
情報が発生した場合に、その主バッファ格納用情報を情
報格納指令として情報格納制御部１７に加える構成を備
えている。

【００３２】上記情報格納制御部１７は上記主バッファ
格納用情報を主バッファ領域１２あるいは予備バッファ
領域１３に格納する情報格納動作を制御するものであ
り、例えば、情報格納制御部１７は次に示すように動作
する。情報格納制御部１７は、上記バッファ情報格納指
令部１５から主バッファ格納用情報が加えられると、フ
ラッシュメモリ７の主バッファ領域１２に、情報が格納
されていない空白の記憶部Ｒが有るか否かを判断する。

【００３３】この情報格納制御部１７は、上記判断動作
により、空白の記憶部Ｒが有ると判断したときには、情
報書き込み部２３に上記主バッファ格納用情報を出力す
る。情報書き込み部２３は、その加えられた主バッファ
格納用情報を発生順に応じた順番の空白の記憶部Ｒに格
納する。これにより、主バッファ格納用情報の格納動作
が終了する。

【００３４】また、上記情報格納制御部１７は、前記空
白の記憶部Ｒの有無判断動作によって、主バッファ領域
１２に空白の記憶部Ｒが無いと判断したときには、主バ
ッファ格納用情報を主バッファ領域１２に更新格納する
こととなるので、次に示す動作を続けて行う。

【００３５】情報格納制御部１７は、上記ＣＰＵ動作監
視部１６の監視情報を取り込み、該監視情報に基づいて
主バッファ領域１２内の情報の更新不可期間中であるか
否かを判断する。情報格納制御部１７は、主バッファ領
域１２内の情報の更新不可期間中で無いと判断したとき
には、つまり、主バッファ領域１２の情報更新可の状態
であると判断したときには、情報読み出し部２１と情報
変更部２２と情報書き込み部２３をそれぞれ動作させ
て、上記主バッファ格納用情報を主バッファ領域１２に
更新格納する。

【００３６】具体的には、情報格納制御部１７は、ま
ず、情報読み出し部２１に読み出し指令を発する。情報
読み出し部２１は、その指令を受けて、主バッファ領域
１２の全ての情報を読み出して情報書き込み部２３に出
力し、また、上記情報格納制御部１７は情報書き込み部
２３に書き込み指令を出力する。情報書き込み部２３
は、上記書き込み指令および主バッファ領域１２の情報
を受けて、その主バッファ領域１２の情報をＲＡＭ６に
書き込み（複写する）。

【００３７】このように、主バッファ領域１２の全情報
がＲＡＭ６に複写された後に、情報格納制御部１７は、
情報変更部２２に主バッファ格納用情報を出力し、ま
た、消去部２４に消去指令を発する。これにより、上記
情報変更部２２は、上記ＲＡＭ６に格納されている主バ
ッファ領域１２の複写情報の中の、更新対象の記憶部Ｒ
に対応する情報を上記主バッファ格納用情報に変更す
る。また、消去部２４は、上記消去指令を受けて、主バ
ッファ領域１２に格納されている情報を全て消去する。

【００３８】そして、上記情報変更部２２による情報の
変更動作および消去部２４による情報消去動作が終了し
た後には、情報格納制御部１７は、情報読み出し部２１
によって、ＲＡＭ６から上記変更後の主バッファ領域１
２の複写情報を読み出させて情報書き込み部２３に出力
させ、該情報書き込み部２３によって上記変更後の主バ
ッファ領域１２の複写情報を空白状態の主バッファ領域
１２に格納させる。これにより、主バッファ領域１２の
情報更新可期間における主バッファ格納用情報の主バッ
ファ領域１２への更新格納動作が完了する。

【００３９】また、情報格納制御部１７は、主バッファ
領域１２内の情報の更新不可期間中には、次に示すよう
に主バッファ格納用情報の格納動作を制御する。例え
ば、情報格納制御部１７は、主バッファ領域１２に空白
の記憶部Ｒが無く、かつ、前記ＣＰＵ動作監視部１６の
監視情報に基づいて主バッファ領域１２内の情報の更新
不可期間中であることを検知しているときに主バッファ
格納用情報が加えられたときには、上記情報書き込み部
２３によって、その主バッファ格納用情報を予備バッフ
ァ領域１３に時系列的に順次格納させる。

【００４０】そして、上記のように予備バッファ領域１
３に主バッファ格納用情報が格納されている状態のとき
に、情報格納制御部１７は、ＣＰＵ動作監視部１６の監
視情報に基づいて、主バッファ領域１２の情報の更新不
可状態から更新可状態に移行したことを検知したときに
は、情報更新部１８に情報の並べ換え開始指令を発す
る。この指令に基づいて、情報更新部１８は、情報読み
出し部２１と情報書き込み部２３と消去部２４の動作を
制御させて、主バッファ領域１２と予備バッファ領域１
３に格納されている情報のうちの時間的に若い情報から
主バッファ領域１２に格納可能な容量分の情報を主バッ
ファ領域１２に格納し直す。

【００４１】具体的には、情報更新部１８は上記情報格
納制御部１７から情報の並べ換え開始指令を受けると、
情報読み出し部２１によって、上記主バッファ領域１２
と予備バッファ領域１３に格納されている情報のうちの
時間的に若い情報から主バッファ領域１２に格納可能な
容量分の情報を読み出させる。この際、予備バッファ領
域１３に格納されている情報の容量が主バッファ領域１
２に格納可能な容量以上である場合には、予備バッファ
領域１３の情報のうちの時間的に若い情報から主バッフ
ァ領域１２に格納可能な容量分だけの情報が予備バッフ
ァ領域１３から読み出される。また、予備バッファ領域
１３の格納情報容量が主バッファ領域１２の格納可能な
容量未満である場合には、予備バッファ領域１３に格納
されている全ての情報、および、主バッファ領域１２に
格納されている情報の中の時間的に若い情報から、上記
予備バッファ領域１３の格納情報容量と加算して主バッ
ファ領域１２の格納可能な容量となる容量分が読み出さ
れる。

【００４２】このように読み出された情報は情報読み出
し部２１から情報書き込み部２３に出力される。また、
情報更新部１８は、情報書き込み部２３に書き込み指令
を発し、該情報書き込み部２３によって、上記読み出さ
れた情報をＲＡＭ６に複写させる。

【００４３】また、情報更新部１８は、上記情報の並べ
換え開始指令を受けると、消去部２４に消去指令を発す
る。この消去部２４はＣＰＵ動作監視部１６の監視情報
を時々刻々と取り込み、この監視情報に基づいて、デー
タ通信装置１が処理休止中であるアイドル期間であるか
否かを判断する。消去部２４は上記情報更新部１８から
消去指令を受けた以降には、アイドル期間であると判断
している期間のみ、主バッファ領域１２に格納されてい
る情報の消去を行う。

【００４４】なお、通常、アイドル期間は主バッファ領
域１２の全ての情報を消去するのに要する時間よりも十
分に長い。このことから、多くの場合、１回のアイドル
期間で主バッファ領域１２の全ての情報は消去部２４に
よって消去することができる。しかし、例えば短いアイ
ドル期間が断続的に発生する場合には、主バッファ領域
１２の情報は１回のアイドル期間では消去し切れず、時
分割的に消去されることとなる。

【００４５】情報更新部１８は、上記消去部２４によっ
て主バッファ領域１２内の全ての情報が消去し終えたこ
とを検知したときには、情報読み出し部２１によって、
ＲＡＭ６から前記主バッファ領域１２と予備バッファ領
域１３の複写情報、あるいは、予備バッファ領域１３の
みの複写情報を読み出させ、情報書き込み部２３によっ
て、その複写情報を空白状態の主バッファ領域１２に格
納する。

【００４６】このように、情報更新部１８によって、主
バッファ領域１２と予備バッファ領域１３に格納されて
いる情報のうちの時間的に若い情報から主バッファ領域
１２に格納可能な容量分の情報が主バッファ領域１２に
格納し直されてバッファ１１の情報の並べ換えが完了す
る。

【００４７】ところで、主バッファ領域１２や予備バッ
ファ領域１３では、時間的に古い情報から順に読み出し
使用されて用済み情報となる。換言すれば、未使用な情
報は必要な情報である。このことから、主バッファ領域
１２と予備バッファ領域１３に格納されている情報の中
の未使用な情報の容量が主バッファ領域１２の格納可能
容量を越えてしまうと、上記の如くバッファ１１の並べ
換えを行ったときに、必要な情報の一部が削除されてし
まうという重大な問題が生じる。

【００４８】そこで、バッファ容量制御部２５は、情報
格納制御部１７の動作情報に基づいて予備バッファ領域
１３に主バッファ格納用情報を格納していることを検知
しているときには、主バッファ領域１２と予備バッファ
領域１３に格納されている情報のうちの未使用な情報の
容量を監視する。バッファ容量制御部２５は、上記監視
動作により、その未使用な情報の容量が上記主バッファ
領域１２の格納可能容量を越えてしまうと判断したとき
には、予備バッファ領域１３への主バッファ格納用情報
の書き込みを阻止する。このバッファ容量制御部２５に
よって、上記バッファ１１の並べ換えの際に必要な情報
の一部が削除されてしまうという問題を防止することが
できる。

【００４９】予備バッファ格納準備部２０は、上記情報
更新部１８の制御動作によってバッファ１１の情報の並
べ換えが終了したことを検知した以降に、消去部２４に
よって、予備バッファ領域１３に格納されている情報を
消去させる。

【００５０】この予備バッファ領域１３の消去に関して
も、前記主バッファ領域１２の消去と同様に、消去部２
４は、データ通信装置１のアイドル期間を利用して予備
バッファ領域１３の情報の消去を行う。これにより、次
の予備バッファ領域１３への情報格納動作に備える。

【００５１】この実施形態例によれば、フラッシュメモ
リ７には主バッファ領域１２に加えて、予備バッファ領
域１３を設け、主バッファ領域１２への情報更新不可期
間中に主バッファ領域１２に空白の記憶部Ｒが無い場合
には、主バッファ格納用情報を予備バッファ領域１３に
補助的に格納する構成とした。また、この実施形態例で
は、予備バッファ格納準備部２０が設けられ、この予備
バッファ格納準備部２０により、予備バッファ領域１３
を空白状態にして主バッファ領域１２の情報の更新不可
期間における情報の格納に備える構成を備えている。

【００５２】これらの構成により、主バッファ領域１２
の情報の更新不可期間中には、非常に多くの時間を要す
る情報消去動作を行わずに、主バッファ格納用情報を主
バッファ領域１２あるいは予備バッファ領域１３に格納
することができることとなる。このことにより、従来の
問題、つまり、情報消去動作を行わなければならないこ
とに起因して主バッファ領域１２への情報更新不可期間
中に主バッファ格納用情報をバッファに記憶することが
できないという問題を防止することができ、実質的に、
フラッシュメモリ７にバッファ１１を形成することを実
現させる。

【００５３】また、この実施形態例では、データ通信装
置１のアイドル期間を利用して主バッファ領域１２や予
備バッファ領域１３の情報の消去を行う構成とした。こ
のために、わざわざ主バッファ領域１２や予備バッファ
領域１３の情報消去を行う時間を割くことなく、他の処
理が行われていない隙間の時間を利用して消去対象の情
報を消去することができる。このことから、ＣＰＵ５を
効率良く稼働させることができる。

【００５４】さらに、この実施形態例では、予備バッフ
ァ領域１３の情報容量は、主バッファ領域１２の情報容
量よりも多くなっている。このことにより、主バッファ
領域１２の情報の更新不可期間中に、予備バッファ領域
１３が満たされてしまって予備バッファ領域１３に主バ
ッファ格納用情報を格納することができないという事態
発生を確実に防止することができる。

【００５５】なお、この発明は上記実施形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施形態例では、主バッファ領域１２や予備バ
ッファ領域１３から読み出された情報はＲＡＭ６に一時
的に格納する構成であったが、例えば、上記主バッファ
領域１２や予備バッファ領域１３から読み出された情報
をＥＥＰＲＯＭ８あるいはＣＰＵ５の内蔵メモリに格納
するように構成してもよい。

【００５６】また、上記実施形態例では、予備バッファ
領域１３の情報容量は主バッファ領域１２の情報可能容
量よりも多くなっていたが、例えば、主バッファ領域１
２の情報の更新不可期間中に発生する予め求まる主バッ
ファ格納用情報の容量が主バッファ領域１２の情報可能
容量よりも十分に少ない場合には、予備バッファ領域１
３の情報容量は主バッファ領域１２の情報可能容量以下
としてもよい。

【００５７】さらに、上記実施形態例では、予備バッフ
ァ領域１３は１つのセクター１０により構成されていた
が、２つ以上のセクター１０により予備バッファ領域１
３を構成してもよい。

【００５８】さらに、上記実施形態例では、予備バッフ
ァ領域１３に情報が格納されている状態で主バッファ領
域１２の情報更新可のタイミングとなったときには、主
バッファ領域１２と予備バッファ領域１３に格納されて
いる情報のうちの時間的に若い情報から主バッファ領域
１２の格納可能容量分の情報が読み出されて主バッファ
領域１２に格納し直していたが、主バッファ領域１２と
予備バッファ領域１３に格納されている情報のうちの未
使用な情報（必要な情報）のみを読み出して主バッファ
領域１２に格納し直してもよい。なお、前記バッファ容
量制御部２５によって、上記未使用な情報の容量は、主
バッファ領域１２の格納可能容量以下となっている。

【００５９】さらに、上記実施形態例では、データ通信
装置１はＰＨＳを例にして説明したが、もちろん、この
発明は、ＰＨＳ以外のデータ通信装置にも適用すること
ができるものである。

【００６０】

【発明の効果】この発明によれば、フラッシュメモリに
は主バッファ領域に加えて、主バッファ領域の情報の更
新不可期間に主バッファ格納用情報を格納する予備バッ
ファ領域を設ける構成とした。この構成により、主バッ
ファ領域の情報の更新不可期間であっても、情報消去動
作を行うことなく、主バッファ格納用情報をフラッシュ
メモリのバッファに格納することができることとなる。
すなわち、従来の問題、つまり、情報消去動作を行わな
ければならないことに起因して、主バッファ領域の情報
の更新不可期間中に主バッファ格納用情報をバッファに
格納することができないという問題を回避することがで
き、このことにより、フラッシュメモリにバッファを形
成したデータ通信装置を提供することが実現可能とな
る。

【００６１】予備バッファ格納準備部が設けられている
ものにあっては、主バッファ領域の情報更新可のタイミ
ングとなって予備バッファ領域の情報が主バッファ領域
に格納され直した以降に、上記予備バッファ格納準備部
により、予備バッファ領域内の情報が全て消去されるこ
ととなる。このため、予備バッファ領域は情報が格納さ
れていない空白状態でもって、主バッファ領域の情報の
更新不可期間に備えることができる。このことにより、
上記の如く、主バッファ領域の情報の更新不可期間中に
は、情報消去動作を行うことなく、主バッファ格納用情
報が発生すると、瞬時に、その主バッファ格納用情報を
予備バッファ格納部に格納させることが可能となる。

【００６２】アイドル期間を利用して、消去対象の情報
を消去する構成としたものにあっては、主バッファ領域
や予備バッファ領域の情報を消去するための時間をわざ
わざ割くことなく、アイドル期間を利用して、上記主バ
ッファ領域や予備バッファ領域の情報を消去することが
できるので、データ通信装置の制御装置を効率良く稼働
させることができる。

【００６３】予備バッファ領域の情報の容量を主バッフ
ァ領域の情報の容量よりも多くしたものにあっては、予
備バッファ領域に予備領域が設けられることとなり、主
バッファ領域の情報の更新不可期間中に、予備バッファ
領域に空きが無いために主バッファ格納用情報を予備バ
ッファ領域に格納することができないという事態発生を
防止することができる。

【図面の簡単な説明】

【図１】この発明に係る実施形態例を示すブロック構成
図である。

【図２】データ通信装置の主要な構成例を模式的に示す
説明図である。

【図３】バッファを模式的に示す説明図である。

【符号の説明】

１ データ通信装置 ５ ＣＰＵ ７ フラッシュメモリ １０ セクター １１ バッファ １２ 主バッファ領域 １３ 予備バッファ領域 １７ 情報格納制御部 １８ 情報更新部 ２０ 予備バッファ格納準備部 ２１ 情報読み出し部 ２２ 情報更新部 ２４ 消去部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 5/06 G06F 12/00 - 12/06 G06F 13/38 G11C 7/00,16/02

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 不揮発性記憶部であるフラッシュメモリ
   を有し、このフラッシュメモリには複数の情報が時系列
   的に格納される主バッファ領域と、この主バッファ領域
   内の情報の更新不可期間中に主バッファ格納用情報を補
   助的に格納する予備バッファ領域とが設けられており、
   上記予備バッファ領域に情報が格納されている状態で上
   記主バッファ領域の情報更新可のタイミングとなったと
   きに、主バッファ領域と予備バッファ領域に格納されて
   いる情報のうちの時間的に若い情報から主バッファ領域
   に格納可能な容量を越えない情報を読み出して該読み出
   した情報を上記主バッファ領域へ格納し直す情報格納制
   御部が設けられていることを特徴とするデータ通信装
   置。
2. 【請求項２】 情報格納制御部は、予備バッファ領域に
   情報が格納されている状態で主バッファ領域の情報更新
   可のタイミングとなったときに、主バッファ領域と予備
   バッファ領域に格納されている情報のうちの時間的に若
   い情報から未使用情報を読み出して該読み出した情報を
   上記主バッファ領域へ格納し直す構成としたことを特徴
   とする請求項１記載のデータ通信装置。
3. 【請求項３】 予備バッファ領域に情報が格納されてい
   る状態で主バッファ領域の情報更新可のタイミングとな
   ったときに主バッファ領域と予備バッファ領域に格納さ
   れている情報のうちの時間的に若い情報から読み出す情
   報読み出し部と、主バッファ領域内の情報を全て消去し
   て上記情報読み出し部により読み出された情報を主バッ
   ファ領域内に格納する情報更新部と、予備バッファ領域
   の情報が主バッファ領域に格納された以降に予備バッフ
   ァ領域に格納されていた情報を全て消去して次の情報格
   納に備える予備バッファ格納準備部とを有していること
   を特徴とする請求項１又は請求項２記載のデータ通信装
   置。
4. 【請求項４】 情報更新部および予備バッファ格納準備
   部は、データ通信装置の処理休止中であるアイドル期間
   を利用して、消去対象の情報を消去する構成と成してい
   ることを特徴とする請求項３記載のデータ通信装置。
5. 【請求項５】 予備バッファ領域に格納することが可能
   な情報の容量は、主バッファ領域の格納可能容量よりも
   多くなっていることを特徴とする請求項１又は請求項２
   又は請求項３又は請求項４記載のデータ通信装置。