JP3341424B2

JP3341424B2 - 位相サーボ回路

Info

Publication number: JP3341424B2
Application number: JP32950093A
Authority: JP
Inventors: 嗣雄佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 2002-11-05
Anticipated expiration: 2017-11-05
Also published as: JPH07192357A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コントロール信号が記
録されるデータレコーダやＶＴＲなどに適用して好適な
コントロール信号の位相サーボ回路に関する。

【０００２】

【従来の技術】データレコーダやＶＴＲでは、磁気テー
プの移送速度をコントロールするために磁気テープの下
端部に連続したコントロール信号（ＣＴＬ信号）が記録
される。このＣＴＬ信号の周波数が一定となるようにキ
ャプスタンモータを制御することによって、キャプスタ
ンモータで移送される磁気テープの速度を一定にするこ
とが可能になる。

【０００３】図６は、例えばＶＴＲに適用される従来の
コントロール信号の位相サーボ回路１の構成を示す。Ｖ
ＴＲの再生モード時には、磁気テープ１０に記録されて
いるＣＴＬ信号が磁気ヘッド１１で再生される。再生さ
れたＣＴＬ信号は、アンプ１２で増幅され位相差検出回
路１３に供給される。位相差検出回路１３には、例えば
垂直同期信号などが基準信号ＳＡとして供給される。そ
して、ここで基準信号ＳＡとＣＴＬ信号との位相差が検
出され、この位相差信号ＳＢが位相補償回路（遅れ補償
回路）１４に送られる。

【０００４】位相補償回路１４では、位相差信号ＳＢに
基づいてＣＴＬ信号の位相を基準信号ＳＡの位相に合わ
せるための制御信号ＳＣが生成され、これが切換えスイ
ッチ１５の端子ａを経て速度検出器２２でモータＦＧ２
０から検出された速度データに加算されて、アンプ１６
を介してキャプスタンモータ１７に供給される。これに
よって、キャプスタンモータ１７の速度が制御されて磁
気テープ１０の送り速度が制御され、ＣＴＬ信号と基準
信号ＳＡとの位相が一致するようになる。

【０００５】また、キャプスタンモータ１７の起動時又
は停止時には、切換えスイッチ１５が端子ｂ側に切換え
られ、例えばＶＴＲの再生又は停止の操作キー１８が操
作されて、ＣＰＵ１９から加減速信号ＳＤが送出され
る。この加減速信号ＳＤがキャプスタンモータ１７に供
給され、これによって、停止モードが設定されたときは
キャプスタンモータ１７が減速されて停止し、起動モー
ドが設定されたときはキャプスタンモータ１７が加速さ
れて定常速度になる。

【０００６】

【発明が解決しようとする課題】ところで、ＣＴＬ信号
の周波数は磁気テープ１０の移送速度、すなわち、キャ
プスタンモータ１７の回転速度に対応しているので、起
動モード時の加速中や、停止モード時の減速中にはＣＴ
Ｌ信号の周波数が不安定になる。また、停止したときに
はＣＴＬ信号が再生されない。

【０００７】したがって、従来の位相サーボ回路１では
停止モード時にＣＴＬ信号の停止位置を正確に制御する
ことができず、その都度ＣＴＬ信号の停止位置が異なっ
てしまう。そのため、起動時にもＣＴＬ信号の停止位置
が予測できないので、キャプスタンモータ１７を加速し
て定常速度になったときのＣＴＬ信号の位相もその都度
異なり、ＣＴＬ信号と基準信号ＳＡとの初期位相が不確
定となる。したがって、次に説明するように位相サーボ
のロックインタイムがばらつき、また、長時間を要する
場合がある。

【０００８】図７は起動時のキャプスタンモータ１７の
速度と、基準信号ＳＡ及びＣＴＬ信号の関係を示す。同
図（Ａ）に示すように、キャプスタンモータ１７がオン
してから加速されて定常速度に達したときに、位相サー
ボがオンされる。そして、この後ＣＴＬ信号の位相が基
準信号ＳＡの位相と一致するように制御される。

【０００９】一方、基準信号ＳＡは同図（Ｂ）に示すよ
うに、キャプスタンモータ１７に同期して発生するので
その位相が固定される。これに対して、ＣＴＬ信号は同
図（Ｃ）に示すように起動時の位相がまちまちであり、
基準信号ＳＡとＣＴＬ信号の初期位相差Ｐ０は、０゜〜
１８０゜の間で変化する。すなわち、最良の場合は位相
サーボが起動されたときにＣＴＬ信号と基準信号ＳＡの
位相が一致しており、最悪の場合は同図（Ｄ）に示すよ
うに逆相となる。

【００１０】位相サーボが起動してからサーボがロック
イン（収束）するまでの時間（ロックインタイム）は、
上述の初期位相差Ｐ０によって大きく変化する。すなわ
ち、両者の初期位相が同相の場合にはロックインタイム
が最短となり、初期位相が逆相の場合はロックインタイ
ムが最長となる。

【００１１】このように従来の位相サーボ回路１では、
初期位相差Ｐ０がその都度異なるのでロックインタイム
にばらつきが発生し、また、ＣＴＬ信号の初期位相が基
準信号ＳＡと逆相であった場合は、ロックインタイムに
長時間を要するという問題があった。

【００１２】そこでこの発明は、上述したような課題を
解決したものであって、位相サーボのロックインタイム
のばらつきをなくすと共に、ロックインタイムを短縮す
ることが可能なコントロール信号の位相サーボ回路を提
案するものである。

【００１３】

【課題を解決するための手段】上述の課題は、キャプス
タンモータによって駆動される記録媒体から再生される
コントロール信号と、当該回路で制御の基準なる基準信
号とを同期させて当該キャプスタンモータを制御する位
相サーボ回路において、キャプスタンモータの回転数に
対応した周波数発生信号を入力してそのパルス数をカウ
ントするカウンタと、このカウンタを制御する制御装置
とを備え、この制御装置は、キャプスタンモータの定常
速度時のコントロール信号の一周期に対する周波数発生
信号のパルス数と、停止モード設定直後の基準信号のエ
ッジタイミングによって減速開始されたキャプスタンモ
ータの減速期間における周波数発生信号のパルス数とを
検出し、再生動作時には、再生モード設定直後の基準信
号のエッジタイミングによってキャプスタンモータを起
動開始すると共に、定常速度時の周波数発生信号のパル
ス数及び減速期間の周波数発生信号のパルス数に基づい
て当該キャプスタンモータを加速しコントロール信号と
基準信号とを同期させることを特徴とする位相サーボ回
路によって解決される。

【００１４】

【作用】本発明によれば、図１に示すキャプスタンモー
タ１７の回転数に対応した周波数発生信号（以下でＦＧ
信号という）を入力してそのパルス数をカウントするカ
ウンタ２１と、このカウンタ２１を制御する制御装置の
一例となるＣＰＵ１９とを備えている。このＣＰＵ１９
はキャプスタンモータ１７の定常速度時のコントロール
信号（以下でＣＴＬ信号という）の一周期に対するＦＧ
信号のパルス数Ｎ０と、停止モード（ストップコマン
ド）設定直後の基準信号ＳＡのエッジタイミングによっ
て減速開始されたキャプスタンモータ１７の減速期間の
ＦＧ信号のパルス数Ｎ１とを検出する。再生動作時に
は、再生モード設定直後の基準信号のエッジタイミング
によってキャプスタンモータを加速開始すると共に、定
常速度時のＦＧ信号のパルス数及び、減速期間のＦＧ信
号のパルス信号に基づいて当該キャプスタンモータを加
速しコントロール信号と基準信号とを同期させるもので
ある。つまり、図１のキャプスタンモータ１７の停止時
には、ストップコマンド（図２（Ａ））が入力した直後
の基準信号ＳＡ（図２（Ｂ））の立ち上がりタイミング
で減速が開始される。そして、キャプスタンモータ１７
が停止するまでの減速期間におけるＦＧ信号（図２
（Ｄ））のパルス数Ｎ１が、カウンタ２１でカウントさ
れる。これによって、次にキャプスタンモータ１７を起
動したとき、ＦＧ信号のパルス数がＤ１＝（Ｎ０−Ｎ
１）になったときにＣＴＬ信号の立ち上がりがくること
が予測できる。

【００１５】したがって、次にキャプスタンモータ１７
を起動する場合は、図３（Ａ）に示すように基準信号Ｓ
Ａの立ち上がりエッジのタイミングで加速を開始すると
共に、基準信号ＳＡのｎサイクルにおけるＦＧ信号のパ
ルス数がＤｎ＝（ｎＮ０−Ｎ１）となるように加速度を
設定すれば、加速開始後に基準信号ＳＡのｎサイクルで
ＣＴＬ信号と基準信号ＳＡとの位相が一致するようにな
る。したがって、ここで位相サーボを起動すればロック
インタイムが短縮されると共に、そのばらつきがなくな
る。

【００１６】

【実施例】続いて、本発明に係わるコントロール信号の
位相サーボ回路の一実施例について、図面を参照して詳
細に説明する。なお、上述と同様の部分には同一の符号
を付けて詳細な説明を省略した。

【００１７】図１は、本発明によるコントロール信号の
位相サーボ回路１をＶＴＲに適用した場合の構成を示
す。この位相サーボ回路１では、キャプスタンモータ１
７に装備されたＦＧ（周波数発生機）２０から、キャプ
スタンモータ１７の回転数に対応したＦＧ信号が送出さ
れ、これがカウンタ２１に供給されてそのパルス数がカ
ウントされる。このカウント信号ＳＥはＣＰＵ１９に供
給され、ここで例えば垂直同期信号など基準信号ＳＡの
一周期おけるＦＧ信号のパルス数が検出される。カウン
タ２１は基準信号ＳＡのエッジタイミングでリセットさ
れる。

【００１８】また、この位相サーボ回路１においては、
再生モード中に操作キー１８によって停止モードが設定
されると、基準信号ＳＡの直後のエッジタイミング、例
えば立ち上がりエッジのタイミングでキャプスタンモー
タ１７が減速されて停止する。逆に、停止モードから再
生モードが設定されると、基準信号ＳＡの直後の立ち上
がりエッジのタイミングでキャプスタンモータ１７が起
動して加速される。

【００１９】図２は、再生モードから停止モードになっ
たときのキャプスタンモータ１７の速度と、各信号の関
係を示す。同図（Ａ）に示すように、キャプスタンモー
タ１７が定常速度にあるＸ１点で停止モードが設定され
るとストップコマンドが入力される。この後、同図
（Ｂ）に示す基準信号ＳＡの立ち上がりエッジのタイミ
ングであるＹ１点まで位相サーボが作動する。

【００２０】そして、Ｙ１点に達したとき同図（Ｅ）に
示すようにリセットパルスＳＦが発生し、これによっ
て、カウンタ２１がリセットされる。また、このときキ
ャプスタンモータ１７の減速が開始してＺ１点で停止す
る。

【００２１】カウンタ２１では、同図（Ｆ）に示すよう
にキャプスタンモータ１７が定常速度にあるとき、コン
トロール信号（ＣＴＬ信号）の一周期に対するＦＧ信号
のパルス数Ｎ０がカウントされており、これがＣＰＵ１
９に供給されてそのメモリに記憶されている。また、キ
ャプスタンモータ１７が減速を開始したＹ１点から停止
したＺ１点までのＦＧ信号のパルス数Ｎ１がカウントさ
れて、これがＣＰＵ１９に供給される。そして、ＣＰＵ
１９で定常速度におけるパルス数Ｎ０と減速期間におけ
るパルス数Ｎ１との差分Ｄ１＝（Ｎ０−Ｎ１）が算出さ
れる。

【００２２】キャプスタンモータ１７が停止した後はＣ
ＴＬ信号が再生されないので、ＣＴＬ信号の次の立ち上
がりエッジの位置は不明である。しかし、停止している
キャプスタンモータ１７を回転させたとすると、ＦＧ信
号が出力されてそのパルス数が上述の差分Ｄ１と同一に
なったときにＣＴＬ信号の立ち上がりエッジが来ること
が分かる。これは、ＣＴＬ信号の一周期におけるＦＧ信
号のパルス数が一定値Ｎ０だからである。

【００２３】このように、従来の方法ではキャプスタン
モータ１７が停止する際のＣＴＬ信号の停止位置を検出
できなかったが、本例ではキャプスタンモータ１７を停
止するときのＣＴＬ信号とＦＧ信号のパルス数との関係
を計測することにより、キャプスタンモータ１７が停止
したとき、その直後にあるＣＴＬ信号の立ち上がりエッ
ジの位置を正確に予測することが可能になる。

【００２４】また、キャプスタンモータ１７が十分に減
速された状態では、減速を開始してからＦＧ信号のパル
ス数が所定値Ｎ１となるようにキャプスタンモータ１７
を停止させることは容易である。このように制御するこ
とで、次に説明するようにＣＴＬ信号の位相サーボのロ
ックインタイムを短縮すると共に、そのバラツキをなく
すことが可能になる。

【００２５】図３は、ＶＴＲが再生モードに設定された
場合のキャプスタンモータ１７の速度と各信号の波形を
示す。ここでは、キャプスタンモータ１７が図２で説明
した状態、すなわち、ＣＴＬ信号が立ち上がりエッジか
ら上述の差分Ｄ１＝（Ｎ０−Ｎ１）だけ手前に停止して
いるものとする。

【００２６】この停止状態のときに再生モードが設定さ
れると、図３（Ａ）に示すようにキャプスタンモータ１
７が停止しているＸ２点でプレイコマンドが入力され
る。そして、停止モードを設定したときと同様に同図
（Ｂ）に示す基準信号ＳＡの立ち上がりエッジのタイミ
ングで、キャプスタンモータ１７の加速が開始される。
これで、同図（Ｃ）に示すＣＴＬ信号が再生され、同図
（Ｄ）に示すＦＧ信号が出力される。

【００２７】同時に、同図（Ｆ）に示すようにカウンタ
２１で、ＣＴＬ信号の一周期に対するＦＧ信号のパルス
数がカウントされる。そして、キャプスタンモータ１７
が起動した後、カウンタ２１のカウント値が上述の差分
Ｄ１＝（Ｎ０−Ｎ１）と同一になると、ＣＴＬ信号の最
初の立ち上がりエッジＳ１が出力される。更に、カウン
ト値がＤ２＝（２×Ｎ０−Ｎ１）になるとＣＴＬ信号の
２番目の立ち上がりエッジＳ２が出力され、カウント値
がＤ３＝（３×Ｎ０−Ｎ１）になると、３番目の立ち上
がりエッジＳ３が出力される。

【００２８】いま、図３のようにキャプスタンモータ１
７がＹ２点で加速を開始してＺ２点で定常速度に達する
と共に、Ｚ２点でＣＴＬ信号の位相サーボが起動するよ
うに制御する場合は、Ｙ２点からＺ２点までの時間Ｔ
内、本例では基準信号ＳＡの２サイクルの期間でＦＧ信
号のパルス数がＤ２＝（２×Ｎ０−Ｎ１）になり、同時
に時間Ｔ内に定常速度に達するようにキャプスタンモー
タ１７を制御すればよい。

【００２９】ここで、基準信号ＳＡの２サイクルの期間
でＦＧ信号のパルス数がＤ２となるようにしたのは、
（Ｎ０／２）＜Ｎ１の場合を例示したからであり、（Ｎ
０／２）≧Ｎ１であれば基準信号ＳＡの１サイクルの期
間でＦＧ信号のパルス数がＤ２となり、この期間内に定
常速度に達するようにように制御することも可能であ
る。

【００３０】上述のように２サイクルの期間で定常速度
に達するように制御した場合は、位相サーボが起動され
るＺ２点でＣＴＬ信号の２番目の立ち上がりエッジＳ２
と基準信号ＳＡの立ち上がりエッジとが一致するので、
位相サーボのロックインタイムが短縮されて高速位相サ
ーボが実現される。また、ロックインタイムのばらつき
もなくなる。

【００３１】図４は、位相サーボ回路１の停止処理３０
の手順を示す。この停止処理３０では、まず停止モード
が設定されると（ステップ３１）、次にストップコマン
ドが入力されたかどうかが判断される（ステップ３
２）。これが入力されたと判断されると、次に基準信号
ＳＡの立ち上がりエッジが入力されたか否かが判断され
る（ステップ３３）。基準信号ＳＡの立ち上がりエッジ
が入力されると次にカウンタ２１がリセットされ（ステ
ップ３４）、続いてキャプスタンモータ１７が減速され
る（ステップ３５）。

【００３２】次に、カウンタ２１のカウント値が所定値
Ｎ１になったか否かが判断される（ステップ３６）。な
お、磁気テープの挿入時にテープローディング及び初期
設定が行なわれるときに所定値Ｎ１が計測され、これが
ステップ３６の判断基準となる。ステップ３６でカウン
ト値が所定値Ｎ１になっていないと判断されたときは、
ステップ３５で減速処理が継続される。そして、カウン
タ値が所定値Ｎ１になると同時にキャプスタンモータ１
７が停止されて（ステップ３７）、この停止処理３０が
終了する。

【００３３】図５は、位相サーボ回路１の起動処理４０
の手順を示す。この起動処理４０では、例えばＶＴＲの
再生モードが設定されると（ステップ４１）、次にスタ
ートコマンドが入力されたかどうかが判断される（ステ
ップ４２）。ここで、スタートコマンドが入力される
と、次に基準信号ＳＡの立ち上がりエッジが入力された
か否かが判断される（ステップ４３）。そして、立ち上
がりエッジが入力されると、カウンタ２１がリセットさ
れ（ステップ４４）、続いてキャプスタンモータ１７の
加速度が設定される（ステップ４５）。

【００３４】次にキャプスタンモータ１７が加速され
（ステップ４６）、続いて基準信号ＳＡが２サイクルに
なったか否かが判断される（ステップ４７）。そして、
２サイクルになると同時にＣＴＬ信号の位相サーボが起
動され（ステップ４８）、この起動処理４０が終了す
る。

【００３５】なお、上述の例では基準信号ＳＡの２サイ
クルの期間でカウンタ２１のカウント値がＤ２＝（２×
Ｎ０−Ｎ１）となり、この時間内にキャプスタンモータ
１７が定常速度になるように制御した場合について説明
したが、基準信号ＳＡのｎサイクルの期間（ｎは正の整
数）でカウンタ２１のカウント値がＤｎ＝（ｎ×Ｎ０−
Ｎ１）となり、この期間内にキャプスタンモータ１７が
定常速度になるように制御すれば高速位相サーボが可能
になる。ｎはキャプスタンモータ１７の特性によって適
宜設定することができる。

【００３６】また、上述の実施例では、キャプスタンモ
ータ１７の停止時には、減速期間におけるＦＧ信号のパ
ルス数が所定値Ｎ１になったときキャプスタンモータ１
７を停止し、キャプスタンモータ１７の起動時には、基
準信号ＳＡのｎサイクル期間内にキャプスタンモータ１
７が定常速度になると共に、ｎサイクル期間におけるＦ
Ｇ信号のパルス数が定常速度におけるパルス数Ｎ０のｎ
倍から所定値Ｎ１を引いた値Ｄｎ＝（ｎ×Ｎ０−Ｎ１）
となるように、キャプスタンモータ１７を加速する場合
について説明したが、キャプスタンモータ１７の停止時
には、減速期間におけるＦＧ信号のパルス数が定常速度
におけるパルス数Ｎ０と同一になったときキャプスタン
モータ１７を停止し、キャプスタンモータ１７の起動時
には、基準信号ＳＡのｎサイクル期間で定常速度に達す
るように、キャプスタンモータ１７を加速するようにし
てもよい。

【００３７】

【発明の効果】以上説明したように本発明は、キャプス
タンモータの回転数に対応した周波数発生信号（ＦＧ信
号）を入力してそのパルス数をカウントするためのカウ
ンタを制御する制御装置を備え、この制御装置はキャプ
スタンモータの定常速度時のコントロール信号の一周期
に対するＦＧ信号のパルス数と、停止モード設定直後の
基準信号のエッジのタイミングによって減速開始された
キャプスタンモータの減速期間のＦＧ信号のパルス数と
を検出し、再生動作時には、再生モード設定直後の基準
信号のエッジのタイミングによってキャプスタンモータ
を加速開始すると共に、定常速度時のＦＧ信号のパルス
数及び、減速期間のＦＧ信号のパルス信号に基づいて当
該キャプスタンモータを加速しコントロール信号と基準
信号とを同期させるものである。

【００３８】この構成によって、キャプスタンモータの
定常速度時のＦＧ信号のパルス数と、減速期間のＦＧ信
号のパルス信号との差分から、再生モード設定後の基準
信号の波形立ち上がり直後のコントロール信号の位置を
予測できる。しかも、コントロール信号と基準信号の位
相を一致させる時期をカウンタに設定する値Ｎ１によっ
てコントロールすることが可能になる。そして、両者の
位相が一致したときに位相サーボを起動することによ
り、ロックインタイムを短縮することが可能になると共
に、そのばらつきをなくすことが可能になるなどの効果
がある。

【図面の簡単な説明】

【図１】本発明に係わるコントロール信号の位相サーボ
回路１の構成図である。

【図２】停止モード設定時の信号波形図である。

【図３】再生モード設定時の信号波形図である。

【図４】キャプスタンモータ１７の停止手順を説明する
図である。

【図５】キャプスタンモータ１７の起動手順を説明する
図である。

【図６】従来のコントロール信号の位相サーボ回路１の
構成図である。

【図７】従来の再生モード設定時の信号波形図である。

【符号の説明】

１コントロール信号の位相サーボ回路１１磁気ヘッド１３位相差検出回路１４位相補償回路１７キャプスタンモータ１９ＣＰＵ２０ＦＧ２１カウンタ

Claims

(57)【特許請求の範囲】

【請求項１】キャプスタンモータによって駆動される
記録媒体から再生されるコントロール信号と、当該回路
で制御の基準なる基準信号とを同期させて当該キャプス
タンモータを制御する位相サーボ回路において、前記キャプスタンモータの回転数に対応した周波数発生
信号を入力してそのパルス数をカウントするカウンタ
と、前記カウンタを制御する制御装置とを備え、前記制御装置は、前記キャプスタンモータの定常速度時の前記コントロー
ル信号の一周期に対する周波数発生信号のパルス数と、
停止モード設定直後の前記基準信号のエッジタイミング
によって減速開始された前記キャプスタンモータの減速
期間における周波数発生信号のパルス数とを検出し、再生動作時には、再生モード設定直後の前記基準信号の
エッジタイミングによって前記キャプスタンモータを起
動開始すると共に、前記定常速度時の周波数発生信号の
パルス数及び前記減速期間の周波数発生信号のパルス数
に基づいて当該キャプスタンモータを加速し前記コント
ロール信号と基準信号とを同期させることを特徴とする
位相サーボ回路。
【請求項２】前記制御装置に対して停止モードが設定
されたときは、前記減速期間における前記周波数発生信号のパルス数が
所定値Ｎ１になったとき、前記キャプスタンモータを停
止し、前記制御装置に対して再生モードが設定されたときは、前記キャプスタンモータの定常速度時における周波数発
生信号のパルス数Ｎ０のｎ倍から前記所定値Ｎ１を引い
た値Ｄｎ＝（ｎ×Ｎ０−Ｎ１）となるように、前記基準
信号のｎサイクル期間内に前記キャプスタンモータを加
速して当該キャプスタンモータを定常速度とすることを
特徴とする請求項１記載の位相サーボ回路。
【請求項３】前記制御装置に対して停止モードが設定
されたときは、前記減速期間における前記周波数発生信号のパルス数Ｎ
１と定常速度時におけるパルス数Ｎ０とが一致したとき
前記キャプスタンモータを停止し、前記制御装置に対して再生モードが設定されたときは、前記基準信号のｎサイクル期間内に定常速度に達するよ
うに前記キャプスタンモータを加速することを特徴とす
る請求項１記載の位相サーボ回路。