JP3339263B2 - 半導体単結晶層の形成方法および半導体装置 - Google Patents

半導体単結晶層の形成方法および半導体装置

Info

Publication number
JP3339263B2
JP3339263B2 JP20840595A JP20840595A JP3339263B2 JP 3339263 B2 JP3339263 B2 JP 3339263B2 JP 20840595 A JP20840595 A JP 20840595A JP 20840595 A JP20840595 A JP 20840595A JP 3339263 B2 JP3339263 B2 JP 3339263B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal layer
seed
semiconductor
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20840595A
Other languages
English (en)
Other versions
JPH0936042A (ja
Inventor
雅人 樹神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP20840595A priority Critical patent/JP3339263B2/ja
Publication of JPH0936042A publication Critical patent/JPH0936042A/ja
Application granted granted Critical
Publication of JP3339263B2 publication Critical patent/JP3339263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体単結晶層の
形成方法および半導体装置に関し、特に、SOI(Si
licon On Insulator)構造を製造す
る方法およびSOI構造を用いた高集積度の半導体集積
回路装置に関する。
【0002】
【背景技術】SOI構造を用いた半導体装置は、基板内
に素子を形成する従来の半導体装置に比べ、素子分離が
容易で集積度の向上が可能であり、浮遊容量の低減によ
る素子の高速動作も可能であることから、活発な研究開
発が行われている。
【0003】SOI構造の作成技術としては、大別し
て、ウエハーのはり合わせ法や酸素イオン注入法(SI
MOX法)等を用いてウエハー段階においてSOI構造
を形成しておく方法と、固相エピタキシャル成長(So
lid Phase Epitaxy;SPE)等を用
いて、半導体素子の製造過程において必要な箇所にSO
I構造を形成する方法とがある。
【0004】SPE法を用いる方法は、SOIウエハー
を用いる方法に比べ、きわめて低コストでSOI構造を
形成できるという利点がある。
【0005】
【発明が解決しようとする課題】本発明の出願人は、S
PE法を用いて、より簡易かつ低コストでSOI構造を
製造する方法を先に提案している(特願平6−1936
04号)。この製造方法の概要が図12(a)〜(f)
に示される。
【0006】以下、各工程を簡単に説明する。
【0007】図12(a)に記載されるように、Si基
板表面1000の表面に絶縁膜1100を形成する。次
に、図12(b)に示すようにエッチングにより絶縁膜
の一部を除去し、シード部(種結晶部)を形成する。こ
のとき、種結晶部には自然酸化膜1200が存在する。
【0008】次に、図12(c)のように希HF溶液に
数秒間浸けることで、自然酸化膜1200を除去し、同
時にSi表面を水素原子で終端し不活性化することによ
って、自然酸化膜の再成長を抑止する。
【0009】次に、図12(d)に示すように、室温で
装置に挿入し、SiH4ガスを微量、流すことにより自
然酸化膜の再成長を抑止しながら成膜温度まで昇温し、
その後、アモルファスSi膜1300を形成する。
【0010】次に、図12(e)に示すように、600
℃程度の熱処理を施し、シード部(種結晶部)を起点と
して固相エピタキシャル成長を生じせしめ、単結晶層1
400をドライエッチングにより加工し、所望の単結晶
層(単結晶アイランド)1500を形成する。
【0011】このような要素プロセス技術によれば、高
性能な素子をきわめて低価格で作成できる。本発明者
は、このような要素プロセス技術を活用して超高集積の
ICを形成すべく、さらに、種々の観点からSPE技術
について検討した。その結果、次のことが明らかとなっ
た。
【0012】つまり、本願発明者の研究によると、(1
00)単結晶面を用い、<100>に等価な結晶方向に
延在するストライプ状(直線状)シードを用いてSPE
法により単結晶層を形成した場合、得られる単結晶層の
平面レイアウト形状は、図13に示すように、シードの
端部では、三角形の形状となってしまうことがわかっ
た。
【0013】図13において、参照番号30はシード部
であり、参照番号1100は表面酸化膜であり、参照番
号1500は単結晶領域であり、参照番号1600は多
結晶領域であり、参照番号1700,1710,172
0はそれぞれ、単結晶領域のエッジ部(上述した三角形
の形状を構成する領域であり、図中のθ=45度となっ
ている)である。
【0014】このような、先端が尖った形状の単結晶領
域は、電界集中が生じやすく、また、レイアウト的に無
駄が多い等の問題があり、ゆえに、デバイスの設計や作
製が困難である。
【0015】本発明は、本願発明者によって得られた、
上述のような知見に基づいてなされたものであり、その
目的は、SPE法を用いて所望の単結晶層を有効に形成
する方法、ならびにこれを用いた半導体装置を提供する
ことにある。
【0016】
【課題を解決するための手段】(1)発明は、(10
0)等価面をシード部(種結晶部)として用いて、SP
E法により非晶質半導体層を単結晶化し、絶縁膜上に単
結晶層を形成する方法であって、前記シード部の平面パ
ターンを、前記非晶質半導体層の所定の領域を取り囲む
パターンとし、そのシード部によって取り囲まれた前記
非晶質半導体層の所定の領域を固相エピタキシャル成長
(SPE)法により単結晶化して前記所望の半導体単結
晶層を形成することを特徴とする。
【0017】つまり、本請求項の発明では、結果的に、
得ようとする単結晶領域(所望の単結晶領域)の周囲を
取り囲むように、シード部を形成する。
【0018】このような構成により、周囲の各シード部
からSPEが生じ、各単結晶層が相互に連結して、所望
の単結晶領域が形成される。
【0019】ゆえに、デバイスの設計や作製に有効な所
望の形状(例えば、長方形等の四角形)の単結晶層が、
確実に得られる。つまり、シード部の平面レイアウトを
決めれば、単結晶領域の形状が一義的に決定される。
【0020】(2)発明は、上記(1)の発明におい
て、非晶質半導体層の所定の領域を取り囲む前記シード
部は、<100>に等価な結晶方向に配設された直線状
のシード領域を連接して形成されている。
【0021】<100>に等価な結晶方向において、最
大のL−SPE距離が得られる。したがって、本発明の
構成により、十分な大きさの単結晶層を形成することが
できる。
【0022】(3)発明は、上記(2)の発明におい
て、直線上のシード領域としてスクライブ領域を使用す
ることを特徴とする。
【0023】スクライブ領域は、ウエハーをスクライビ
ングしてチップ化するための領域であるが、このスクラ
イブ領域上の絶縁膜は除去されていて、半導体基板が露
出した状態となっている。したがって、この領域を共通
のシード部(種結晶部)としても使用することにより、
スクライブ領域の有効利用が図れる。
【0024】(4)発明は、(100)等価面をシー
ド部(種結晶部)として用いて、SPE法により非晶質
半導体層を単結晶化し、絶縁膜上に単結晶層を形成する
方法であって、前記シード部の平面形状を直線形状と
し、かつ、その直線形状のシード部の長さを、得ようと
する単結晶層の、前記直線形状のシード部の延在方向に
おける長さより余分に長くしておき、固相エピタキシャ
ル成長(SPE)法によって、前記直線状のシード部を
起点として前記非晶質半導体層を単結晶化し、その後、
前記直線状のシード部の端部において形成される不要な
単結晶層を除去し、これにより、前記直線状のシード部
の延在方向と垂直をなす方向に延在する単結晶層のみか
らなる前記所望の半導体単結晶層を得ることを特徴とす
る。
【0025】直線状のシードを用いた場合、シード部の
端部において、前述のような尖った形状の不所望の単結
晶領域が形成される。
【0026】したがって、あらかじめ、この部分を考慮
してマージンをもったシードとしておき、SPEの後
に、前述のシードの端部において生じた不所望の単結晶
領域を除去することにより、デバイスの設計や作製に便
利な所望の形状(例えば、長方形等の四角形)をもち、
かつ、所望のサイズ(大きさ)の単結晶層を確実に得る
ことができる。
【0027】(5)発明は、上記(4)の発明におい
て、直線形状のシード部の端部における、得ようとする
単結晶層の長さよりも余分に長くした部分の長さを「L
1」とし、また、得ようとする単結晶層の、前記直線形
状のシード部の延在方向に垂直な方向における長さを
「L2」とした場合、「L1」は「L2」以上とするこ
とを特徴とする。
【0028】つまり、ストライプ状のシードを用いる場
合、余分に長くしたシードの長さを「L1」、得ようと
する単結晶領域のシードに垂直方向の長さを「L2」と
したとき、L1≧L2となっている。
【0029】この場合、「L2」が、得ようとする単結
晶領域の横幅に相当し、この場合、シードの端部におい
ては、その横幅の終端部から45度の角度をなして単結
晶が成長する。
【0030】したがって、「L2」と「L1」は二等辺
直角三角形の頂角(90度)を挟む2辺に相当し、よっ
て、得ようとする単結晶領域の幅「L2」を確実に確保
するためには、L1≧L2という関係が成立する必要が
ある。
【0031】(6)発明は、上記(4)の発明におい
て、互いに直角をなして交わる第1および第2の直線形
状のシード部を用いたSPE法により、所望の単結晶層
を得ることを特徴とする。
【0032】つまり、直交する直線状のシード部によっ
て挟まれる領域において、第1および第2のシードを起
点として成長した単結晶層を相互に連結させて、所望の
単結晶領域とするものである。したがって、十分な大き
さの単結晶領域が得られる。
【0033】(7)発明は、上記(4)〜(6)の発
のいずれかにおいて、前記直線形状のシード部とし
て、スクライブ領域を使用することを特徴とする。
【0034】請求項3と同様に、スクライブ領域の有効
利用を図るものである。
【0035】(8)発明の半導体装置は、上記(1)
〜(7)の発明のいずれかに記載の方法により形成され
た半導体単結晶層に半導体素子を形成してなることを特
徴とする。
【0036】上記(1)〜(7)に記載の方法によれ
ば、デバイスの作製しやすい形状(例えば、長方形等の
四角形)のSOI領域を得ることができる。したがっ
て、デバイスの設計,作製が容易であり、超高集積かつ
高速の半導体装置を実現できる。
【0037】また、シード部の端部において、単結晶ア
イランドが三角形となることもなく、電界集中といった
不都合も生じない。
【0038】(9)発明の半導体装置は、上記(8)
の発明において、半導体素子は絶縁ゲート型電界効果ト
ランジスタであることを特徴とする。
【0039】これにより、SOI構造を利用した、大容
量かつ高速、高信頼度のゲートアレイ等のASICやM
OSメモリ等を実現できる。
【0040】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0041】(1)第1の実施の形態(図1,図2,図
3) 図1に示される第1の実施の形態は、(100)等価面
をシード部(種結晶部)として用いて、SPE法により
非晶質半導体層を単結晶化し、絶縁膜上に単結晶層を形
成するにあたり、シード部の平面パターンを非晶質半導
体層の所定の領域を取り囲むパターンとし、そのシード
部によって取り囲まれた非晶質半導体層の所定の領域を
固相エピタキシャル成長(SPE)法により単結晶化し
て前記所望の半導体単結晶層を形成するものである。
【0042】図1の上側に主要部の平面レイアウトパタ
ーンが示され、下側にはA−A線に沿う断面図が示され
ている。
【0043】なお、半導体面として使用するのは(10
0)面もしくは実質的にこれに等価な面(本明細書で
は、これらを総称して(100)等価面という)であ
り、図1の紙面が(100)等価面に相当する。
【0044】また、結晶方向を図4にまとめて示す。こ
の結晶方向は、図1のみならず、図2,図5,図6,図
7,図8,図9,図10,図11,図13においても同
様に成立する。
【0045】図1に示されるように、シリコン単結晶基
板10の表面は酸化膜20で覆われ、その一部がパター
ニングされて直線状のシード部30a,30b,30
c,30dが設けられている。
【0046】表面酸化膜20およびシード部30a,3
0b,30c,30d上に堆積された非晶質(アモルフ
ァス)半導体層は、図12に示される本発明者によって
開発された要素プロセス技術によって単結晶化される。
【0047】すなわち、600℃程度による所定時間の
熱処理の後には、図1に示すように、シード部30a,
30b,30c,30dに包囲された内部の領域60
は、各シード部を起点として成長した単結晶層が相互に
連結して(図中、理解しやすくするために点線で成長の
軌跡を示してある)、完全に単結晶化される。
【0048】したがって、本実施の形態では、結果的
に、得ようとする単結晶領域(所望の単結晶領域)60
の周囲を取り囲むように、シード部を形成したことにな
る。これにより、シード部の平面レイアウトを決めれ
ば、単結晶領域の形状が一義的に決定される。ゆえに、
デバイスの設計や作製に有効な所望の形状(例えば、長
方形等の四角形)の単結晶層が確実に得られる。
【0049】なお、各シードの外側には三角形状の単結
晶層(不要な単結晶層)50が形成され、さらにその周
囲には、多結晶層40が形成される。
【0050】次に、図2に示すように、ドライエッチン
グ(RIE等)により不要な層を除去することにより、
所望の単結晶領域(単結晶アイランド)が形成される。
【0051】ここまでのプロセスをまとめると、図3
(a)〜(c)のようになる。つまり、図3(a)のよ
うに、表面酸化膜20の一部を除去してシード部を形成
し、続いて、図3(b)のようにアモルファス半導体層
を堆積し、SPE法による単結晶化およびドライエッチ
ングによる加工により、SOI構造の単結晶アイランド
60が形成される(図3(C))。
【0052】この後、図3(d)に示すように、この単
結晶アイランド60にソース(S)またはドレイン
(D)となる拡散層70a,70bを形成し、その表面
にゲート酸化膜72を形成した後にゲート電極74の形
成,パッシベーション膜80の形成,電極76a,76
bの形成の各工程を経て、MOSトランジスタが、完成
する。
【0053】このようなMOSトランジスタを用いて、
例えば、図10に示すような、SOI構造のASIC
(用途が特定されたIC)を構築することができる。
【0054】(2)第2の実施の形態(図5) 図5に示す本発明の第2の実施の形態は、直線(ストラ
イプ)状のシード部30を用いて、SPE法により単結
晶層を形成するものである。
【0055】図5の上側に主要部の平面レイアウトパタ
ーンが示され、下側にはB−B線に沿う断面図が示され
ている。
【0056】単結晶層はシード部30の両側、およびシ
ード部の先端部分において生じる。図6に示すように、
ドライエッチングによる加工により、シード部30の両
側において形成される単結晶層62a,62bが所望の
単結晶層(単結晶アイランド)として残され、シード3
0の先端部において生じる不要な単結晶層67a,67
bおよび周辺の多結晶層40は除去される。
【0057】本実施の形態では、必要な単結晶層62
a,62bの横幅は「L2」であり、この「L2」を確
保するために、シード部30の長さは、必要な単結晶層
62a,62bの位置より、「L1」だけ余分に長くな
っている。
【0058】つまり、シードの端部においては、必要な
単結晶の横幅(L2に相当する部分)の終端部から45
度の角度をなして単結晶成長が停止するため、「L2」
と「L1」は二等辺直角三角形の頂角(90度)を挟む
2辺に相当し、よって、得ようとする単結晶領域の幅
「L2」を確実に確保するためには、L1≧L2という
関係が成立する必要がある。
【0059】このことに着目し、本実施の形態では、L
1≧L2となるように、シード部の長さを決定してい
る。これにより、所望のサイズの単結晶層が確実に得ら
れるという効果がある。
【0060】また、最大のL−SPE距離が得られる<
100>に等価な結晶方向にシード部を設けているた
め、十分な大きさの単結晶領域が得られる。
【0061】(3)第3の実施の形態(図7) 図7に示される本実施の形態では、所定の角度(例えば
垂直)をなして交わる、2つの直線状のシード部32,
34によって挟まれる領域において、シードを起点とし
て成長した単結晶層を相互に連結させて単結晶領域とす
るものである。したがって、十分な大きさの単結晶領域
を、容易に得られる。
【0062】なお、単結晶形成後、ドライエッチングに
より加工して、単結晶アイランド64が得られる。
【0063】(4)第4の実施の形態(図8) 図8に示される本実施の形態は、図7と同様の形態にシ
ード部を配置するにあたり、シード部の少なくとも一部
としてスクライブ領域80を使用するものである。各シ
ードを起点とした単結晶層が連結して一つの単結晶層が
得られ、その後、ドライエッチングにより加工して、所
望の単結晶アイランド66が得られる。
【0064】本実施の形態によれば、スクライブ領域の
有効利用が図れる。
【0065】(5)第5の実施の形態(図9) 図9に示される本実施の形態は、図1と同様の形態にシ
ード部を配置するにあたり、シード部の少なくとも一部
としてスクライブ領域80を使用するものである。シー
ド部により包囲される内部の領域が所望の単結晶領域
(単結晶アイランド)80となる。
【0066】本実施の形態によれば、スクライブ領域の
有効利用が図れる。
【0067】(6)第6の実施の形態(図10) 図10は、上述の方法により得られる単結晶を用いた、
SOI構造の半導体装置の一例(ゲートアレイ)の概略
の構成を示す図である。
【0068】ICチップ200には、多数のゲートアレ
イの基本セル210が配置されている。基本セル210
は、MOSトランジスタM1〜M4を含んで、構成され
ている。
【0069】図11は、図10のICチップ200の、
より具体的な構成例を示す図である。
【0070】ICチップ200はウエハー300に集積
されて形成され、各チップ200は、四方をスクライブ
領域80a,80b,80c,80dで取り囲まれて形
成されている。
【0071】図11の例では、スクライブ領域80aお
よび80c間に直線(ストライプ)状のシード部30を
形成し、スクライブ領域80a,80bもシード部とし
て活用して単結晶層を得る構成となっている。ゲートア
レイの基本セルを構成する各MOSトランジスタM1〜
M4は、それぞれ、SOI構造の単結晶領域401〜4
02内に形成されている。各単結晶領域は、十分な大き
さを有し、かつ、素子の設計や作製に有利な形状となっ
ているため、ICの製造が容易である。
【0072】このように、本発明によれば、SOI構造
を用いた、超高集積かつ高速の半導体装置を実現でき
る。
【0073】
【図面の簡単な説明】
【図1】本発明の単結晶層の形成方法の第1の実施の形
態(シードを周囲に配設する例)における、SPEによ
り単結晶層を得る工程を説明するための図である。
【図2】図1の方法により形成された単結晶層をドライ
エッチングより加工して、所望の単結晶層(単結晶アイ
ランド)を得る工程を説明するための図である。
【図3】(a)〜(d)はそれぞれ、図2の工程により
得られた半導体単結晶層に半導体素子(MOSトランジ
スタ)を形成するプロセスを示す工程図である。
【図4】本発明で使用する(100)等価面における結
晶方向を示す図である(この結晶方向は、図1,図2,
図5,図6,図7,図8,図9,図10,図11,図1
3に適合するものである)。
【図5】本発明の単結晶層の形成方法の第2の実施形態
(直線状のシードを用いる例)における、SPEにより
単結晶層を得る工程を説明するための図である。
【図6】図5の方法により形成された単結晶層をドライ
エッチングより加工して、所望の単結晶層(単結晶アイ
ランド)を得る工程を説明するための図である。
【図7】本発明の単結晶層を形成する方法の第3の実施
形態(直交する直線状のシードを用いる例)を説明する
ための図である。
【図8】本発明の単結晶層を形成する方法の第4の実施
形態(直交する直線状のシードの少なくとも一方とし
て、スクライブ領域を用いる例)を説明するための図で
ある。
【図9】本発明の単結晶層を形成する方法の第5の実施
形態(一定の領域の周囲を取り囲むように配設された直
線状のシードの少なくとも一つにスクライブ領域を用い
る例)を説明するための図である。
【図10】本発明を適用した半導体装置の一例(ゲート
アレイ)の基本セルの内容および配置を示す図である。
【図11】図10の基本セルの構成例を示す図である。
【図12】(a)〜(f)は、本発明者が先に提案して
いる、SOI構造を形成するための要素プロセスの主要
な工程を説明するためのデバイスの断面図である。
【図13】本発明者によって明らかとされた、SPE法
を用いたSOI構造の形成における問題点を説明するた
めの図である。
【符号の説明】
10 シリコン単結晶基板 20 表面酸化膜 30a,30b シード部(種結晶部) 40 多結晶領域 50 不要な単結晶領域 60 所望の単結晶領域(単結晶アイランド) 70a,70b ソースまたはドレイン領域となる拡散
層 72 ゲート酸化膜 74 ゲート電極 76a,76b 電極 80 パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/336 H01L 27/12 H01L 29/786

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体単結晶基板の(100)等価面上
    に設けられた絶縁層の一部に開口部を設けて前記(10
    0)等価面の一部を露出させ、前記絶縁層および前記
    (100)等価面の一部が露出した部分を覆うように非
    晶質半導体層を形成した後、所定の熱処理を施し、前記
    (100)等価面の一部が露出した部分をシード部(種
    結晶部)として使用してこのシード部を起点として固相
    エピタキシャル成長(Solid Phase Epi
    taxy;SPE)を生じせしめ、前記絶縁層上に所望
    の半導体単結晶層を形成する方法であって、 前記シード部の平面形状を直線形状とし、かつ、その直
    線形状のシード部の長さを、得ようとする単結晶層の、
    前記直線形状のシード部の延在方向における長さより余
    分に長くしておき、かつ、前記直線形状のシード部の端
    部における、得ようとする単結晶層の長さよりも余分に
    長くした部分の長さを「L1」とし、また、前記シード
    部の一方の側において得ようとする単結晶層の、前記直
    線形状のシード部の延在方向に垂直な方向における長さ
    を「L2」とした場合、「L1」は「L2」以上とし、 固相エピタキシャル成長(SPE)法によって、前記直
    線状のシード部を起点として前記非晶質半導体層を単結
    晶化し、その後、前記直線状のシード部の端部において
    形成される不要な単結晶層を除去し、これにより、前記
    直線状のシード部の延在方向と垂直をなす方向に延在す
    る単結晶層のみからなる前記所望の半導体単結晶層を得
    ることを特徴とする半導体単結晶層の形成方法。
  2. 【請求項2】 請求項において、 互いに直角をなして交わる第1および第2の直線形状の
    シード部を用いたSPE法により、所望の単結晶層を得
    ることを特徴とする半導体単結晶層の形成方法。
  3. 【請求項3】 請求項1または請求項2のいずれかにお
    いて、 前記直線形状のシード部として、スクライブ領域を使用
    することを特徴とする半導体単結晶層の形成方法。
  4. 【請求項4】 請求項〜請求項のいずれかに記載の
    方法により形成された半導体単結晶層に半導体素子を形
    成してなる半導体装置。
  5. 【請求項5】 請求項において、 半導体素子は絶縁ゲート型電界効果トランジスタである
    ことを特徴とする半導体装置。
JP20840595A 1995-07-24 1995-07-24 半導体単結晶層の形成方法および半導体装置 Expired - Fee Related JP3339263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20840595A JP3339263B2 (ja) 1995-07-24 1995-07-24 半導体単結晶層の形成方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20840595A JP3339263B2 (ja) 1995-07-24 1995-07-24 半導体単結晶層の形成方法および半導体装置

Publications (2)

Publication Number Publication Date
JPH0936042A JPH0936042A (ja) 1997-02-07
JP3339263B2 true JP3339263B2 (ja) 2002-10-28

Family

ID=16555707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20840595A Expired - Fee Related JP3339263B2 (ja) 1995-07-24 1995-07-24 半導体単結晶層の形成方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3339263B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081066A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
WO2007049636A1 (ja) 2005-10-26 2007-05-03 Nec Lighting, Ltd. 電極、電極の製造方法及び冷陰極蛍光ランプ
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
JP2013179251A (ja) 2012-02-09 2013-09-09 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JPH0936042A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
JPS62247572A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPH03114233A (ja) 半導体装置およびその製造方法
JPS5837949A (ja) 集積回路装置
JPS6159853A (ja) シリコン結晶体構造
JPH05198543A (ja) 半導体基板の製造方法および半導体基板
JPS5937867B2 (ja) 半導体装置およびその製造方法
JPS61131488A (ja) 不揮発性メモリセル及び関連トランジスタを含む集積構造体の製造方法
JP3339263B2 (ja) 半導体単結晶層の形成方法および半導体装置
JPH01184957A (ja) Mosトランジスタの製造方法
JP2662879B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH0340415A (ja) アライメントマーク及びアライメントマーク形成方法
JP2687393B2 (ja) 半導体装置の製造方法
JPS62202559A (ja) 半導体装置及びその製造方法
JPS5856460A (ja) 半導体装置の製造方法
JPS5928993B2 (ja) 半導体装置とその製造方法
JPH04294585A (ja) 縦型mos半導体装置の製造方法
JP2757872B2 (ja) 半導体装置及びその製造方法
JPH01194413A (ja) 半導体基板の製造方法
JPS63278373A (ja) 半導体装置
JP2821593B2 (ja) 半導体装置の製造方法
JPS59227150A (ja) 半導体装置
JPH01270262A (ja) 半導体装置
JPH02133928A (ja) 半導体装置の製造方法
JPS60171738A (ja) 半導体装置
JPH01261869A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020716

LAPS Cancellation because of no payment of annual fees