JP3324923B2 - 電子回路素子、その実装方法および製造方法 - Google Patents

電子回路素子、その実装方法および製造方法

Info

Publication number
JP3324923B2
JP3324923B2 JP01053096A JP1053096A JP3324923B2 JP 3324923 B2 JP3324923 B2 JP 3324923B2 JP 01053096 A JP01053096 A JP 01053096A JP 1053096 A JP1053096 A JP 1053096A JP 3324923 B2 JP3324923 B2 JP 3324923B2
Authority
JP
Japan
Prior art keywords
moisture
proof material
chip substrate
electronic circuit
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01053096A
Other languages
English (en)
Other versions
JPH09205233A (ja
Inventor
禎 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP01053096A priority Critical patent/JP3324923B2/ja
Publication of JPH09205233A publication Critical patent/JPH09205233A/ja
Application granted granted Critical
Publication of JP3324923B2 publication Critical patent/JP3324923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、モータの回転検出
等に用いられる磁気抵抗素子等の電子回路素子に関する
ものである。さらに詳しくは、電子回路素子を回路基板
上に実装した後に半田から露出した状態にある電極部分
の保護技術に関するものである。
【0002】
【従来の技術】各種の電子回路素子のうち、モータの回
転検出等に用いられる磁気抵抗素子は、図10に示すよ
うに、チップ基板2の表面上にNi−Fe膜やNi−C
o膜等の磁気抵抗薄膜11が所定のパターンに形成され
ている。この磁気抵抗薄膜11の一部は、磁気を検出す
る感磁部14となっており、この感磁部14は、保護膜
15によって覆われた状態にある。また、磁気抵抗薄膜
11の他の部分は、チップ基板2の端縁201まで届く
電極部13になっており、この電極部13は、回路基板
40のランドとの半田接合用に用いられるため、保護膜
15で覆われておらず、露出した状態にある。かかる電
極部13のうち、チップ基板2の端縁201の側に位置
する部分がランド43との半田接合用に用いられる実質
的な電極部である。すなわち、磁気抵抗素子10aを回
路基板40上に実装する際には、磁気抵抗素子10a
は、まず、電極部13が回路基板40のランド43上に
位置するように回路基板40に対して直立した状態に配
置される。ここで、ランド43には、予めクリーム半田
45が塗布されているので、回路基板40をリフロー炉
に通すと、電極部13とランド43とが半田接合され
る。
【0003】しかしながら、電極部13の上端部分に
は、半田が届かないため、電極部13に露出部分13d
が発生し、かかる露出部分13dは、磁気抵抗素子10
aの実装部分の耐湿性能を低下させる。すなわち、露出
部分13dに水分が付着すると、そこでの局部電池作用
により、露出部分13dからNiイオンやFeイオンが
溶出し、断線等が発生してしまう。そこで、従来は、磁
気抵抗素子10aの実装が終了した後、この露出部分1
3dを樹脂等の防湿材16aによってコーティングする
対策が講じられている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
ように、磁気抵抗素子10aを回路基板40上に実装し
終えた後に露出部分13dを防湿材16aでコーティン
グする方法では、まず、防湿材16aと露出部分13d
との密着性が悪いという問題点がある。すなわち、半田
の濡れ性を高めるために用いた半田フラックスは、リフ
ロー後も、露出部分13dに残っており、かかる半田フ
ラックスの存在は、露出部分13dと防湿材16aとの
密着性を低下させるからである。しかも、防湿材16a
と露出部分13dとの密着性が悪くてそれらの間に隙間
があると、そこに半田フラックスが残ったまま、水分が
侵入したときに、半田フラックス中のハロゲンイオン等
が露出部分13dからのNiイオンやFeイオンの溶出
を促進し、電極部13に断線等が発生しやすくなってし
まう。このため、磁気抵抗素子10aを実装し終えた回
路基板40に対しては、半田フラックス除去を目的とし
た洗浄工程を行う必要があるという問題点がある。
【0005】さらに、磁気抵抗素子10aを回路基板4
0に実装した後に、露出部分13dを防湿材16aでコ
ーティングする方法では、回路基板40上に実装した他
の部品が邪魔になり、防湿材16aをコーティングしに
くいという問題点もある。また、磁気抵抗素子10aの
1個1個に防湿材16aをコーティングするのは、大変
に手間のかかる作業である。しかも、磁気抵抗素子10
aは、回路基板40に直立した状態に実装されるため、
防湿材16aを塗布するとき露出部分13dを完全に覆
いきれないことが生じたり、逆にそれを防ぐために厚め
に塗布すると、対向する着磁媒体に当たってしまうとい
う問題点もある。
【0006】以上の問題に鑑みて、本発明の課題は、モ
ータの回転検出等に用いられる磁気抵抗素子等の電子回
路素子を回路基板上に実装した後、この電気的接続部分
の耐湿性能を確実に、かつ簡単に向上することのできる
電子回路素子、その実装方法および製造方法を提供する
ことにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、絶縁性のチップ基板上に構成された素
子部と、前記チップ基板表面上で前記素子部の側から引
き出された半田接合用の電極部とを有する電子回路素子
において、前記電極部の表面側には、防湿材がコーティ
ングされていることを特徴とする。
【0008】このような構成の電子回路素子によれば、
電子回路素子と回路基板とを半田によって実装した後
も、電極部のうち、半田からの露出部分は、防湿材で覆
われた状態にある。しかも、防湿材を半田付け前にコー
ティングしておくため、電極部と防湿材と間に半田フラ
ックスが介在することもないので、半田フラックスを除
去するための洗浄工程を行わなくても、防湿材との密着
性が高い。また、防湿材をウエーハ状態でコーティング
するなど、半田付け前にコーティングするため、防湿材
を手間をかけずにコーティングできる。それ故、磁気抵
抗素子と回路基板との電気的接続部分における耐湿性能
を確実に、かつ簡単に向上することができる。
【0009】本発明において、前記素子部は、たとえ
ば、前記チップ基板表面上に所定のパターンをもって形
成された磁性膜を備える磁気抵抗素子の感磁部である。
【0010】本発明において、前記防湿材は、半田付け
時の温度よりも低い温度で軟化するコーティング材であ
り、たとえば、溶剤気散型の撥水性樹脂、または熱可塑
性樹脂である。
【0011】本発明において、半田付け性を向上させる
という観点からすれば、前記電極部は、前記チップ基板
の端縁に届くように形成され、該チップ基板の端面では
前記防湿材から露出した状態にあることが好ましい。こ
のような構成の電子回路素子の製造方法においては、絶
縁基板上の前記チップ基板として切り出される各領域毎
に前記絶縁基板の切断予定線を跨ぐように前記電極部を
形成した以降、該電極部表面に前記防湿材をコーティン
グし、しかる後に、前記絶縁基板を前記切断予定線に沿
って切断することによって、前記電極部を前記チップ基
板の端面で前記防湿材から露出した状態とすることを特
徴とする。
【0012】また、前記電極部の表面には半田層が形成
され、該半田層の表面に前記防湿材がコーティングされ
ていることが好ましい。
【0013】この場合にも、前記電極部および前記半田
層は、前記チップ基板の端縁に届くように形成され、該
チップ基板の端面では前記防湿材から露出した状態にあ
ることが好ましい。このような構成の電子回路素子の製
造方法においては、絶縁基板上の前記チップ基板として
切り出される各領域毎に前記絶縁基板の切断予定線を跨
ぐように前記電極部および前記半田層を順次形成した以
降、該半田層表面に前記防湿材をコーティングし、しか
る後に、前記絶縁基板を前記切断予定線に沿って切断す
ることによって、前記電極部および前記半田層を前記チ
ップ基板の端面で前記防湿材から露出した状態とするこ
とを特徴とする。
【0014】本発明に係る電子回路素子の回路基板への
実装方法では、前記回路基板のランド上にクリーム半田
を塗布した後、該ランド上に前記電極部が位置するよう
に、前記チップ基板を前記回路基板に対して直立させた
状態に搭載し、しかる後に、前記回路基板をリフローに
かけて、前記ランドと前記電極部とを半田接合すること
を特徴とする。
【0015】
【発明の実施の形態】図面を参照して、本発明の実施例
を説明する。なお、以下に説明する各実施例の磁気抵抗
素子(電子回路素子)は、従来の磁気抵抗素子と基本的
な構造が同じであるため、共通する機能を有する部分に
ついては同じ符合を付して、それらの詳細な説明を省略
する。
【0016】[実施例1]図1(a)は、本例の磁気抵
抗素子の正面図、図1(b)は、そのX−X′線におけ
る縦断面図である。
【0017】(磁気抵抗素子の構造)図1(a)、
(b)において、本例の磁気抵抗素子10は、絶縁性の
チップ基板2の上にNi−Fe膜やNi−Co膜等の磁
気抵抗薄膜11が所定のパターンに形成され、そのうち
の一部が感磁部14として形成され、その一部が半田接
合用の電極部13a、13b、13cになっている。3
本の電極部13a、13b、13cは、互いに平行であ
り、チップ基板2の下側の端縁201に届く状態にあ
る。ここで、磁気抵抗素子10をモータの回転検出用に
用いる場合には、3本の電極部13a、13b、13c
のうち、電極部13aが入力端子、電極部13bが出力
端子、電極13cが接地用端子として用いられる。
【0018】感磁部14では、磁気抵抗薄膜11上に保
護膜15が形成されているが、電極部13a、13b、
13cの方では、磁気抵抗薄膜11は、保護膜15によ
って覆われておらず、その代わりに、表面には、半田付
け時の温度よりも低い温度で軟化する防湿材16が予め
コーティングされている。この防湿材16は、電極部1
3a、13b、13cの表面だけでなく、チップ基板2
の全面に形成された状態にある。但し、チップ基板2の
下側の端縁201において、電極部13a、13b、1
3cは、防湿材16でコーティングされておらず、防湿
材16から露出した状態にある。かかる防湿材16は、
半田付け時の温度よりも低い温度で軟化する樹脂であれ
ばその種類に限定はないが、たとえば、アクリル系、ウ
レタン系、またはフッ素系の溶剤気散型の撥水性樹脂、
または熱可塑性樹脂を用いることができる。
【0019】(磁気抵抗素子の製造方法)図2は、本例
の磁気抵抗素子の製造方法および実装方法を示す工程
図、図3は、本例の磁気抵抗素子の製造方法において、
ウエーハ上に形成した磁気抵抗薄膜の形成パターンを示
す説明図、図4は、本例の磁気抵抗素子の製造方法にお
いて、ウエーハ上に形成した電極部付近の断面図であ
る。
【0020】本例の磁気抵抗素子10の製造工程は、概
略、以下の通りである。まず、図2(a)に示すウエー
ハ1(絶縁基板)上のチップ基板2として切り出される
各領域毎に感磁部14および電極部13a、13b、1
3cを形成する。すなわち、図3にウエーハ1の一部を
拡大して示すように、絶縁のウェハー1の上には、1つ
の素子に分けられた場合に同じパターンの磁気抵抗薄膜
11をもつように、Ni−Fe膜やNi−Co膜等の磁
気抵抗パターン群12を形成する。磁気抵抗パターン群
12は、ウエーハ1の切断予定線S1を挟む両側に、第
1の磁気抵抗素子用の第1の磁気抵抗パターン12a
と、第2の磁気抵抗素子用の第2の磁気抵抗パターン1
2bとが一対となるように構成され、これらの磁気抵抗
パターンには、切断予定線S1を跨ぐように形成された
電極部13a、13b、13cと、これらの電極部の両
側に位置する感磁部14とが含まれている。
【0021】次に、図2(b)に示す工程では、感磁部
14の形成領域に保護膜15を形成した後、電極部13
a、13b、13cの形成領域を含む領域に対して防湿
材16をコーティングする。但し、工程の簡略化のた
め、本例では、防湿材16をウェーハ1の全面にコーテ
ィングする。
【0022】次に、図2(c)に示す工程では、図3か
らわかるように、回転するダイシングブレード20によ
って、ウエーハ1を切断予定線S1、S2に沿って切断
し、磁気抵抗素子10を得る。ここで、電極部13a、
13b、13cは、図4に示すように、ウエーハ1に対
する切断予定線S1を跨ぐように形成されていることか
ら、ウエーハ1を切断予定線S1に沿って切断したとき
に、各磁気抵抗素子毎の電極部13a、13b、13c
に分割されることになる。それ故、電極部13a、13
b、13cの表面は、防湿材16で覆われているが、チ
ップ基板2の下側の端面では、電極部13a、13b、
13cは、防湿材16から露出した状態にある。
【0023】(磁気抵抗素子の実装方法)図5は、本例
の磁気抵抗素子を回路基板に取り付ける工程を示す説明
図、図6(a)は、本例の磁気抵抗素子を回路基板に半
田付けした後の正面図、図6(b)は、その縦断面図で
ある。
【0024】本例の磁気抵抗素子10を回路基板に実装
する工程では、まず、図2(d)に示す工程において、
回路基板40の側のランド43a、43b、43cにク
リーム半田45を塗布する。
【0025】次に、図2(e)に示す工程において、ラ
ンド43a、43b、43c上に電極部13a、13
b、13cが位置するように、チップ基板2を回路基板
40に対して直立させた状態に搭載する。この工程を行
うに先立って、回路基板40には、図5に示すように、
受け孔42a、42bを形成しておく。これらの受け孔
42a、42bの間において、平行に延びる3本の配線
パターン41a、41b、41cにランド43a 43
b、43cが形成されている。
【0026】一方、磁気抵抗素子10は、ホルダ30を
介して回路基板40に垂直に取り付けられる。ホルダ3
0の下端面には、回路基板40の受け孔42a、42b
に嵌まるべき突部(図示せず)が形成されており、ホル
ダ30を回路基板40に取り付けることができる。ホル
ダ30の両端部からは、互いに向き合うように突出部3
2a、32bが形成され、これらの突出部32a、32
bの間の部分は、磁気抵抗素子10を保持するための凹
形状の収納部33となっている。突出部32a、32b
の先端部には、内側に向けて爪部34a、34bが張り
出しており、収納部33に磁気抵抗素子10を嵌め込ん
だとき、磁気抵抗素子10は、爪部34a、34bによ
って弾性をもって抱えられ、収納部33で保持される。
この状態で、ホルダ30を回路基板40に取り付ける
と、クリーム半田45が塗布されたランド43a、43
b、43cに対して、磁気抵抗素子10の電極部13
a、13b、13cが位置決めされる。
【0027】しかる後に、回路基板40をリフローにか
けると、図2(f)、図6(a)に示すように、クリー
ム半田45が溶融し、半田50は、チップ基板2の端縁
201から各電極部13a、13b、13cに沿っては
い上がる。その結果、ランド43a、43b、43c
と、電極部13a、13b、13cとは、それぞれ半田
接合する。この工程では、リフロー炉内は、183℃で
半田を溶かす場合には、通常、ピーク温度210〜25
0℃に設定されている。
【0028】このとき、磁気抵抗素子10の防湿材16
は、クリーム半田45の溶融する温度より低い温度で軟
化する材料が選択されているため、クリーム半田45が
溶融するときに、柔らかくなり流動性を発揮する。従っ
て、図6(b)に示すように、半田50は、電極部13
a、13b、13cと、防湿材16との境界付近から、
防湿材16を押し退けるようにして、各電極部13a、
13b、13cに沿ってはい上がる。
【0029】従って、回路基板40をリフロー炉内から
取り出すと、回路基板40および磁気抵抗素子10が冷
え、半田50が固化する。さらに、回路基板40および
磁気抵抗素子10が冷えると、防湿材16が固まる。こ
の状態では、電極13a、13b、13cのうち、上端
部分には半田50が届かず、電極部13a、13b、1
3cには半田50からの露出部分13dが形成される
が、かかる露出部分13dは、防湿材16で覆われた状
態のままである。
【0030】(実施例1の主な効果)このように、本例
の磁気抵抗素子10では、電極部13a、13b、13
cに予め防湿材16をコーティングしてあるので、リフ
ロー後の電極部13a、13b、13cにおいて、半田
50からの露出部分13dは、防湿材16で覆われた状
態にある。従って、電極部13a、13b、13cの露
出部分13dに水分が付着しない。しかも、防湿材16
をリフロー前にコーティングしておくため、露出部分1
3dと防湿材16aと間に半田フラックスが介在するこ
ともないので、半田フラックスを除去するための洗浄工
程を行わなくても、露出部分13dと防湿材16aとの
密着性が高い。また、結露しやすいといわれているチッ
プ下端部と回路基板40との間に、軟化した防湿材16
が垂れ込むため、そこでも、結露しにくくなり、この部
分でのマイグレーションの発生も生じにくい。さらに、
防湿材16をウエーハ1の段階でコーティングしておく
ので、手間をかけずに、防湿材16をコーティングでき
る。それ故、磁気抵抗素子10と回路基板40との電気
的接続部分における耐湿性能を確実に、かつ簡単に向上
することができる。
【0031】また、本例では、リフロー前には、チップ
基板2の下側の端面において、電極部13a、13b、
13cは、防湿材16から露出した状態にあるため、半
田の接合性がよいという利点もある。しかも、かかる構
成の磁気抵抗素子10を製造するにあたって、切断予定
線S1を跨ぐように電極部13a、13b、13cを形
成し、しかる後に、ウエーハ1を切断予定線S1に沿っ
て切断するという方法を用いているので、簡単に製造で
きる。
【0032】[実施例2]図7は、本例の磁気抵抗素子
の縦断面図、図8は、本例の磁気抵抗素子を回路基板に
半田付けした後の縦断面図、図9は、本例の磁気抵抗素
子の製造方法において、ウエーハ上に形成した電極部付
近の縦断面図である。なお、本例の磁気抵抗素子は、基
本的な構成が実施例1の磁気抵抗素子と同様であるた
め、共通する機能を有する部分については、同じ符号を
付して説明を省略する。
【0033】図7に示すように、本例では、磁気抵抗素
子10と回路基板の半田付けの信頼性を高めるという観
点から、磁気抵抗素子10の電極部13a、13b、1
3cの表面には、予め、半田層55が形成されており、
この半田層55の表面に防湿材16がコーティングされ
ている。半田層55は、電極部13a、13b、13c
の全面に形成してもよいが、本例では、電極部13a、
13b、13cのうち、保護膜15との境界付近には、
半田層55が形成されておらず、半田層55からの露出
部分13dが存在する。また、本例では、電極部13
a、13b、13c、および半田層55は、いずれも、
チップ基板2の下側の端面において防湿材16から露出
した状態にある。
【0034】かかる構成の磁気抵抗素子10では、電極
13a、13b、13cの表面に半田層55が予め形成
されていることから、図2(d)〜(f)および図5を
参照して説明したように、磁気抵抗素子10を回路基板
40上に取り付けた後、リフロー炉に通したとき、図8
に示すように、回路基板40のランド43aのクリーム
半田45と、電極部13a、13b、13c表面の半田
層55とが融合し合うので、回路基板40のランド43
a、43b、43cと、電極部13a、13b、13c
との半田接合状態がよい。
【0035】また、本例でも、実施例1と同様、回路基
板40をリフローにかけたときに、防湿材16は、柔ら
かくなり流動性を発揮し、半田層55が溶融したときで
も、半田層55からの露出部分13dに密着したままで
ある。従って、回路基板40をリフロー炉内から取り出
した後、回路基板40および磁気抵抗素子10が冷える
と、防湿材16は、そのまま固まる。従って、電極13
a、13b、13cのうち、上端部分には半田が被って
いないが、半田からの露出部分13dは、防湿材16で
覆われた状態のままである。
【0036】このように、本例の磁気抵抗素子10で
は、電極部13a、13b、13cの表面側(半田層5
5の表面)に予め防湿材16をコーティングしておいた
ので、リフロー後の電極部13a、13b、13cにお
いて、半田からの露出部分13dは、防湿材16で覆わ
れた状態にある。従って、電極部13a、13b、13
cの露出部分13dに水分が付着しない。しかも、防湿
材16をリフロー前にコーティングしておくため、露出
部分13dと防湿材16aと間に半田フラックスが介在
することもないので、半田フラックスを除去するための
洗浄工程を行わなくても、露出部分13dと防湿材16
aとの密着性が高いなど、磁気抵抗素子10と回路基板
40との電気的接続部分における耐湿性能を確実に、か
つ簡単に向上することができる。
【0037】また、本例では、磁気抵抗素子10の電極
部13a、13b、13cの表面には、予め、半田層5
5が形成されていることから、磁気抵抗素子10と回路
基板の半田付けの信頼性が高い。しかも、電極部13
a、13b、13c、および半田層55は、いずれも、
チップ基板2の下側の端面において防湿材16から露出
した状態にあるため、半田の接合性がよいという利点も
ある。
【0038】かかる構成の磁気抵抗素子10を製造する
にあたって、実施例1と同様、図3に示すように、切断
予定線S1を跨ぐように電極部13a、13b、13c
した後、その表面に半田層55を形成し、しかる後に、
図9に示すように、ウエーハ1を切断予定線S1に沿っ
て切断するという方法を用いる。従って、電極部13
a、13b、13c、および半田層55がチップ基板2
の下側の端面において防湿材16から露出した状態にあ
る磁気抵抗素子10を簡単に製造できる。
【0039】しかも、このような製造方法によれば、図
9からわかるように、半田層55は、中央部分が盛り上
がった状態に形成される傾向にあるため、ウエーハ1を
切断予定線S1に沿って切断したときに、半田層55
は、最も厚い部分で切断されることになる。従って、半
田層50は、感磁部14の側では、比較的薄いが、チッ
プ基板2の下側の端縁201に向かって徐々に厚くなる
ように形成される。それ故、回路基板40のランド43
a、43b、43cに接触する半田層55の断面が広く
なり、半田付けの信頼性が向上する。
【0040】(その他の実施例)なお、本例では、電子
回路素子として、磁気抵抗素子10を例に説明したが、
その他の電子回路素子に適用してもよい。
【0041】
【発明の効果】以上説明したように、本発明に係る磁気
抵抗素子等の電子回路素子では、電極部表面に防湿材が
予めコーティングされてため、磁気抵抗素子等と回路基
板とを半田によって実装した後も、電極部のうち、半田
からの露出部分は、防湿材で覆われた状態にあることに
特徴を有する。従って、本発明によれば、防湿材を半田
付け前にコーティングしておくため、電極部と防湿材と
間に半田フラックスが介在することもないので、半田フ
ラックスを除去するための洗浄工程を行わなくても、防
湿材との密着性が高い。また、防湿材をウエーハ状態で
コーティングしておけるなど、防湿材を手間をかけずに
コーティングできる。それ故、磁気抵抗素子と回路基板
との電気的接続部分における耐湿性能を確実に、かつ簡
単に向上することができる。
【0042】半田付け前の状態で、チップ基板の端面で
は、電極部やその表面に形成した半田層が防湿材から露
出した状態にある場合には、この露出部分が回路基板の
ランド上に塗布したクリーム半田と接することになるの
で、半田付け性がよいという利点がある。しかも、かか
る構成の電極部は、切断予定線を跨ぐように電極部や半
田層を形成し、しかる後に、切断予定線に沿って切断す
れば簡単に形成できる。また、このような製造方法によ
れば、半田層の厚い部分で切断することになるため、ク
リーム半田と接する半田層の端面が広いので、この点か
らも、半田付け性が向上するという利点がある。
【図面の簡単な説明】
【図1】(a)は、本発明の実施例1に係る磁気抵抗素
子の正面図、(b)は、そのX−X′線における断面図
である。
【図2】本発明の実施例1に係る磁気抵抗素子の製造方
法および実装方法を示す工程図である。
【図3】本発明の実施例1に係る磁気抵抗素子の製造方
法において、ウエーハ上に形成した磁気抵抗薄膜の形成
パターンを示す説明図である。
【図4】本発明の実施例1に係る磁気抵抗素子の製造方
法において、ウエーハ上に形成した電極部付近の断面図
である。
【図5】本発明の実施例1に係る磁気抵抗素子を回路基
板に取り付ける工程を示す説明図である。
【図6】(a)は、本発明の実施例1に係る磁気抵抗素
子を回路基板に半田付けした後の正面図、(b)は、そ
の縦断面図である。
【図7】本発明の実施例2に係る磁気抵抗素子の縦断面
図である。
【図8】本発明の実施例2に係る磁気抵抗素子を回路基
板に半田付けした後の縦断面図である。
【図9】本発明の実施例2に係る磁気抵抗素子の製造方
法において、ウエーハ上に形成した電極部付近の断面図
である。
【図10】従来の磁気抵抗素子を回路基板に取り付けた
後の縦断面図である。
【符号の説明】
1 ウェーハ 2 チップ基板 10 磁気抵抗素子(電子回路素子) 11 磁気抵抗薄膜 12 磁気抵抗パターン群 13a、13b、13c 電極部 13d 電極部における半田からの露出部分 14 感磁部 15 保護膜 16 防湿材 40 回路基板 41a、41b、41c 配線パターン 43a、43b、43c ランド 45 クリーム半田 50 半田 55 半田層 201 チップ基板の端縁
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 43/02 H01L 43/08 H05K 1/18 G01R 33/09 G11B 5/39 H01L 23/12 G01D 5/245 G01B 7/30

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性のチップ基板上に構成された素子
    部と、前記チップ基板表面上で前記素子部の側から引き
    出された半田接合用の電極部とを有する電子回路素子に
    おいて、前記電極部の表面側には、防湿材がコーティン
    グされており、 前記防湿材は、半田付け時の温度よりも低い温度で軟化
    する溶剤気散型の撥水性樹脂であることを特徴とする電
    子回路素子。
  2. 【請求項2】 絶縁性のチップ基板上に構成された素子
    部と、前記チップ基板表面上で前記素子部の側から引き
    出された半田接合用の電極部とを有する電子回路素子に
    おいて、前記電極部の表面側には、防湿材がコーティン
    グされており、 前記素子部は、前記チップ基板表面上に所定のパターン
    をもって形成された磁性膜を備える磁気抵抗素子の感磁
    部であり、 前記防湿材は、半田付け時の温度よりも低い温度で軟化
    する溶剤気散型の撥水性樹脂であることを特徴とする電
    子回路素子。
  3. 【請求項3】 絶縁性のチップ基板上に構成された素子
    部と、前記チップ基板表面上で前記素子部の側から引き
    出された半田接合用の電極部とを有する電子回路素子に
    おいて、前記電極部の表面側には、防湿材がコーティン
    グされており、 前記防湿材は、半田付け時の温度よりも低い温度で軟化
    する熱可塑性樹脂であることを特徴とする電子回路素
    子。
  4. 【請求項4】 絶縁性のチップ基板上に構成された素子
    部と、前記チップ基板表面上で前記素子部の側から引き
    出された半田接合用の電極部とを有する電子回路素子に
    おいて、前記電極部の表面側には、防湿材がコーティン
    グされており、 前記素子部は、前記チップ基板表面上に所定のパターン
    をもって形成された磁性膜を備える磁気抵抗素子の感磁
    部であり、 前記防湿材は、半田付け時の温度よりも低い温度で軟化
    する熱可塑性樹脂であることを特徴とする電子回路素
    子。
  5. 【請求項5】 請求項1ないし4のいずれかの項におい
    て、前記電極部の表面には半田層が形成され、該半田層
    の表面に前記防湿材がコーティングされていることを特
    徴とする電子回路素子。
  6. 【請求項6】 請求項1ないし4のいずれかの項におい
    て、前記電極部は、前記チップ基板の端縁に届くように
    形成され、該チップ基板の端面では前記防湿材から露出
    した状態にあることを特徴とする電子回路素子。
  7. 【請求項7】 請求項5において、前記電極部および前
    記半田層は、前記チップ基板の端縁に届くように形成さ
    れ、該チップ基板の端面では前記防湿材から露出した状
    態にあることを特徴とする電子回路素子。
  8. 【請求項8】 請求項1ないし7のいずれかの項に規定
    する電子回路素子の回路基板への実装方法において、前
    記回路基板のランド上にクリーム半田を塗布した後、該
    ランド上に前記電極部が位置するように、前記チップ基
    板を前記回路基板に対して直立させた状態に搭載し、し
    かる後に、前記回路基板をリフローにかけて、前記ラン
    ドと前記電極部とを半田接合することを特徴とする電子
    回路素子の実装方法。
  9. 【請求項9】 請求項6に規定する電子回路素子の製造
    方法において、絶縁基板上の前記チップ基板として切り
    出される各領域毎に前記絶縁基板の切断予定線を跨ぐよ
    うに前記電極部を形成した以降、該電極部表面に前記防
    湿材をコーティングし、しかる後に、前記絶縁基板を前
    記切断予定線に沿って切断することによって、前記電極
    部を前記チップ基板の端面で前記防湿材から露出した状
    態とすることを特徴とする電子回路素子の製造方法。
  10. 【請求項10】 請求項7に規定する電子回路素子の製
    造方法において、絶縁基板上の前記チップ基板として切
    り出される各領域毎に前記絶縁基板の切断予定線を跨ぐ
    ように前記電極部および前記半田層を順次形成した以
    降、該半田層表面に前記防湿材をコーティングし、しか
    る後に、前記絶縁基板を前記切断予定線に沿って切断す
    ることによって、前記電極部および前記半田層を前記チ
    ップ基板の端面で前記防湿材から露出した状態とするこ
    とを特徴とする電子回路素子の製造方法。
JP01053096A 1996-01-25 1996-01-25 電子回路素子、その実装方法および製造方法 Expired - Fee Related JP3324923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01053096A JP3324923B2 (ja) 1996-01-25 1996-01-25 電子回路素子、その実装方法および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01053096A JP3324923B2 (ja) 1996-01-25 1996-01-25 電子回路素子、その実装方法および製造方法

Publications (2)

Publication Number Publication Date
JPH09205233A JPH09205233A (ja) 1997-08-05
JP3324923B2 true JP3324923B2 (ja) 2002-09-17

Family

ID=11752818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01053096A Expired - Fee Related JP3324923B2 (ja) 1996-01-25 1996-01-25 電子回路素子、その実装方法および製造方法

Country Status (1)

Country Link
JP (1) JP3324923B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386118B (zh) * 2008-09-30 2013-02-11 Kingbright Electronics Co Ltd Vertical circuit board combination structure

Also Published As

Publication number Publication date
JPH09205233A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
JP3324923B2 (ja) 電子回路素子、その実装方法および製造方法
JPH1116768A (ja) 電子部品
JPH0410235B2 (ja)
JPH0936537A (ja) 電子部品の半田付け方法、半田付け状態の検査方法及び半田付けの補修方法
JP2526170Y2 (ja) 電子基板回路
JP2002050863A (ja) プリント配線基板の接続方法
JP2001217101A (ja) 電流検出用抵抗器
JPH056688Y2 (ja)
JP2949072B2 (ja) ボールグリッドアレイタイプ部品の製造方法
JP3530594B2 (ja) 高電圧用可変抵抗器
JP2806448B2 (ja) 薄膜磁気ヘッド
JPS6254996A (ja) 電子部品の実装方法
JP2607528B2 (ja) 磁気抵抗素子の製造方法
JP3162177B2 (ja) チップ部品の実装方法および配線基板
JPH10163002A (ja) チップ型電子部品とその製造方法
JP2681178B2 (ja) トランジスタ取付け方法
JPS61287197A (ja) 電子部品の製造方法
JPS628486A (ja) 面状発熱体
JPH08236167A (ja) アモルファス金属細線の接合方法
JP2004311669A (ja) フレキシブルプリント配線板
JPS63177582A (ja) 混成集積回路装置の製造方法
JPH0634272U (ja) ホール素子
JPS61199694A (ja) 混成集積回路の製造方法
JPS61273886A (ja) 電気的接続装置
JPS58102533A (ja) 混成集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees