JP3162177B2 - チップ部品の実装方法および配線基板 - Google Patents

チップ部品の実装方法および配線基板

Info

Publication number
JP3162177B2
JP3162177B2 JP12237992A JP12237992A JP3162177B2 JP 3162177 B2 JP3162177 B2 JP 3162177B2 JP 12237992 A JP12237992 A JP 12237992A JP 12237992 A JP12237992 A JP 12237992A JP 3162177 B2 JP3162177 B2 JP 3162177B2
Authority
JP
Japan
Prior art keywords
electrode
chip
conductive resin
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12237992A
Other languages
English (en)
Other versions
JPH05326632A (ja
Inventor
敏夫 中島
正文 冨永
宏明 高木
健一 大木
三津男 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP12237992A priority Critical patent/JP3162177B2/ja
Publication of JPH05326632A publication Critical patent/JPH05326632A/ja
Application granted granted Critical
Publication of JP3162177B2 publication Critical patent/JP3162177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】本発明は表面実装用チップ部品の実装方
法、特に導電性樹脂を用いた実装方法および配線基板
関する。
【0002】
【従来の技術】表面実装用チップ部品を基板に実装する
に際し、耐熱性を必要とする接続媒体には、半田より耐
熱性に優れる熱硬化性の導電性樹脂が利用される。
【0003】一般に熱硬化性の導電性樹脂は、半田のよ
うなセルフアライメント性(溶融半田が電極に集まって
凝固する性質)がないため、軟化状態で流れ出すとその
状態で硬化する。
【0004】図3は導電性樹脂を使用し従来方法で実装
したチップ部品を示す側面図、図4は導電性樹脂を使用
し他の従来方法で実装したチップ部品を示す側面図であ
る。図3(イ) において、アルミナ等にてなる耐熱性基板
1の表面に、チップ部品実装用に複数の電極(基板電
極)2を形成し、電極2の上に導電性樹脂3を塗布す
る。次いで、基板1に表面実装用チップ部品4を実装す
ると図3(ロ) に示す如く、チップ部品4の下面に形成し
た電極5と電極2は、導電性樹脂3を硬化させた導体層
6によって電気的に接続される。
【0005】かかる従来の実装方法において、タングス
テン,モリブデン等にてなる電極2の厚さは一般に12μ
m 程度以下であり、セラミックコンデンサ, チップ抵
抗, チップコイル等のチップ部品4に形成した電極5の
厚さは10μm 程度以下であり、電極2の上に塗布した導
電性樹脂3の厚さは一般に30μm 程度である。
【0006】熱硬化性である導電性樹脂3は、硬化に先
立つ軟化時に流動性を増し、ブリーディング現象によっ
て電極2の上から流れ出し、その状態で硬化するため、
基板1の表面に対向する電極2が短絡したり、チップ部
品4の下面の絶縁性が損なわれ易いという欠点があっ
た。
【0007】そこで図4(イ),(ロ) に示す如く、電極2の
上に厚さ30μm 程度の導体層7を積層し、導体層7の上
に塗布した導電性樹脂3を用いて、チップ部品4を実装
させるという方法が考案された。
【0008】導電性樹脂3のブリーディング現象による
欠点に対処するため形成した導体層7は、そのために30
μm 程度の厚さが必要となり、めっき形成させることが
困難である。そのため、導電性樹脂を使用し形成させる
ことになるが、かかる導体層7は厚さが不均一になり表
面に凹凸ができ易くなる。
【0009】従って、導体層7の上に塗布した導電性樹
脂3の厚さも不均一となり易く、図4(ハ) に拡大して示
す如く導体層7に比較的大きい突起が生成されると、そ
の突起先端が電極2に当接し、導体層6が電極2の全面
に被着せず、電極2と5の電気的接続が不確実になり易
いという欠点があった。
【0010】
【発明が解決しようとする課題】以上説明したように、
導電性樹脂3を用いたチップ部品4の従来の表面実装方
法は、電極2の外に導電性樹脂3が流れ出すことによっ
て、対向(または隣接)する電極2,5が短絡したり、
チップ部品4の絶縁性が損なわれ易い、または、基板電
極2とチップ部品4との電気的接続が不確実になり易
く、それらの障害が目視によって識別できないという問
題点があった。
【0011】本発明方法は、その実施例を示す図1に示
すように、絶縁基板1の表面にチップ部品実装用の基板
電極2を形成し、該基板電極2の中心から一方向にずれ
るようにして、基板電極2の一部を覆って被覆して、基
板電極2の非被覆部分を広く露呈すると共に、チップ部
品4の下面に形成したチップ電極5が対向する厚膜絶縁
層10を形成し、該基板電極2の露呈部から該チップ電
極5が対向する部分の該絶縁層10に延在する熱硬化性
の導電性樹脂3を塗布し、該チップ電極5が該厚膜絶縁
層10の上で該導電性樹脂3と接するように、かつ、基
板電極2の露呈部と対向するように該チップ部品4を該
導電性樹脂3の上に搭載し、該導電性樹脂3を加熱して
硬化することにより、チップ部品4の表面実装を完了
し、配線基板を得ることができるようにしたものであ
る。
【0012】さらに、本発明による効果を一層確実とす
るため、絶縁層10をスクリーン印刷法にて厚さ20〜70μ
m 程度に形成する。
【0013】
【作用】絶縁層10を形成する上記手段によれば、電極
2と5とは少なくとも絶縁層10の厚さ分だけ離され、
しかも、絶縁層10は、基板電極2の中心から一方向に
ずれるようにして、基板電極2の一部を覆って被覆し
て、基板電極2の非被覆部分を広く露呈するように形成
されるから、電極2と5との間に、硬化に先立つ軟化で
流動性を増した導電性樹脂3を溜める広い間隙が確保さ
れることになる。従って、導電性樹脂3の流出による電
極2の短絡を防止すると共に、電極2と5の電気的接続
も確実になされる。
【0014】
【実施例】図1は本発明方法の実施例を説明する工程
図、図2は本発明方法に係わり基板電極の上に形成した
保護絶縁層のパターンを示す斜視図である。
【0015】図1(イ)において、アルミナ等にてなる
耐熱性基板1の表面に、チップ部品実装用に複数の電極
(基板電極)2を形成したのち、図に示すように、該基
板電極2の中心から一方向にずれるようにして、基板電
極2の一部を覆って被覆して、基板電極2の非被覆部分
を広く露呈すると共に、チップ部品4の下面に形成した
チップ電極5が対向する厚膜絶縁層10を形成する。
【0016】しかるのち、図1(ロ) に示す如く、電極2
の露呈部から絶縁層10の一部(チップ部品の下面端部が
対向する部分)に渡って導電性樹脂3を、例えば厚さ30
μm程度に塗布する。
【0017】次いで図1(ハ)に示す如く絶縁層10の
上の導電性樹脂3とチップ部品4の電極5とが接するよ
うに、チップ部品4を導電性樹脂3の上に搭載し、チッ
プ部品4を基板1に向けて押し付け、導電性樹脂3の硬
化処理例えば例えば150℃程度に加熱し常温に冷却す
ると、図1(ニ)に示す如く、基板1の電極2とチップ
部品4の電極5とは、導電性樹脂3が硬化した導体層6
によって電気的に接続されるようになる。このようにし
て配線基板を形成できる。
【0018】なお、アルミナ,ガラス系等の耐熱性塗料
をスクリーン印刷して焼成し、基板1に形成した導体パ
ターン等の保護層(オーバーコート層)として一般に形
成されるものが利用可能である絶縁層10は、軟化した導
電性樹脂3が電極2より流れ出す広がりを抑制し、該流
れ出しよる障害を確実かつ各種のチップ部品4について
なくすには、電極2の上における厚さを導電性樹脂3よ
り厚くすることが望ましい。
【0019】しかし、絶縁層10をやたらに厚くすること
も不必要かつ非経済的である。そこで、導電性樹脂3の
流出による障害が生じ易い小型チップ部品4について調
査したところ、電極2上における絶縁層10の厚さを約20
μm 以上にすればよいことが分かった。従って、本発明
では絶縁層10の厚さを、電極2の上において20〜70μm
とすることを推奨する。
【0020】図2(イ) において、前記絶縁層10に相当し
実装チップ部品(4) の下面端部が対向する厚膜絶縁層11
は、電極2の全幅に渡って電極2の一部を被覆する構成
であり、絶縁層11は本発明方法に係わる基本形状であ
る。
【0021】図2(ロ) において、前記絶縁層10に相当し
実装チップ部品(4) の下面端部が対向する厚膜絶縁層12
は、電極2が幅方向の両端で全長に渡り露呈する構成で
あり、絶縁層11に較べて電極2と導体層(6) との接触面
積が大きくなる。
【0022】図2(ハ) において、前記絶縁層10に相当し
実装チップ部品(4) の下面端部が対向する厚膜絶縁層13
は、電極2の一部を被覆する部分が平面視コ字形であ
り、絶縁層12と同様に絶縁層11より電極2と導体層(6)
との接触面積が大きくなる。
【0023】以上説明したように、本発明によれば、基
板電極とチップ電極とは少なくとも厚膜絶縁層の厚さ分
だけ離され、しかも、厚膜絶縁層は、基板電極の中心か
ら一方向にずれるようにして、基板電極の一部を覆って
被覆して、基板電極の非被覆部分を広く露呈するように
形成されるから、基板電極とチップ電極との間に、硬化
に先立つ軟化で流動性を増した導電性樹脂を溜める広い
間隙が確保されることになり、従って、導電性樹脂の流
出による電極間の短絡を防止すると共に、基板電極とチ
ップ電極の電気的接続も確実になされる。
【0024】なお、本願発明に係わりチップ部品実装用
基板電極の一部を覆う絶縁層としては、基板に形成する
保護層を変形せしめて利用可能であり、そのようにすれ
ば製造プロセスを変更することなく、実装チップ部品に
対する信頼性が確保できることになる。
【図面の簡単な説明】
【図1】 本発明方法の実施例を説明する工程図であ
る。
【図2】 本発明方法に係わる絶縁層の実施例を示す斜
視図である。
【図3】 導電性樹脂を使用し従来方法で実装したチッ
プ部品を示す側面図である。
【図4】 導電性樹脂を使用し他の従来方法で実装した
チップ部品を示す側面図である。
【符号の説明】
1は絶縁基板 2は絶縁基板に形成したチップ部品実装用の電極 3はチップ部品実装用の導電性樹脂 4は表面実装用のチップ部品 5はチップ部品の下面に形成した電極 10,11,12,13 は厚膜絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大木 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹内 三津男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 実開 平3−110871(JP,U) 実開 平2−36476(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板(1)の表面にチップ部品実装
    用の基板電極(2)を形成し、該基板電極(2)の中心から一方向にずれるようにし
    て、基板電極(2)の一部を覆って被覆して、基板電極
    (2)の非被覆部分を広く露呈すると共に、チップ部品
    (4)の下面に形成したチップ電極(5)が対向する厚
    膜絶縁層(10,11,12,13)を形成し、 該基板電極(2)の露呈部から該チップ電極(5)が対
    向する部分の該厚膜絶縁層(10,11,12,13)
    に延在する熱硬化性の導電性樹脂(3)を塗布し、 該チップ電極(5)が該厚膜絶縁層(10,11,1
    2,13)の上で該導電性樹脂(3)と接するように、
    かつ、基板電極(2)の露呈部と対向するように該チッ
    プ部品(4)を該導電性樹脂(3)の上に搭載し、該導
    電性樹脂(3)を加熱して硬化する ことを特徴とするチ
    ップ部品の実装方法。
  2. 【請求項2】 前記厚膜絶縁層(10,11,12,1
    3)を、スクリーン印刷法によって厚さ20〜70μm程度
    に形成することを特徴とする請求項1記載のチップ部品
    の製造方法。
  3. 【請求項3】 絶縁基板(1)の表面にチップ部品実装
    用の基板電極(2)が形成され、 該基板電極(2)の中心から一方向にずれるようにし
    て、基板電極(2)の一部を覆って、基板電極(2)の
    非被覆部分が広く露呈するように厚膜絶縁層(10,1
    1,12,13)が形成され、 チップ部品(4)の下面に形成したチップ電極(5)
    が、チップ電極(5)の一部が厚膜絶縁層(10,1
    1,12,13)と対向し、かつチップ電極(5)の大
    部分が基板電極(2)の露呈部と対向するように配置さ
    れたチップ部品(4)が、基板電極(2)の露呈部から
    チップ電極(5)が対向する部分の厚膜絶縁層(10,
    11,12,13)に延在して塗布された熱硬化性の導
    電性樹脂(3)が、加熱により硬化されることによっ
    て、基板電極(2)と電気的に接続して実装されている
    ことを特徴とする配線基板。
JP12237992A 1992-05-15 1992-05-15 チップ部品の実装方法および配線基板 Expired - Fee Related JP3162177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12237992A JP3162177B2 (ja) 1992-05-15 1992-05-15 チップ部品の実装方法および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12237992A JP3162177B2 (ja) 1992-05-15 1992-05-15 チップ部品の実装方法および配線基板

Publications (2)

Publication Number Publication Date
JPH05326632A JPH05326632A (ja) 1993-12-10
JP3162177B2 true JP3162177B2 (ja) 2001-04-25

Family

ID=14834374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12237992A Expired - Fee Related JP3162177B2 (ja) 1992-05-15 1992-05-15 チップ部品の実装方法および配線基板

Country Status (1)

Country Link
JP (1) JP3162177B2 (ja)

Also Published As

Publication number Publication date
JPH05326632A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US3786172A (en) Printed circuit board method and apparatus
JPH02503969A (ja) 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法
JPS62293707A (ja) キャップ付き電子部品
US2692321A (en) Resistor
JP3162177B2 (ja) チップ部品の実装方法および配線基板
JP2002140975A (ja) ヒューズ素子及びその製造方法
JP3209354B2 (ja) 熱溶断ヒユーズ及びその製造方法
JP3012875B2 (ja) チップ抵抗器の製造方法
JPH10189306A (ja) チップ抵抗器
JP2806802B2 (ja) チップ抵抗器
JPS6035201Y2 (ja) キヤツプレス型チツプ抵抗器
US3176381A (en) Method of forming weldable terminals on circuit boards
JP3110677B2 (ja) チップ抵抗器
JP2866808B2 (ja) チップ抵抗器の製造方法
JP2000331590A (ja) 回路保護素子及びその製造方法
JP2503052B2 (ja) プリント基板
JPS6019680B2 (ja) 絶縁板に半田付けする方法
JP3323140B2 (ja) チップ抵抗器
JPH0566036B2 (ja)
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JPH0512998Y2 (ja)
JP3323156B2 (ja) チップ抵抗器
JP2603863B2 (ja) プリント配線板
JPH0728118B2 (ja) 面付け実装プリント配線板の製造方法
JPS60189292A (ja) 部品の取付方法及びその方法に使用される配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees