JP3322656B2 - Ｐｌｌ装置 - Google Patents
Ｐｌｌ装置Info
- Publication number
- JP3322656B2 JP3322656B2 JP36314699A JP36314699A JP3322656B2 JP 3322656 B2 JP3322656 B2 JP 3322656B2 JP 36314699 A JP36314699 A JP 36314699A JP 36314699 A JP36314699 A JP 36314699A JP 3322656 B2 JP3322656 B2 JP 3322656B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable frequency
- phase
- frequency divider
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＰＬＬ装置に関す
る。
る。
【０００２】
【従来の技術】従来より、この種の装置は例えば「ＳＡ
ＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ」、ＶＯ
Ｌ．１０、ＮＯ．１、ＦＥＢ．１９７８の第３２頁の図
１に示されている。この図１によると、基準信号ＲＦを
発生する基準発振器と、出力信号ＦＯを分周して帰還信
号ＦＶを発生する可変分周器と、帰還信号ＦＶの位相お
よび周波数を、基準信号の位相および周波数と比較し、
誤差信号ＥＲを発生する１個の位相比較器が設けられて
いる。そして誤差信号ＥＲに応答し制御電圧ＣＶを発生
するローパスフィルタと、制御電圧ＣＶに応答し出力信
号ＦＯを発生する電圧制御発振器とが設けられている。
ＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ」、ＶＯ
Ｌ．１０、ＮＯ．１、ＦＥＢ．１９７８の第３２頁の図
１に示されている。この図１によると、基準信号ＲＦを
発生する基準発振器と、出力信号ＦＯを分周して帰還信
号ＦＶを発生する可変分周器と、帰還信号ＦＶの位相お
よび周波数を、基準信号の位相および周波数と比較し、
誤差信号ＥＲを発生する１個の位相比較器が設けられて
いる。そして誤差信号ＥＲに応答し制御電圧ＣＶを発生
するローパスフィルタと、制御電圧ＣＶに応答し出力信
号ＦＯを発生する電圧制御発振器とが設けられている。
【０００３】
【発明が解決しようとする課題】しかし、上述の装置
は、比較的周波数が高い出力信号ＦＯを扱うＦＭや短波
放送の受信機には適さない第１の欠点が有る。何故なら
ば、高周波の出力信号ＦＯが入力される可変分周器は大
きい分周比で分周するので、能力が大きいものが要求さ
れ、コストが高くなり、動作速度が低下するからであ
る。更に、上記装置では、基準信号ＲＦの周波数とロッ
ク時間との関係は、最適に設計されれば、理論的に、一
元的に決定される。従って、ロック時間を更に短く出来
ない第２の欠点が有る。
は、比較的周波数が高い出力信号ＦＯを扱うＦＭや短波
放送の受信機には適さない第１の欠点が有る。何故なら
ば、高周波の出力信号ＦＯが入力される可変分周器は大
きい分周比で分周するので、能力が大きいものが要求さ
れ、コストが高くなり、動作速度が低下するからであ
る。更に、上記装置では、基準信号ＲＦの周波数とロッ
ク時間との関係は、最適に設計されれば、理論的に、一
元的に決定される。従って、ロック時間を更に短く出来
ない第２の欠点が有る。
【０００４】これを解消するために本発明者は、位相が
異なる複数の基準信号を発生させ、位相比較器および可
変分周器を多段に設けた構成を試みた。しかし、上記構
成ではジッタ（設定周波数以外の周波数を持つ出力信号
が頻繁に発生する現象）が生ずる第３の欠点が有る。故
に、本発明はこの様な従来の欠点を考慮して、高周波の
出力信号を扱い易い、ロック時間が短い、ジッタが発生
しにくいＰＬＬ装置を提供する。
異なる複数の基準信号を発生させ、位相比較器および可
変分周器を多段に設けた構成を試みた。しかし、上記構
成ではジッタ（設定周波数以外の周波数を持つ出力信号
が頻繁に発生する現象）が生ずる第３の欠点が有る。故
に、本発明はこの様な従来の欠点を考慮して、高周波の
出力信号を扱い易い、ロック時間が短い、ジッタが発生
しにくいＰＬＬ装置を提供する。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明のＰＬＬ装置は、位相が異なる複数の基準信
号を発生する発生手段と、電圧制御発振器の出力信号を
分周し各帰還信号を出力する複数対の２モジュラスプリ
スケラおよび可変分周器と、前記各基準信号と前記各帰
還信号を位相比較する複数の位相比較器とを備え、前記
出力信号が安定状態に入った時に、対となる前記２モジ
ュラスプリスケラと前記可変分周器をリセットする。
に、本発明のＰＬＬ装置は、位相が異なる複数の基準信
号を発生する発生手段と、電圧制御発振器の出力信号を
分周し各帰還信号を出力する複数対の２モジュラスプリ
スケラおよび可変分周器と、前記各基準信号と前記各帰
還信号を位相比較する複数の位相比較器とを備え、前記
出力信号が安定状態に入った時に、対となる前記２モジ
ュラスプリスケラと前記可変分周器をリセットする。
【０００６】
【０００７】
【０００８】
【発明の実施の形態】以下に、図１と図２に従い、本発
明の実施の形態に係るＰＬＬ装置１を説明する。図１は
ＰＬＬ装置１のブロック図、図２はＰＬＬ装置１に用い
られる２モジュラスプリスケラおよび可変分周器のブロ
ック図である。
明の実施の形態に係るＰＬＬ装置１を説明する。図１は
ＰＬＬ装置１のブロック図、図２はＰＬＬ装置１に用い
られる２モジュラスプリスケラおよび可変分周器のブロ
ック図である。
【０００９】これらの図に於て、発振器２は例えば６４
０ＫＨＺの信号を発振する。固定分周器３は発振器２に
接続され、例えば分周比６４にて分周し、１０ＫＨＺの
基準信号ＦＲ１を出力するものである。遅延回路４、
５、６は、基準信号ＦＲ１に応答し各々、位相が互いに
異なる複数の基準信号ＦＲ２、ＦＲ３、ＦＲ４を発生す
る。ゲート７は基準信号ＦＲ１を通過または停止させる
ものである。これらの部品２〜７により、発生手段８が
構成されている。
０ＫＨＺの信号を発振する。固定分周器３は発振器２に
接続され、例えば分周比６４にて分周し、１０ＫＨＺの
基準信号ＦＲ１を出力するものである。遅延回路４、
５、６は、基準信号ＦＲ１に応答し各々、位相が互いに
異なる複数の基準信号ＦＲ２、ＦＲ３、ＦＲ４を発生す
る。ゲート７は基準信号ＦＲ１を通過または停止させる
ものである。これらの部品２〜７により、発生手段８が
構成されている。
【００１０】より具体的には、基準信号ＦＲ１はゲート
７を介して、位相比較器９に入力される。遅延回路４は
基準信号ＦＲ１を１／４周期だけ遅延させ、それを基準
信号ＦＲ２として、位相比較器１０へ出力する。そし
て、遅延回路５は基準信号ＦＲ１を１／２周期だけ遅延
させ、それを基準信号ＦＲ３として、位相比較器１１へ
出力する。遅延回路６は、基準信号ＦＲ１を３／４周期
だけ遅延させ、それを基準信号ＦＲ４として、位相比較
器１２へ出力する。
７を介して、位相比較器９に入力される。遅延回路４は
基準信号ＦＲ１を１／４周期だけ遅延させ、それを基準
信号ＦＲ２として、位相比較器１０へ出力する。そし
て、遅延回路５は基準信号ＦＲ１を１／２周期だけ遅延
させ、それを基準信号ＦＲ３として、位相比較器１１へ
出力する。遅延回路６は、基準信号ＦＲ１を３／４周期
だけ遅延させ、それを基準信号ＦＲ４として、位相比較
器１２へ出力する。
【００１１】対になって接続された２モジュラスプリス
ケラ１３と可変分周器１４は、ゲート１５を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ１を、位相比較器９へ出力
する。
ケラ１３と可変分周器１４は、ゲート１５を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ１を、位相比較器９へ出力
する。
【００１２】対になって接続された２モジュラスプリス
ケラ１７と可変分周器１８は、ゲート１９を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ２を、位相比較器１０へ出
力する。
ケラ１７と可変分周器１８は、ゲート１９を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ２を、位相比較器１０へ出
力する。
【００１３】対になって接続された２モジュラスプリス
ケラ２０と可変分周器２１は、ゲート２２を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ３を、位相比較器１１へ出
力する。
ケラ２０と可変分周器２１は、ゲート２２を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ３を、位相比較器１１へ出
力する。
【００１４】対になって接続された２モジュラスプリス
ケラ２３と可変分周器２４は、ゲート２５を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ４を、位相比較器１２へ出
力する。
ケラ２３と可変分周器２４は、ゲート２５を介して、電
圧制御発振器１６からの出力信号ＶＯを分周し、その分
周した信号（帰還信号）ＦＶ４を、位相比較器１２へ出
力する。
【００１５】次に、図２に従い、２モジュラスプリスケ
ラ１３と、可変分周器１４を説明する。２モジュラスプ
リスケラ１３は、分周比Ｍ（Ｍは正整数であり、上記例
ではＭ＝１６）又は、分周比Ｍ＋１（上記例ではＭ＋１
＝１７）の分周を行う。
ラ１３と、可変分周器１４を説明する。２モジュラスプ
リスケラ１３は、分周比Ｍ（Ｍは正整数であり、上記例
ではＭ＝１６）又は、分周比Ｍ＋１（上記例ではＭ＋１
＝１７）の分周を行う。
【００１６】可変分周器１４は例えば、第１可変分周器
２６と第２可変分周器２７が接続されたものである。第
１可変分周器２６は、スワロカウンタ２８と、それに接
続された第１一致回路（図示せず）等から構成されてい
る。第２可変分周器２７は、コースカウンタ２９と、そ
れに接続された第２一致回路（図示せず）等から構成さ
れている。
２６と第２可変分周器２７が接続されたものである。第
１可変分周器２６は、スワロカウンタ２８と、それに接
続された第１一致回路（図示せず）等から構成されてい
る。第２可変分周器２７は、コースカウンタ２９と、そ
れに接続された第２一致回路（図示せず）等から構成さ
れている。
【００１７】上記構成に於て、１サイクルの分周運転の
合計回数は、コースカウンタ２９に設定されている回数
（分周比）Ｐ２であり、このうち、Ｍ＋１分周（１７分
周）が行われる回数は、スワロカウンタ２８に設定され
ている回数（分周比）Ｐ１である。
合計回数は、コースカウンタ２９に設定されている回数
（分周比）Ｐ２であり、このうち、Ｍ＋１分周（１７分
周）が行われる回数は、スワロカウンタ２８に設定され
ている回数（分周比）Ｐ１である。
【００１８】従って、１サイクルの分周比は、（Ｍ＋
１）×Ｐ１＋Ｍ×（Ｐ２−Ｐ１）＝Ｍ×Ｐ２＋Ｐ１とな
る。ここで、Ｐ２≧Ｐ１である。この様に、２モジュラ
スプリスケラ１３と可変分周器１４を用いる構成によ
り、分周数が２種類だけで切り替えられるので、伝搬遅
延時間を小さくでき、動作速度が向上する。
１）×Ｐ１＋Ｍ×（Ｐ２−Ｐ１）＝Ｍ×Ｐ２＋Ｐ１とな
る。ここで、Ｐ２≧Ｐ１である。この様に、２モジュラ
スプリスケラ１３と可変分周器１４を用いる構成によ
り、分周数が２種類だけで切り替えられるので、伝搬遅
延時間を小さくでき、動作速度が向上する。
【００１９】なお、２モジュラスプリスケラ１７、２
０、２３は、２モジュラスプリスケラ１３と同一の構成
である。可変分周器１８、２１、２４は、可変分周器１
４と同一の構成である。
０、２３は、２モジュラスプリスケラ１３と同一の構成
である。可変分周器１８、２１、２４は、可変分周器１
４と同一の構成である。
【００２０】位相比較器９は、帰還信号ＦＶ１の位相お
よび周波数と、基準信号ＦＲ１の位相および周波数を比
較する。位相比較器９は上記比較の結果、２個の出力端
子（図示せず）に各々、ポンプアップ信号とポンプダウ
ン信号を出力する。第１検出器（図示せず）はアンドゲ
ート等から成り、ポンプアップ信号とポンプダウン信号
のアンドをとり、その信号（検出信号）を制御部３０へ
出力する。この第１検出器により、ロック状態が検出さ
れる。チャージポンプ３１はポンプアップ信号およびポ
ンプダウン信号が入力され、誤差信号ＥＲ１を出力す
る。
よび周波数と、基準信号ＦＲ１の位相および周波数を比
較する。位相比較器９は上記比較の結果、２個の出力端
子（図示せず）に各々、ポンプアップ信号とポンプダウ
ン信号を出力する。第１検出器（図示せず）はアンドゲ
ート等から成り、ポンプアップ信号とポンプダウン信号
のアンドをとり、その信号（検出信号）を制御部３０へ
出力する。この第１検出器により、ロック状態が検出さ
れる。チャージポンプ３１はポンプアップ信号およびポ
ンプダウン信号が入力され、誤差信号ＥＲ１を出力す
る。
【００２１】同様に、位相比較器１０は帰還信号ＦＶ２
の位相および周波数と、基準信号ＦＲ２の位相および周
波数を比較する。位相比較器１０は上記比較の結果、ポ
ンプアップ信号とポンプダウン信号を第２検出器（図示
せず）へ出力し、第２検出器は上記両信号のアンドをと
り、制御部３０へ出力する。チャージポンプ３２は上記
両信号が入力され、誤差信号ＥＲ２を出力する。
の位相および周波数と、基準信号ＦＲ２の位相および周
波数を比較する。位相比較器１０は上記比較の結果、ポ
ンプアップ信号とポンプダウン信号を第２検出器（図示
せず）へ出力し、第２検出器は上記両信号のアンドをと
り、制御部３０へ出力する。チャージポンプ３２は上記
両信号が入力され、誤差信号ＥＲ２を出力する。
【００２２】また、位相比較器１１は、帰還信号ＦＶ３
の位相および周波数と、基準信号ＦＲ３の位相および周
波数を比較する。位相比較器１１は上記比較の結果、ポ
ンプアップ信号とポンプダウン信号を第３検出器（図示
せず）へ出力し、第３検出器は上記両信号のアンドをと
り、制御部３０へ出力する。チャージポンプ３３は上記
両信号が入力され、誤差信号ＥＲ３を出力する。
の位相および周波数と、基準信号ＦＲ３の位相および周
波数を比較する。位相比較器１１は上記比較の結果、ポ
ンプアップ信号とポンプダウン信号を第３検出器（図示
せず）へ出力し、第３検出器は上記両信号のアンドをと
り、制御部３０へ出力する。チャージポンプ３３は上記
両信号が入力され、誤差信号ＥＲ３を出力する。
【００２３】位相比較器１２は、帰還信号ＦＶ４の位相
および周波数と、基準信号ＦＲ４の位相および周波数を
比較する。位相比較器１２は上記比較の結果、ポンプア
ップ信号とポンプダウン信号を第４検出器（図示せず）
へ出力し、第４検出器は上記両信号のアンドをとり、制
御部３０へ出力する。チャージポンプ３４は上記両信号
が入力され、誤差信号ＥＲ４を出力する。この様に、各
位相比較器９、１０、１１、１２は、各基準信号ＦＲ
１、ＦＲ２、ＦＲ３、ＦＲ４と、各帰還信号ＦＶ１、Ｆ
Ｖ２、ＦＶ３、ＦＶ４とを位相比較し、その結果とし
て、各誤差信号ＥＲ１、ＥＲ２、ＥＲ３、ＥＲ４を出力
する。
および周波数と、基準信号ＦＲ４の位相および周波数を
比較する。位相比較器１２は上記比較の結果、ポンプア
ップ信号とポンプダウン信号を第４検出器（図示せず）
へ出力し、第４検出器は上記両信号のアンドをとり、制
御部３０へ出力する。チャージポンプ３４は上記両信号
が入力され、誤差信号ＥＲ４を出力する。この様に、各
位相比較器９、１０、１１、１２は、各基準信号ＦＲ
１、ＦＲ２、ＦＲ３、ＦＲ４と、各帰還信号ＦＶ１、Ｆ
Ｖ２、ＦＶ３、ＦＶ４とを位相比較し、その結果とし
て、各誤差信号ＥＲ１、ＥＲ２、ＥＲ３、ＥＲ４を出力
する。
【００２４】ローパスフィルタ３５はチャージポンプ３
１、３２、３３、３４からの誤差信号ＥＲ１、ＥＲ２、
ＥＲ３、ＥＲ４に応答して、制御電圧ＣＶを電圧制御発
振器１６へ出力する。電圧制御発振器１６は、上記制御
電圧ＣＶに応答して、出力信号ＶＯを発生する。
１、３２、３３、３４からの誤差信号ＥＲ１、ＥＲ２、
ＥＲ３、ＥＲ４に応答して、制御電圧ＣＶを電圧制御発
振器１６へ出力する。電圧制御発振器１６は、上記制御
電圧ＣＶに応答して、出力信号ＶＯを発生する。
【００２５】ゲート１５は電圧制御発振器１６の出力側
と、２モジュラスプリスケラ１３の入力側との間に設け
られている。ゲート１９は電圧制御発振器１６の出力側
と、２モジュラスプリスケラ１７の入力側との間に設け
られている。ゲート２２は、電圧制御発振器１６の出力
側と、２モジュラスプリスケラ２０の入力側との間に設
けられている。ゲート２５は、電圧制御発振器１６の出
力側と、２モジュラスプリスケラ２３の入力側との間に
設けられている。
と、２モジュラスプリスケラ１３の入力側との間に設け
られている。ゲート１９は電圧制御発振器１６の出力側
と、２モジュラスプリスケラ１７の入力側との間に設け
られている。ゲート２２は、電圧制御発振器１６の出力
側と、２モジュラスプリスケラ２０の入力側との間に設
けられている。ゲート２５は、電圧制御発振器１６の出
力側と、２モジュラスプリスケラ２３の入力側との間に
設けられている。
【００２６】制御部３０は例えばマイコンとゲート制御
回路（共に図示せず）等から成る。ゲート制御回路は、
マイコンからの各信号と、基準信号ＦＲ１〜ＦＲ４の入
力により、制御信号Ｇ１、Ｇ２、Ｇ３、Ｇ４を出力する
ものであり、論理回路から成る。
回路（共に図示せず）等から成る。ゲート制御回路は、
マイコンからの各信号と、基準信号ＦＲ１〜ＦＲ４の入
力により、制御信号Ｇ１、Ｇ２、Ｇ３、Ｇ４を出力する
ものであり、論理回路から成る。
【００２７】制御信号Ｇ１は、ゲート１５に供給され、
制御信号Ｇ２は、ゲート１９に供給され、制御信号Ｇ３
は、ゲート２２に供給され、制御信号Ｇ４はゲート２５
に供給される。ゲート制御回路は、本出願人が出願した
特願平１１−２１５２５１号のものと同一であり、本明
細書では、上記ゲート制御回路の詳細な説明を省略す
る。以上の部品により、このＰＬＬ装置１は構成されて
いる。
制御信号Ｇ２は、ゲート１９に供給され、制御信号Ｇ３
は、ゲート２２に供給され、制御信号Ｇ４はゲート２５
に供給される。ゲート制御回路は、本出願人が出願した
特願平１１−２１５２５１号のものと同一であり、本明
細書では、上記ゲート制御回路の詳細な説明を省略す
る。以上の部品により、このＰＬＬ装置１は構成されて
いる。
【００２８】次に、図１ないし図３に従い、このＰＬＬ
装置１の動作を説明する。図３はＰＬＬ装置１に用いら
れる各信号のタイミングチャートである。これらの図に
於て使用者が選局キーにて、例えば３００ＫＨＺの周波
数を選択し、スタートキーを押し、３００ＫＨＺの出力
信号ＶＯを出力し、その後、使用者が選局キーにて、例
えば６８．３ＭＨＺの周波数に変更した例を示す。
装置１の動作を説明する。図３はＰＬＬ装置１に用いら
れる各信号のタイミングチャートである。これらの図に
於て使用者が選局キーにて、例えば３００ＫＨＺの周波
数を選択し、スタートキーを押し、３００ＫＨＺの出力
信号ＶＯを出力し、その後、使用者が選局キーにて、例
えば６８．３ＭＨＺの周波数に変更した例を示す。
【００２９】最初に３００ＫＨＺの出力信号ＶＯを出力
している時（この時、出力信号ＶＯはロックされてい
る）、第１検出器又は第２検出器又は第３検出器又は第
４検出器は検出信号を出力するが、上記信号はワンショ
ットであるので、Ａ１の時点（図３参照）では、Ｌｏ信
号である。
している時（この時、出力信号ＶＯはロックされてい
る）、第１検出器又は第２検出器又は第３検出器又は第
４検出器は検出信号を出力するが、上記信号はワンショ
ットであるので、Ａ１の時点（図３参照）では、Ｌｏ信
号である。
【００３０】次に使用者が選局キーを操作し、３００Ｋ
ＨＺから６８．３ＭＨＺに変更したとする。上記変更に
従い、周波数変更コマンドはゲート制御回路へ入力され
る。この時、上記コマンドはワンショット型に形成され
ているので、短時間Ｈｉ信号となり、その後Ｌｏ信号と
なる（図３のＡ２を参照）。
ＨＺから６８．３ＭＨＺに変更したとする。上記変更に
従い、周波数変更コマンドはゲート制御回路へ入力され
る。この時、上記コマンドはワンショット型に形成され
ているので、短時間Ｈｉ信号となり、その後Ｌｏ信号と
なる（図３のＡ２を参照）。
【００３１】この時、ゲート制御回路が出力する制御信
号Ｇ１はＨｉ信号からＬｏ信号に切換わり、切換って所
定時間経過するまで、Ｌｏ状態に維持される（図３のＡ
４を参照）。同様に、リセット信号が出力されてから
（図３のＡ３）、所定時間の間、制御信号Ｇ２、Ｇ３、
Ｇ４はＬｏ状態に維持される（図３のＡ５、Ａ６、Ａ７
を参照）。この時、ゲート１５、１９、２２、２５は閉
じるので、２モジュラスプリスケラ１３、１７、２０、
２３へ、出力信号ＶＯは出力されなくなる。そして、可
変分周器１４、１８、２１、２４は、カウント動作を停
止し、かつカウント値を所定値に設定する。
号Ｇ１はＨｉ信号からＬｏ信号に切換わり、切換って所
定時間経過するまで、Ｌｏ状態に維持される（図３のＡ
４を参照）。同様に、リセット信号が出力されてから
（図３のＡ３）、所定時間の間、制御信号Ｇ２、Ｇ３、
Ｇ４はＬｏ状態に維持される（図３のＡ５、Ａ６、Ａ７
を参照）。この時、ゲート１５、１９、２２、２５は閉
じるので、２モジュラスプリスケラ１３、１７、２０、
２３へ、出力信号ＶＯは出力されなくなる。そして、可
変分周器１４、１８、２１、２４は、カウント動作を停
止し、かつカウント値を所定値に設定する。
【００３２】また、この時に、誤差信号ＥＲ１、ＥＲ
２、ＥＲ３、ＥＲ４はローパスフィルタ３５へ出力され
ない。この様に、制御部３０は、各２モジュラスプリス
ケラ１３、１７、２０、２３および各可変分周器１４、
１８、２１、２４が分周動作を開始する前に、リセット
する。
２、ＥＲ３、ＥＲ４はローパスフィルタ３５へ出力され
ない。この様に、制御部３０は、各２モジュラスプリス
ケラ１３、１７、２０、２３および各可変分周器１４、
１８、２１、２４が分周動作を開始する前に、リセット
する。
【００３３】そして、ゲート制御回路により、基準信号
ＦＲ１の立上り（Ａ８）に応じて、制御信号Ｇ１は立上
り（Ａ９）、ゲート１５は開成を開始し、出力信号ＶＯ
は２モジュラスプリスケラ１３へ出力される。そして、
２モジュラスプリスケラ１３および可変分周器１４はリ
セット状態にて分周動作を開始する。
ＦＲ１の立上り（Ａ８）に応じて、制御信号Ｇ１は立上
り（Ａ９）、ゲート１５は開成を開始し、出力信号ＶＯ
は２モジュラスプリスケラ１３へ出力される。そして、
２モジュラスプリスケラ１３および可変分周器１４はリ
セット状態にて分周動作を開始する。
【００３４】即ち、この時、使用者は選局キーにて、例
えば６８．３ＭＨＺの周波数を選択しているので、制御
部３０は設定分周比Ｎとして、Ｎ＝６８．３ＭＨＺ／１
０ＫＨＺ＝６８３０を計算して求める（基準信号ＦＲ１
の周波数が１０ＫＨＺだから）。
えば６８．３ＭＨＺの周波数を選択しているので、制御
部３０は設定分周比Ｎとして、Ｎ＝６８．３ＭＨＺ／１
０ＫＨＺ＝６８３０を計算して求める（基準信号ＦＲ１
の周波数が１０ＫＨＺだから）。
【００３５】そして、制御部３０は、可変分周器１４に
対し、設定分周比Ｎを与える。即ち制御部３０は、第１
可変分周器２６に対し、Ｍ＋１＝１７分周の個数Ｐ１と
してＰ１＝３０を与え、第２可変分周器２７に対し、１
６分周の個数と１７分周の個数の合計個数Ｐ２として、
Ｐ２＝４２５を与える。その結果、分周比＝１７×３０
＋１６×（４２５−３０）＝６８３０となり、設定分周
比Ｎ＝６８３０が得られる。
対し、設定分周比Ｎを与える。即ち制御部３０は、第１
可変分周器２６に対し、Ｍ＋１＝１７分周の個数Ｐ１と
してＰ１＝３０を与え、第２可変分周器２７に対し、１
６分周の個数と１７分周の個数の合計個数Ｐ２として、
Ｐ２＝４２５を与える。その結果、分周比＝１７×３０
＋１６×（４２５−３０）＝６８３０となり、設定分周
比Ｎ＝６８３０が得られる。
【００３６】この様に、制御部３０は、最初に、２モジ
ュラスプリスケラ１３をして、Ｍ＝１６分周に設定し、
第１可変分周器２６をして、分周比Ｐ１＝３０に設定
し、第２可変分周器２７をして、分周比Ｐ２＝４２５に
設定して（これをリセット状態と呼ぶ）、分周動作を開
始させる。
ュラスプリスケラ１３をして、Ｍ＝１６分周に設定し、
第１可変分周器２６をして、分周比Ｐ１＝３０に設定
し、第２可変分周器２７をして、分周比Ｐ２＝４２５に
設定して（これをリセット状態と呼ぶ）、分周動作を開
始させる。
【００３７】上記分周動作により、位相比較器９は、２
モジュラスプリスケラ１３および可変分周器１４により
分周された出力信号ＶＯ、即ち帰還信号ＦＶ１と、基準
信号ＦＲ１とを位相比較し（図３のＡ１６を参照）、チ
ャージポンプ３１を介して、誤差信号ＥＲ１を出力す
る。
モジュラスプリスケラ１３および可変分周器１４により
分周された出力信号ＶＯ、即ち帰還信号ＦＶ１と、基準
信号ＦＲ１とを位相比較し（図３のＡ１６を参照）、チ
ャージポンプ３１を介して、誤差信号ＥＲ１を出力す
る。
【００３８】同様にして、基準信号ＦＲ２の立上り（Ａ
１０）に応じて、制御信号Ｇ２は立上り（Ａ１１）、ゲ
ート１９は開成を開始し、出力信号ＶＯは２モジュラス
プリスケラ１７へ出力され、２モジュラスプリスケラ１
７および可変分周器１８はリセット状態にて分周動作を
開始する。また、位相比較器１０は２モジュラスプリス
ケラ１７および可変分周器１８により分周された出力信
号ＶＯ、即ち帰還信号ＦＶ２と、基準信号ＦＲ２とを位
相比較し（図３のＡ１７参照）、誤差信号ＥＲ２を出力
する。
１０）に応じて、制御信号Ｇ２は立上り（Ａ１１）、ゲ
ート１９は開成を開始し、出力信号ＶＯは２モジュラス
プリスケラ１７へ出力され、２モジュラスプリスケラ１
７および可変分周器１８はリセット状態にて分周動作を
開始する。また、位相比較器１０は２モジュラスプリス
ケラ１７および可変分周器１８により分周された出力信
号ＶＯ、即ち帰還信号ＦＶ２と、基準信号ＦＲ２とを位
相比較し（図３のＡ１７参照）、誤差信号ＥＲ２を出力
する。
【００３９】また、基準信号ＦＲ３の立上り（Ａ１２）
に応じて、制御信号Ｇ３は立上り（Ａ１３）、ゲート２
２は開成を形成し、出力信号ＶＯは２モジュラスプリス
ケラ２０および可変分周器２１へ出力され、２モジュラ
スプリスケラ２０および可変分周器２１はリセット状態
にて分周動作を開始する。また、位相比較器１１は、帰
還信号ＦＶ３と、基準信号ＦＲ３とを位相比較し（図３
のＡ１８を参照）、誤差信号ＥＲ３を出力する。
に応じて、制御信号Ｇ３は立上り（Ａ１３）、ゲート２
２は開成を形成し、出力信号ＶＯは２モジュラスプリス
ケラ２０および可変分周器２１へ出力され、２モジュラ
スプリスケラ２０および可変分周器２１はリセット状態
にて分周動作を開始する。また、位相比較器１１は、帰
還信号ＦＶ３と、基準信号ＦＲ３とを位相比較し（図３
のＡ１８を参照）、誤差信号ＥＲ３を出力する。
【００４０】更に、基準信号ＦＲ４の立上り（Ａ１４）
に応じて、制御信号Ｇ４は立上り（Ａ１５）、ゲート２
５は開成を形成し、出力信号ＶＯは２モジュラスプリス
ケラ２３および可変分周器２４へ出力され、２モジュラ
スプリスケラ２３および可変分周器２４はリセット状態
にて分周動作を開始する。また、位相比較器１２は帰還
信号ＦＶ４と、基準信号ＦＲ４とを位相比較し（図３の
Ａ１９を参照）、誤差信号ＥＲ４を出力する。
に応じて、制御信号Ｇ４は立上り（Ａ１５）、ゲート２
５は開成を形成し、出力信号ＶＯは２モジュラスプリス
ケラ２３および可変分周器２４へ出力され、２モジュラ
スプリスケラ２３および可変分周器２４はリセット状態
にて分周動作を開始する。また、位相比較器１２は帰還
信号ＦＶ４と、基準信号ＦＲ４とを位相比較し（図３の
Ａ１９を参照）、誤差信号ＥＲ４を出力する。
【００４１】この様に、制御部３０は、各基準信号ＦＲ
１〜ＦＲ４の位相（例えば立上りＡ８、Ａ１０、Ａ１
２、Ａ１４等）に合せて、各２モジュラスプリスケラ１
３、１７、２０、２３および各可変分周器１４、１８、
２１、２４の分周動作を開始させる。
１〜ＦＲ４の位相（例えば立上りＡ８、Ａ１０、Ａ１
２、Ａ１４等）に合せて、各２モジュラスプリスケラ１
３、１７、２０、２３および各可変分周器１４、１８、
２１、２４の分周動作を開始させる。
【００４２】また上述した様に、発生手段８は基準周波
数ＦＲ（周期ＴＲ＝１／ＦＲ）を持つ基準信号ＦＲ１を
発生する。そして、遅延回路４、５、６により、基準信
号ＦＲ２、ＦＲ３、ＦＲ４は基準信号ＦＲ１に対し、各
々、１／４周期（ＴＲ／４）ずつ順次遅延して形成され
たものである。
数ＦＲ（周期ＴＲ＝１／ＦＲ）を持つ基準信号ＦＲ１を
発生する。そして、遅延回路４、５、６により、基準信
号ＦＲ２、ＦＲ３、ＦＲ４は基準信号ＦＲ１に対し、各
々、１／４周期（ＴＲ／４）ずつ順次遅延して形成され
たものである。
【００４３】そして、各２モジュラスプリスケラ１３、
１７、２０、２３および各可変分周器１４、１８、２
１、２４の分周動作開始は、各基準信号ＦＲ１、ＦＲ
２、ＦＲ３、ＦＲ４の位相に合わせられている。故に、
上記分周動作開始時は、各々、ＴＲ／４ずつ順次遅延さ
れたものとなり、各位相比較器９、１０、１１、１２に
於ける位相比較タイミングは、各々、略ＴＲ／４ずつ遅
延されたものとなる。
１７、２０、２３および各可変分周器１４、１８、２
１、２４の分周動作開始は、各基準信号ＦＲ１、ＦＲ
２、ＦＲ３、ＦＲ４の位相に合わせられている。故に、
上記分周動作開始時は、各々、ＴＲ／４ずつ順次遅延さ
れたものとなり、各位相比較器９、１０、１１、１２に
於ける位相比較タイミングは、各々、略ＴＲ／４ずつ遅
延されたものとなる。
【００４４】この様に、各基準信号ＦＲ１〜ＦＲ４の位
相に合せて、各２モジュラスプリスケラおよび各可変分
周器の分周動作を開始させる事により、各位相比較器９
〜１２の位相比較タイミングは、略等間隔となり、正確
な位相比較ができる。
相に合せて、各２モジュラスプリスケラおよび各可変分
周器の分周動作を開始させる事により、各位相比較器９
〜１２の位相比較タイミングは、略等間隔となり、正確
な位相比較ができる。
【００４５】また、この様に基準信号ＦＲ１〜ＦＲ４は
各々、位相が異なる（例えば上記説明では、互いにπ／
２ずつ、位相がずれている）ものであり、各基準信号Ｆ
Ｒ１〜ＦＲ４毎に位相比較を行なう。その結果、基準信
号ＦＲ１の１周期（ＴＲ）の間に、位相比較を複数回
（上記説明では、Ａ１６、Ａ１７、Ａ１８、Ａ１９の４
回）行なう事となり、従来のロックアップ時間の約１／
４倍に短縮される。
各々、位相が異なる（例えば上記説明では、互いにπ／
２ずつ、位相がずれている）ものであり、各基準信号Ｆ
Ｒ１〜ＦＲ４毎に位相比較を行なう。その結果、基準信
号ＦＲ１の１周期（ＴＲ）の間に、位相比較を複数回
（上記説明では、Ａ１６、Ａ１７、Ａ１８、Ａ１９の４
回）行なう事となり、従来のロックアップ時間の約１／
４倍に短縮される。
【００４６】更に、時間が経過し、上述の位相比較が繰
り返されると（図３のＡ２０、Ａ２１、Ａ２２、Ａ２３
を参照）、出力信号ＶＯは、設定周波数に到達する（ロ
ックする）。この時、位相比較器９、１０、１１、１２
のどれか１つに接続された検出器が、制御部３０に対
し、検出信号を出力する。例えば、第１検出器がロック
を検出したとする。マイコンはゲート制御回路に対しロ
ック検出信号を出力する（図３のＡ２４を参照、ロック
検出信号はワンショット型である）。
り返されると（図３のＡ２０、Ａ２１、Ａ２２、Ａ２３
を参照）、出力信号ＶＯは、設定周波数に到達する（ロ
ックする）。この時、位相比較器９、１０、１１、１２
のどれか１つに接続された検出器が、制御部３０に対
し、検出信号を出力する。例えば、第１検出器がロック
を検出したとする。マイコンはゲート制御回路に対しロ
ック検出信号を出力する（図３のＡ２４を参照、ロック
検出信号はワンショット型である）。
【００４７】この様に、各位相比較器９、１０、１１、
１２の出力により、各検出器はロック状態である事を検
出する。即ち、各検出器は出力信号ＶＯが安定状態に入
った（安定して、６８．３ＭＨＺの信号を出力する）事
を検出する。
１２の出力により、各検出器はロック状態である事を検
出する。即ち、各検出器は出力信号ＶＯが安定状態に入
った（安定して、６８．３ＭＨＺの信号を出力する）事
を検出する。
【００４８】この時、制御部３０は、対となる２モジュ
ラスプリスケラ１３および可変分周器１４と、２モジュ
ラスプリスケラ１７および可変分周器１８と、２モジュ
ラスプリスケラ２０および可変分周器２１と、２モジュ
ラスプリスケラ２３および可変分周器２４をリセットす
る。
ラスプリスケラ１３および可変分周器１４と、２モジュ
ラスプリスケラ１７および可変分周器１８と、２モジュ
ラスプリスケラ２０および可変分周器２１と、２モジュ
ラスプリスケラ２３および可変分周器２４をリセットす
る。
【００４９】即ち、制御部３０は、出力信号ＶＯが安定
状態に入ったと判定すると、２モジュラスプリスケラ１
３、１７、２０、２３をして、Ｍ＝１６分周に設定す
る。そして制御部３０は、可変分周器１４、１８、２
１、２４が有する各第１可変分周器２６等をして、分周
比Ｐ１＝３０に設定する。制御部３０は可変分周器１
４、１８、２１、２４が有する各第２可変分周器２７を
して、分周比Ｐ２＝４２５に設定する。この様に、制御
部３０は、出力信号ＶＯが安定状態に入った時点（図３
のＡ２４）に於て、対となる２モジュラスプリスケラお
よび可変分周器をリセット状態に設定する。
状態に入ったと判定すると、２モジュラスプリスケラ１
３、１７、２０、２３をして、Ｍ＝１６分周に設定す
る。そして制御部３０は、可変分周器１４、１８、２
１、２４が有する各第１可変分周器２６等をして、分周
比Ｐ１＝３０に設定する。制御部３０は可変分周器１
４、１８、２１、２４が有する各第２可変分周器２７を
して、分周比Ｐ２＝４２５に設定する。この様に、制御
部３０は、出力信号ＶＯが安定状態に入った時点（図３
のＡ２４）に於て、対となる２モジュラスプリスケラお
よび可変分周器をリセット状態に設定する。
【００５０】そして、基準信号ＦＲ１の立上り（Ａ２５
ａ）に応じて、２モジュラスプリスケラ１３および可変
分周器１４は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器９は、分周された帰還信号ＦＶ１
と、基準信号ＦＲ１とを位相比較し（Ａ２５）、チャー
ジポンプ３１を介して、誤差信号ＥＲ１を出力する。
ａ）に応じて、２モジュラスプリスケラ１３および可変
分周器１４は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器９は、分周された帰還信号ＦＶ１
と、基準信号ＦＲ１とを位相比較し（Ａ２５）、チャー
ジポンプ３１を介して、誤差信号ＥＲ１を出力する。
【００５１】同様に、基準信号ＦＲ２の立上り（Ａ２６
ａ）に応じて、２モジュラスプリスケラ１７および可変
分周器１８は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１０は分周された帰還信号ＦＶ２
と、基準信号ＦＲ２とを位相比較し（Ａ２６）、チャー
ジポンプ３２を介して、誤差信号ＥＲ２を出力する。
ａ）に応じて、２モジュラスプリスケラ１７および可変
分周器１８は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１０は分周された帰還信号ＦＶ２
と、基準信号ＦＲ２とを位相比較し（Ａ２６）、チャー
ジポンプ３２を介して、誤差信号ＥＲ２を出力する。
【００５２】また、基準信号ＦＲ３の立上り（Ａ２７
ａ）に応じて、２モジュラスプリスケラ２０および可変
分周器２１は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１１は、分周された帰還信号ＦＶ
３と、基準信号ＦＲ３とを位相比較し（Ａ２７）、チャ
ージポンプ３３を介して、誤差信号ＥＲ３を出力する。
ａ）に応じて、２モジュラスプリスケラ２０および可変
分周器２１は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１１は、分周された帰還信号ＦＶ
３と、基準信号ＦＲ３とを位相比較し（Ａ２７）、チャ
ージポンプ３３を介して、誤差信号ＥＲ３を出力する。
【００５３】更に、基準信号ＦＲ４の立上り（Ａ２８
ａ）に応じて、２モジュラスプリスケラ２３および可変
分周器２４は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１２は、分周された帰還信号ＦＶ
４と、基準信号ＦＲ４とを位相比較し（Ａ２８）、チャ
ージポンプ３４を介して、誤差信号ＥＲ４を出力する。
ａ）に応じて、２モジュラスプリスケラ２３および可変
分周器２４は、上記リセット状態にて、出力信号ＶＯを
分周する。位相比較器１２は、分周された帰還信号ＦＶ
４と、基準信号ＦＲ４とを位相比較し（Ａ２８）、チャ
ージポンプ３４を介して、誤差信号ＥＲ４を出力する。
【００５４】この様にして、Ａ２９にて、位相比較し、
誤差信号ＥＲ１を出力し、Ａ３０にて位相比較し、誤差
信号ＥＲ２を出力し、上記動作を継続する。
誤差信号ＥＲ１を出力し、Ａ３０にて位相比較し、誤差
信号ＥＲ２を出力し、上記動作を継続する。
【００５５】この様に、位相比較器９、１０、１１、１
２は例えば４個であり、基準信号ＦＲ１の周波数は例え
ば１０ＫＨＺである。故に、各基準信号ＦＲ１、ＦＲ
２、ＦＲ３、ＦＲ４の位相差は１０ＫＨＺ／４＝２．５
ＫＨＺとなり、等間隔に並ぶ。
２は例えば４個であり、基準信号ＦＲ１の周波数は例え
ば１０ＫＨＺである。故に、各基準信号ＦＲ１、ＦＲ
２、ＦＲ３、ＦＲ４の位相差は１０ＫＨＺ／４＝２．５
ＫＨＺとなり、等間隔に並ぶ。
【００５６】ところが、設定分周比Ｎは例えば、Ｎ＝６
８３０であり、４で割ると、分数となり、整数とならな
い。しかし、上述した様に、出力信号ＶＯが安定状態に
入った時点（Ａ２４）に於て、対となる２モジュラスプ
リスケラおよび可変分周器をリセット状態に設定する。
８３０であり、４で割ると、分数となり、整数とならな
い。しかし、上述した様に、出力信号ＶＯが安定状態に
入った時点（Ａ２４）に於て、対となる２モジュラスプ
リスケラおよび可変分周器をリセット状態に設定する。
【００５７】即ち、この時、２モジュラスプリスケラ１
３、１７、２０、２３は最初に１６分周するので、４で
割り切れる。従って、上記リセット後は、位相比較器
９、１０、１１、１２が各々、位相比較するタイミング
（時点）Ａ２５、Ａ２６、Ａ２７、Ａ２８、Ａ２９、Ａ
３０等は等間隔となる。故に、位相比較が正確となり、
ジッタ（設定周波数以外の周波数を持つ出力信号が頻繁
に発生する現象）が発生しにくくなる。
３、１７、２０、２３は最初に１６分周するので、４で
割り切れる。従って、上記リセット後は、位相比較器
９、１０、１１、１２が各々、位相比較するタイミング
（時点）Ａ２５、Ａ２６、Ａ２７、Ａ２８、Ａ２９、Ａ
３０等は等間隔となる。故に、位相比較が正確となり、
ジッタ（設定周波数以外の周波数を持つ出力信号が頻繁
に発生する現象）が発生しにくくなる。
【００５８】
【発明の効果】請求項１の本発明では、位相が異なる複
数の基準信号を発生する発生手段と、電圧制御発振器の
出力信号を分周し各帰還信号を出力する複数対の２モジ
ュラスプリスケラおよび可変分周器と、前記各基準信号
と前記各帰還信号を位相比較する複数の位相比較器とを
備えた構成とする。上述の様に、複数対の２モジュラス
プリスケラおよび可変分周器により、出力信号を分周す
るので、可変分周器は比較的小さい分周比で分周すれば
良く、能力が小さいもので済み、コストも安い。また、
２モジュラスプリスケラにより、分周数が２種類だけで
切り替えられるので、伝搬遅延時間を小さくでき、動作
速度が早い。以上の理由により、高周波の出力信号を扱
い易い。また、上記構成により、基準信号の１周期の間
に、位相比較を複数回行う事となり、ロックアップ時間
が早くなる。
数の基準信号を発生する発生手段と、電圧制御発振器の
出力信号を分周し各帰還信号を出力する複数対の２モジ
ュラスプリスケラおよび可変分周器と、前記各基準信号
と前記各帰還信号を位相比較する複数の位相比較器とを
備えた構成とする。上述の様に、複数対の２モジュラス
プリスケラおよび可変分周器により、出力信号を分周す
るので、可変分周器は比較的小さい分周比で分周すれば
良く、能力が小さいもので済み、コストも安い。また、
２モジュラスプリスケラにより、分周数が２種類だけで
切り替えられるので、伝搬遅延時間を小さくでき、動作
速度が早い。以上の理由により、高周波の出力信号を扱
い易い。また、上記構成により、基準信号の１周期の間
に、位相比較を複数回行う事となり、ロックアップ時間
が早くなる。
【００５９】請求項２の本発明では、対となる前記２モ
ジュラスプリスケラと前記可変分周器をリセットする構
成とする。この構成にて、例えば、２モジュラスプリス
ケラが最初に分周する分周比を、位相比較器の個数に関
連づける（例えば整数倍する等）事ができる。その結
果、各位相比較器に入力する各帰還信号の位相差を、各
基準信号の位相差に合せて、等間隔に設定する事ができ
る。
ジュラスプリスケラと前記可変分周器をリセットする構
成とする。この構成にて、例えば、２モジュラスプリス
ケラが最初に分周する分周比を、位相比較器の個数に関
連づける（例えば整数倍する等）事ができる。その結
果、各位相比較器に入力する各帰還信号の位相差を、各
基準信号の位相差に合せて、等間隔に設定する事ができ
る。
【００６０】請求項３の本発明では、前記出力信号が安
定状態に入った時に、前記リセットを行なう構成とす
る。上記構成により、出力信号が安定状態に入った時
に、各位相比較器に入力する各帰還信号の位相差を等間
隔に設定でき、位相比較が正確となる。その結果、ジッ
タ（設定周波数以外の周波数を持つ出力信号が頻繁に発
生する現象）を抑制する事がてきる。
定状態に入った時に、前記リセットを行なう構成とす
る。上記構成により、出力信号が安定状態に入った時
に、各位相比較器に入力する各帰還信号の位相差を等間
隔に設定でき、位相比較が正確となる。その結果、ジッ
タ（設定周波数以外の周波数を持つ出力信号が頻繁に発
生する現象）を抑制する事がてきる。
【図１】本発明の実施の形態に係るＰＬＬ装置１のブロ
ック図である。
ック図である。
【図２】上記ＰＬＬ装置１に用いられる２モジュラスプ
リスケラ１３および可変分周器１４のブロック図であ
る。
リスケラ１３および可変分周器１４のブロック図であ
る。
【図３】上記ＰＬＬ装置１に用いられる各信号のタイミ
ングチャートである。
ングチャートである。
８ 発生手段 ９、１０、１１、１２ 位相比較器 １３、１７、２０、２３ ２モジュラスプリスケラ １４、１８、２１、２４ 可変分周器 １６ 電圧制御発振器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内山 久嘉 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平５−268079（ＪＰ，Ａ) 特開 平９−261048（ＪＰ，Ａ) 特開2001−69000（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23
Claims (1)
- 【請求項１】 位相が異なる複数の基準信号を発生する
発生手段と、電圧制御発振器の出力信号を分周し各帰還
信号を出力する複数対の２モジュラスプリスケラおよび
可変分周器と、前記各基準信号と前記各帰還信号を位相
比較する複数の位相比較器とを備えるＰＬＬ装置であっ
て、 前記出力信号が安定状態に入った時に、対となる前記２
モジュラスプリスケラと前記可変分周器をリセットする
事を特徴とするＰＬＬ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36314699A JP3322656B2 (ja) | 1999-12-21 | 1999-12-21 | Ｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36314699A JP3322656B2 (ja) | 1999-12-21 | 1999-12-21 | Ｐｌｌ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177398A JP2001177398A (ja) | 2001-06-29 |
| JP3322656B2 true JP3322656B2 (ja) | 2002-09-09 |
Family
ID=18478611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36314699A Expired - Fee Related JP3322656B2 (ja) | 1999-12-21 | 1999-12-21 | Ｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322656B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6725187B2 (ja) | 2018-03-09 | 2020-07-15 | 三菱電機株式会社 | Ｐｌｌ回路 |
-
1999
- 1999-12-21 JP JP36314699A patent/JP3322656B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177398A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| JP2914297B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| JPH0946226A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4459923B2 (ja) | Ｐｌｌシンセサイザ | |
| JP3322656B2 (ja) | Ｐｌｌ装置 | |
| US6853222B2 (en) | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons | |
| JP3281871B2 (ja) | Ｐｌｌ回路 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JP2002043929A (ja) | 可変分周回路およびそれを使用するクロック分周方法 | |
| JPH1022824A (ja) | 位相同期回路 | |
| JP2001044827A (ja) | Ｐｌｌ装置 | |
| JP2001136061A (ja) | Ｐｌｌ装置 | |
| JP2000196448A (ja) | 位相同期回路 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| US6486741B2 (en) | Precise phase comparison even with fractional frequency division ratio | |
| JP2001069000A (ja) | Ｐｌｌ装置 | |
| JPH11163722A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3433140B2 (ja) | Ｐｌｌ装置 | |
| JP3857878B2 (ja) | Ｐｌｌ回路 | |
| JP2000106524A (ja) | Ｐｌｌ回路 | |
| JP2001127625A (ja) | Ｐｌｌ装置 | |
| JP3421614B2 (ja) | Ｐｌｌ装置 | |
| JP2001127624A (ja) | Ｐｌｌ装置 | |
| JPH11112334A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |