JP3421614B2 - Ｐｌｌ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＰＬＬ装置に関す
る。

【０００２】

【従来の技術】従来より、この種の装置は例えば「ＳＡ
ＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ」、ＶＯ
Ｌ．１０、ＮＯ．１、ＦＥＢ．１９７８の第３２頁の図
１に示されている。この図１によると、基準信号ＲＦを
発生する基準発振器と、出力信号ＦＯを分周して帰還信
号ＦＶを発生する可変分周器と、帰還信号ＦＶの位相お
よび周波数を、基準信号の位相および周波数と比較し、
誤差信号ＥＲを発生する１個の位相比較器が設けられて
いる。そして誤差信号ＥＲに応答し制御電圧ＣＶを発生
するローパスフィルタと、制御電圧ＣＶに応答し出力信
号ＦＯを発生する電圧制御発振器とが設けられている。

【０００３】

【発明が解決しようとする課題】しかし、このＰＬＬ装
置では、基準信号ＲＦの周波数とロック時間との関係は
最適に設計されれば、理論的に、一元的に決定される。
従って、ロック時間を更に短く出来ない欠点がある。こ
れを解消するために本発明者は、位相が異なる複数の基
準信号を発生させ、位相比較器および可変分周器を多段
に設けた構成を試みた。しかし、上記構成でも、ロック
時間は短くならない。本発明者がその原因を究明したと
ころ、ロック近くになった時、各位相比較器の出力が互
いに邪魔し合って、ロックがスムーズに行かないためで
ある事が分かった。故に、本発明はこの様な従来の欠点
を考慮して、ロックアップ時間が短い、スムーズにロッ
クする、ＰＬＬ装置を提供する。

【０００４】

【課題を解決するための手段】上記課題を解決するため
に、請求項１の本発明では、位相が異なる複数の基準信
号を発生する発生手段と、電圧制御発振器の出力を分周
し帰還信号を出力する単数又は複数の可変分周器と、前
記各基準信号と前記帰還信号を位相比較する複数の位相
比較器とを備え、前記各基準信号の位相に合わせて、前
記各位相比較器の出力期間が設定される。

【０００５】請求項２の本発明では、前記各位相比較器
の前記各出力期間が互いに重なり合わない様に、構成さ
れている。

【０００６】請求項３の本発明では、前記各出力期間同
士の間に、前記各位相比較器の出力不可能な停止期間を
設ける。

【０００７】請求項４の本発明では、前記各位相比較器
の各出力期間は、前記各基準信号の立上り又は立下りを
略中心として、分割されている。

【０００８】

【発明の実施の形態】以下に、本発明の実施の形態に係
るＰＬＬ装置１を図１のブロック図に従い、説明する。
図１において、基準発振器２は基準信号ＦＲ１を出力す
る。遅延回路３、４、５は基準信号ＦＲ１に応答し、各
々、位相が互いに異なる複数の基準信号ＦＲ２、ＦＲ
３、ＦＲ４を発生する。これらの基準発振器２と、遅延
回路３、４、５とにより、（基準信号）発生手段６が構
成されている。

【０００９】より具体的には、基準信号ＦＲ１は位相比
較器７に入力される。遅延回路３は基準信号ＦＲ１を１
／４周期だけ遅延させ、それを基準信号ＦＲ２として、
位相比較器８へ出力する。遅延回路４は、基準信号ＦＲ
１を１／２周期だけ遅延させそれを基準信号ＦＲ３とし
て、位相比較器９へ出力する。遅延回路５は、基準信号
ＦＲ１を３／４周期だけ遅延させ、それを基準信号ＦＲ
４として、位相比較器１０へ出力する。

【００１０】可変分周器１１、１２、１３、１４の各入
力側は共に、電圧制御発振器１５の出力側に接続され、
整数の分周比にて、分周するものである。

【００１１】位相比較器７は、可変分周器１１の出力
（帰還信号ＦＶ１）の位相および周波数と、基準信号Ｆ
Ｒ１の位相および周波数を比較する。位相比較器７は上
記比較の結果、２個の出力端子（図示せず）に各々、ポ
ンプアップ信号とポンプダウン信号を出力する。検出器
７ａはアンドゲート等から成り、ポンプアップ信号とポ
ンプダウン信号のアンドをとり、端子ａとｅを介して、
その信号（検出信号）をマイコン（マイクロコンピュー
タ）１６へ出力する。この検出器７ａにより、ロック状
態が検出される。チャージポンプ１７はポンプアップ信
号およびポンプダウン信号が入力され、誤差信号ＥＲ１
を出力する。

【００１２】同様に、位相比較器８は可変分周器１２の
帰還信号ＦＶ２の位相および周波数と、基準信号ＦＲ２
の位相および周波数を比較する。位相比較器９は上記比
較の結果、ポンプアップ信号とポンプダウン信号を検出
器７ｂへ出力し、検出器７ｂは上記両信号のアンドをと
り、端子ｂとｆを介してマイコン１６へ出力する。チャ
ージポンプ１８は上記両信号が入力され、誤差信号ＥＲ
２を出力する。

【００１３】また、位相比較器９は、可変分周器１３の
帰還信号ＦＶ３の位相および周波数と、基準信号ＦＲ３
の位相および周波数を比較する。位相比較器９は上記比
較の結果、ポンプアップ信号とポンプダウン信号を検出
器７ｃへ出力し、検出器７ｃは上記両信号のアンドをと
り、端子ｃとｇを介してマイコン１６へ出力する。チャ
ージポンプ１９は上記両信号が入力され、誤差信号ＥＲ
３を出力する。

【００１４】位相比較器１０は、可変分周器１４の帰還
信号ＦＶ４の位相および周波数と、基準信号ＦＲ４の位
相および周波数を比較する。位相比較器１０は上記比較
の結果、ポンプアップ信号とポンプダウン信号を検出器
７ｄへ出力し、検出器７ｄは上記両信号のアンドをと
り、端子ｄとｈを介してマイコン１６へ出力する。チャ
ージポンプ２０は上記両信号が入力され、誤差信号ＥＲ
４を出力する。この様に各位相比較器７、８、９、１０
は、各基準信号ＦＲ１、ＦＲ２、ＦＲ３、ＦＲ４と、各
帰還信号ＦＶ１、ＦＶ２、ＦＶ３、ＦＶ４とを位相比較
し、その結果として、各誤差信号ＥＲ１、ＥＲ２、ＥＲ
３、ＥＲ４を出力する。

【００１５】ローパスフィルタ２１は位相比較器７、
８、９、１０からの誤差信号ＥＲ１、ＥＲ２、ＥＲ３、
ＥＲ４に応答して、制御電圧ＣＶを電圧制御発振器１５
へ出力する。電圧制御発振器１５は、上記制御電圧ＣＶ
に応答して、出力信号ＶＯを発生する。

【００１６】開閉器２２、２３、２４、２５は例えばゲ
ート等から成る。開閉器２２は電圧制御発振器１５の出
力側と、可変分周器１１の入力側との間に設けられてい
る。開閉器２３は、電圧制御発振器１５の出力側と、可
変分周器１２の入力側との間に設けられている。開閉器
２４は、電圧制御発振器１５の出力側と、可変分周器１
３の入力側との間に設けられている。開閉器２５は、電
圧制御発振器１５の出力側と、可変分周器１４の入力側
との間に設けられている。

【００１７】同様に、ゲート２６は、チャージポンプ１
７の出力側と、ローパスフィルタ２１の入力側との間に
設けられている。ゲート２７は、チャージポンプ１８の
出力側と、ローパスフィルタ２１の入力側との間に設け
られている。ゲート２８は、チャージポンプ１９の出力
側と、ローパスフィルタ２１の入力側との間に設けられ
ている。ゲート２９は、チャージポンプ２０の出力側
と、ローパスフィルタ２１の入力側との間に設けられて
いる。

【００１８】制御部３０は例えば、マイコン１６とゲー
ト制御回路３１等から成る。ゲート制御回路３１は、マ
イコン１６からの各信号と、基準信号ＥＲ１〜ＥＲ４の
入力により、制御信号Ｇ１、Ｇ２、Ｇ３、Ｇ４を出力す
るものであり、論理回路から成る。

【００１９】制御信号Ｇ１は、ゲート２６に供給され、
制御信号Ｇ２は、ゲート２７に供給され、制御信号Ｇ３
は、ゲート２８に供給され、制御信号Ｇ４はゲート２９
に供給される。ゲート制御回路３１は本出願人による特
願平１１−２１５２５１号のものと同一であり、本明細
書では、上記回路３１の詳細な説明を省略する。

【００２０】次に、図１ないし図２に従い、このＰＬＬ
装置１の動作を説明する。図２はＰＬＬ装置１に用いら
れる各信号のタイミングチャートを示す。これらの図に
於て最初に、使用者がスタートボタンを押すと、スター
ト信号が制御部３０へ入力する。

【００２１】制御部３０は、スタート信号の入力に従っ
て、図１に示した各部品へ電源電圧を供給させる。基準
発振器２は、各基準信号ＦＲ１〜ＦＲ４を出力する。こ
の時制御信号Ｇ１〜Ｇ４は、Ｌｏ信号のままであり、ゲ
ート２６〜２９は閉じており位相比較器７〜１０の出力
は開放（停止）している。また、開閉器２２〜２５も閉
じており、可変分周器１１〜１４は分周動作を停止して
いる。

【００２２】制御部３０は、スタート信号の入力から所
定時間が経過すると、制御信号Ｇ１をＨｉ信号に切換え
（図２のＡ１）、かつ開閉器２２へＨｉ信号を出力す
る。なお図２のＳは、各位相比較器７〜１０の出力期間
を示す。その結果、可変分周器１１は分周動作を開始
し、出力信号ＶＯを設定分周比にて分周した帰還信号Ｆ
Ｖ１を、位相比較器７へ出力する。この時、ゲート２６
は開いているので、位相比較器７は出力可能な状態にあ
る。

【００２３】そして、時間が経過し、基準信号ＦＲ１が
立上がると（図２のＡ２）、位相比較器７は、基準信号
ＦＲ１と、帰還信号ＦＶ１を位相比較し、Ａ２から少し
遅れてチャージポンプ１７を介して、誤差信号ＥＲ１
を、ローパスフィルタ２１へ出力する。

【００２４】更に時間が経過すると（図２のＡ３）、制
御部３０は制御信号Ｇ１をＬｏ信号に切換え、かつ制御
信号Ｇ２をＨｉ信号に切換え、かつ開閉器２３を開く。
また、この時、開閉器２２は開いた状態に維持する。そ
の結果、ゲート２６は閉じ、位相比較器７の出力期間
（出力可能な状態である期間）Ｓ１は終了する。この様
に出力期間Ｓ１は、基準信号ＦＲ１の立上り（Ａ２）を
略中心として分割されている。

【００２５】また、この時、可変分周器１２は分周動作
を開始し、帰還信号ＦＶ２を、位相比較器８へ出力す
る。ゲート２７は開いているので、位相比較器８は出力
可能な状態にある。そして時間が経過し、基準信号ＦＲ
２が立上がると（図２のＡ４）位相比較器８は、基準信
号ＦＲ２と、帰還信号ＦＶ２を位相比較し、Ａ４から少
し遅れて、チャージポンプ１８を介して、ローパスフィ
ルタ２１へ、誤差信号ＥＲ２を出力する。

【００２６】更に時間が経過すると（図２のＡ５）、制
御部３０は制御信号Ｇ２をＬｏ信号に切換え、かつ制御
信号Ｇ３をＨｉ信号に切換え、かつ開閉器２４を開く。
また、この時、開閉器２３は開いた状態に維持する。そ
の結果、ゲート２７は閉じ、位相比較器８の出力期間
（出力可能な状態である期間）Ｓ２は終了する。この様
に出力期間Ｓ２は、基準信号ＦＲ２の立上り（Ａ４）を
略中心として分割されている。

【００２７】また、この時、可変分周器１３は分周動作
を開始し、帰還信号ＦＶ３を、位相比較器９へ出力す
る。ゲート２８は開いているので、位相比較器９は出力
可能な状態にある。そして時間が経過し、基準信号ＦＲ
３が立上がると（図２のＡ６）位相比較器９は、基準信
号ＦＲ３と、帰還信号ＦＶ３を位相比較し、Ａ６から少
し遅れて、チャージポンプ１９を介して、ローパスフィ
ルタ２１へ、誤差信号ＥＲ３を出力する。

【００２８】更に時間が経過すると（図２のＡ７）、制
御部３０は制御信号Ｇ３をＬｏ信号に切換え、かつ制御
信号Ｇ４をＨｉ信号に切換え、かつ開閉器２５を開く。
また、この時、開閉器２４は開いた状態に維持する。そ
の結果、ゲート２８は閉じ、位相比較器９の出力期間
（出力可能な状態である期間）Ｓ３は終了する。この様
に出力期間Ｓ３は、基準信号ＦＲ３の立上り（Ａ６）を
略中心として分割されている。

【００２９】また、この時、可変分周器１４は分周動作
を開始し、帰還信号ＦＶ４を、位相比較器１０へ出力す
る。ゲート２９は開いているので、位相比較器１０は出
力可能な状態にある。そして、時間が経過し、基準信号
ＦＲ４が立上がると（図２のＡ８）、位相比較器１０
は、基準信号ＦＲ４と、帰還信号ＦＶ４を位相比較し、
Ａ８から少し遅れて、チャージポンプ２０を介して、ロ
ーパスフィルタ２１へ、誤差信号ＥＲ４を出力する。

【００３０】更に時間が経過すると（図２のＡ９）、制
御部３０は制御信号Ｇ４をＬｏ信号に切換え、かつ制御
信号Ｇ１をＨｉ信号に切換える。また、この時、開閉器
２５は開いた状態に維持する。その結果、ゲート２９は
閉じ、位相比較器１０の出力期間（出力可能な状態であ
る期間）Ｓ４は終了する。この様に、出力期間Ｓ４は、
基準信号ＦＲ４の立上り（Ａ８）を略中心として分割さ
れている。

【００３１】また、この時、可変分周器１１は分周動作
を行なっており、帰還信号ＦＶ１を位相比較器７へ出力
する。ゲート２６は開いているので、位相比較器７は出
力可能な状態にある。そして、時間が経過し、基準信号
ＦＲ１が立上がると（図２のＡ１０）、位相比較器７
は、基準信号ＦＲ１と、帰還信号ＦＶ１を位相比較し、
Ａ１０から少し遅れて、チャージポンプ１７を介して、
ローパスフィルタ２１へ、誤差信号ＥＲ１を出力する。

【００３２】更に時間が経過すると（図２のＡ１１）、
制御部３０は制御信号Ｇ１をＬｏ信号に切換え、かつ制
御信号Ｇ２をＨｉ信号に切換える。その結果、ゲート２
６は閉じ、位相比較器７の出力期間（出力可能な状態で
ある期間）Ｓ５は終了する。この様に、出力期間Ｓ５
は、基準信号ＦＲ１の立上り（Ａ１０）を略中心として
分割されている。ＰＬＬ装置１は上述の動作を繰り返す
事により、出力信号ＶＯが設定周波数を持つ様になる。

【００３３】上記動作をまとめると、位相比較器７、
８、９、１０は、各基準信号ＦＲ１、ＦＲ２、ＦＲ３、
ＦＲ４と、各帰還信号ＦＶ１、ＦＶ２、ＦＶ３、ＦＶ４
を位相比較し、各誤差信号ＥＲ１、ＥＲ２、ＥＲ３、Ｅ
Ｒ４をローパスフィルタ２１へ出力する。即ち、各基準
信号ＦＲ１〜ＦＲ４の位相（Ａ２、Ａ４、Ａ６、Ａ８、
Ａ１０）に合せて、各位相比較器７〜１０の各出力期間
（出力可能な状態である期間）Ｓ１、Ｓ２、Ｓ３、Ｓ
４、Ｓ５…は設定されている。

【００３４】更に、詳細に述べると、上記各出力期間Ｓ
１、Ｓ２、Ｓ３、Ｓ４、Ｓ５…は各基準信号ＦＲ１〜Ｆ
Ｒ４の立上り（Ａ２、Ａ４、Ａ６、Ａ８…）を略中心と
して分割されている。各出力期間は各基準信号の立下り
を略中心として、分割されても良い。

【００３５】また、Ａ１、Ａ３、Ａ５、Ａ７、Ａ９、Ａ
１１…に於て、制御信号Ｇ１〜Ｇ４を、切換える事によ
り（例えばＡ３に於て、制御信号Ｇ１をＨｉからＬｏ
へ、制御信号Ｇ２をＬｏからＨｉへ切換える）、各出力
期間Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、…が互いに重なり
合わない様に構成されている。

【００３６】更に、上記制御動作と異なる制御動作を、
再び図１と図２に従い説明する。図２のＴは、各位相比
較器７〜１０の出力期間を示す。出力期間Ｔ１〜Ｔ５
は、上記出力期間Ｓ１〜Ｓ５よりも少し短く、各出力期
間Ｔ１〜Ｔ５同士の間に、各位相比較器７〜１０の出力
不可能な停止期間Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、…等
が設けられている。

【００３７】制御部３０は、例えばＡ３時点より少し早
い時点Ａ１２に於て、制御信号Ｇ１をＨｉ信号からＬｏ
信号に切換え、ゲート２６を閉じ、位相比較器７の出力
を停止する。そして制御部３０は、Ａ３時点より少し遅
い時点Ａ１３に於て、制御信号Ｇ２をＬｏ信号からＨｉ
信号に切換え、ゲート２７を開き、位相比較器８の出力
（出力可能な状態にする事）を開始させる。その結果、
停止期間Ｒ１（Ａ１２時点からＡ１３時点までの期間）
に於て、各ゲート２６〜２９は閉じており、各位相比較
器７〜１０の出力は不可能になる様に、構成されてい
る。

【００３８】なお、上述した様に、検出器７ａ〜７ｄは
各位相比較器７〜１０が出力するポンプアップ信号とポ
ンプダウン信号のアンドをとり、その信号（各検出信
号）を制御部３０へ出力している。制御部３０は上記検
出信号のどれかが第１しきい値に到達すると、ロック状
態（定常状態）に達したと判定する。

【００３９】そして、制御部３０は第１しきい値の例え
ば９０％を第２しきい値として設定し、検出信号のどれ
かが第２しきい値に達すると、制御部３０はロックに近
い状態に達したと判定する。

【００４０】制御部３０はロックに近い状態に達したと
判定した時、制御部３０は、図２に示した動作（即ち、
各基準信号ＦＲ１〜ＦＲ４の位相に合わせて、各位相比
較器７〜１０の出力期間Ｓ１〜Ｓ５を重ならない様に設
定する）を行っても良い。制御部３０は、ロックに近い
状態に達したと判定しない時（例えば立上り時等）、各
位相比較器７〜１０を、全期間（立上り時の全期間）に
わたって出力させても良い。即ち、各位相比較器７〜１
０の出力期間に重なり合いがあっても良い。

【００４１】また、上述の説明では、複数の位相比較器
７〜１０毎に各帰還信号ＦＶ１〜ＦＶ４を出力する複数
の可変分周器１１〜１４を例示した。しかし、本発明は
これに限定される事なく、単数の可変分周器を設けても
良い。即ち、上記可変分周器の入力側を電圧制御発振器
１５と接続し、出力側を各々、位相比較器７〜１０と接
続させても良い。

【００４２】

【発明の効果】上述の様に、請求項１の本発明では、位
相が異なる複数の基準信号を発生する発生手段と、電圧
制御発振器の出力を分周し帰還信号を出力する単数又は
複数の可変分周器と、前記各基準信号と前記帰還信号を
位相比較する複数の位相比較器とを備え、前記各基準信
号の位相に合わせて、前記各位相比較器の出力期間が設
定される構成とする。

【００４３】この様に、各基準信号の位相に合わせて、
各位相比較器の出力期間を設定するので、この出力期間
に於て、単数の位相比較器が出力する。その結果、複数
の位相比較器の出力が互いに邪魔する事が防止される。
また、基準信号の１周期の間に、位相比較を複数回行う
事となり、ロック時間が早くなる。

【００４４】請求項２の本発明では、前記各位相比較器
の前記各出力期間が互いに重なり合わない様に、構成さ
れている。この様に、各出力期間が互いに重なり合わな
いので、ある出力期間に於て、必ず１個の位相比較器し
か出力できない。その結果、複数の位相比較器が互いに
邪魔する事を確実に防止できる。その結果、ロックがス
ムーズに行われるので、ロック時間が早くなる。

【００４５】請求項３の本発明では、前記各出力期間同
士の間に、前記各位相比較器の出力不可能な停止期間を
設けるものである。各位相比較器の出力不可能な停止期
間を設けるので、１つの出力期間（例えばＴ２）に於て
他の出力期間（例えばＴ１、Ｔ３）に於ける、位相比較
器７、９の出力の影響を受ける事がない。即ち、各部品
の動作の時間遅れが有るので、出力期間同士の間に停止
期間を設ける事によって上記時間遅れが有っても、他の
位相比較器（７、９等）の出力の影響を受けない。

【００４６】請求項４の本発明では、前記各位相比較器
の各出力期間は、前記各基準信号の立上り又は立下りを
略中心として、分割されている構成とする。この様に、
各基準信号の立上り又は立下りを略中心として、各出力
期間は分割されているので、各位相比較器の出力タイミ
ングは、上記各出力期間に確実に一致する。故に、各位
相比較器の互いの干渉は確実に防止できる。その結果、
出力信号の周波数が設定周波数を超える量（オーバシュ
ート量）が小さくなり、その分だけ、ロック時間が更に
早くなる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るＰＬＬ装置１のブロ
ック図である。

【図２】上記ＰＬＬ装置１に用いられる各信号のタイミ
ングチャートである。

【符号の説明】

６ 発生手段 ７、８、９、１０ 位相比較器 １１、１２、１３、１４ 可変分周器 １５ 電圧制御発振器 ３０ 制御部

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 位相が異なる複数の基準信号を発生する
   発生手段と、電圧制御発振器の出力を分周し帰還信号を
   出力する単数又は複数の可変分周器と、前記各基準信号
   と前記帰還信号を位相比較する複数の位相比較器とを備
   え、前記各基準信号の位相に合わせて、前記各位相比較
   器の出力期間が設定される事を特徴とするＰＬＬ装置。
2. 【請求項２】 前記各位相比較器の前記各出力期間が互
   いに重なり合わない様に、構成されている事を特徴とす
   る請求項１のＰＬＬ装置。
3. 【請求項３】 前記各出力期間同士の間に、前記各位相
   比較器の出力不可能な停止期間を設ける事を特徴とする
   請求項２のＰＬＬ装置。
4. 【請求項４】 前記各位相比較器の各出力期間は、前記
   各基準信号の立上り又は立下りを略中心として、分割さ
   れている事を特徴とする請求項１のＰＬＬ装置。