JP3318964B2 - 導電パターンの検査方法と基板および液晶パネルの製造方法 - Google Patents
導電パターンの検査方法と基板および液晶パネルの製造方法Info
- Publication number
- JP3318964B2 JP3318964B2 JP14876492A JP14876492A JP3318964B2 JP 3318964 B2 JP3318964 B2 JP 3318964B2 JP 14876492 A JP14876492 A JP 14876492A JP 14876492 A JP14876492 A JP 14876492A JP 3318964 B2 JP3318964 B2 JP 3318964B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- defect
- conductive
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶表示装置の
透明電極などのような基板上に形成される導電パターン
の検査方法に係わり、特に、導電パターンのエッチング
不良による断線、短絡について、この導電パターンを損
傷することなく簡便に検査する方法に関する。
透明電極などのような基板上に形成される導電パターン
の検査方法に係わり、特に、導電パターンのエッチング
不良による断線、短絡について、この導電パターンを損
傷することなく簡便に検査する方法に関する。
【０００２】
【従来の技術】液晶表示装置は、薄型軽量、低電圧駆
動、低消費電力などの特徴によって民生用から産業用に
と幅広く利用されている。例えば、ワードプロセッサや
パーソナルコンピュータ等に高解像度の液晶表示装置が
用いられるようになってきている。さらにカラー表示デ
ィスプレイの実用化に伴い、液晶表示に欠かせない透明
電極は、一挙に３倍もの微細化が要求され、透明電極の
短絡・断線検査も必要不可欠なものとなっている。現
在、一般的に行われている透明電極検査法は、例えば特
開昭６２−６６１５２号公報や特開平２−２３０１８８
号公報などに開示されるように、電極パターンへのプロ
ーブの接触による電気的な検査法である。
動、低消費電力などの特徴によって民生用から産業用に
と幅広く利用されている。例えば、ワードプロセッサや
パーソナルコンピュータ等に高解像度の液晶表示装置が
用いられるようになってきている。さらにカラー表示デ
ィスプレイの実用化に伴い、液晶表示に欠かせない透明
電極は、一挙に３倍もの微細化が要求され、透明電極の
短絡・断線検査も必要不可欠なものとなっている。現
在、一般的に行われている透明電極検査法は、例えば特
開昭６２−６６１５２号公報や特開平２−２３０１８８
号公報などに開示されるように、電極パターンへのプロ
ーブの接触による電気的な検査法である。
【０００３】すなわち、ストライプ状の透明電極２の隣
接する電極間の短絡検査法は、図３に示すように、隣接
する２本のストライプ状の透明電極２にそれぞれプロー
ブ５ａ，５ｂを電気的に接触させ、その間の抵抗値によ
り短絡部３の有無を判断する。また、断線検査法は、図
４に示すように、１本のストライプ状の透明電極２の両
端にプローブ５ａ，５ｂを電気的に接触させ、その間の
抵抗値により断線部４の有無を判断する。また、このよ
うな検査法における透明電極２へのプローブの接触操作
としては、検査に要する時間を短縮化するために、図３
および図４において示すように、プローブ５ａ，５ｂを
ストライプ状の透明電極２のパターンに直交する方向
（矢印方向）に連続的に移動させ、ストライプ状の各透
明電極２に逐次接触させていく方法と、予め透明電極の
ストライプピッチに合せて複数本のプローブを配置して
おき、一括して複数本の透明電極２に接触させる方法が
知られている。
接する電極間の短絡検査法は、図３に示すように、隣接
する２本のストライプ状の透明電極２にそれぞれプロー
ブ５ａ，５ｂを電気的に接触させ、その間の抵抗値によ
り短絡部３の有無を判断する。また、断線検査法は、図
４に示すように、１本のストライプ状の透明電極２の両
端にプローブ５ａ，５ｂを電気的に接触させ、その間の
抵抗値により断線部４の有無を判断する。また、このよ
うな検査法における透明電極２へのプローブの接触操作
としては、検査に要する時間を短縮化するために、図３
および図４において示すように、プローブ５ａ，５ｂを
ストライプ状の透明電極２のパターンに直交する方向
（矢印方向）に連続的に移動させ、ストライプ状の各透
明電極２に逐次接触させていく方法と、予め透明電極の
ストライプピッチに合せて複数本のプローブを配置して
おき、一括して複数本の透明電極２に接触させる方法が
知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、プロー
ブを連続的に移動させる前者の操作方法の場合、透明電
極上をプローブが接触しながら移動するために、プロー
ブによって透明電極を傷付けてしまうといった虞れがあ
る。また、複数本のプローブをストライプピッチに合わ
せて配置しておき、一括して接触させる後者の操作方法
の場合、電極パターンの微細化が進み電極幅が非常に微
細となると、複数本のプローブを正確に透明電極に接触
させることが非常に困難となり、高度な位置合わせ機能
が必要となってくる。また透明電極ピッチが異なった場
合には、これに応じてプローブの配置も変化させなけれ
ばならず、コスト的に割高になるといった欠点があっ
た。
ブを連続的に移動させる前者の操作方法の場合、透明電
極上をプローブが接触しながら移動するために、プロー
ブによって透明電極を傷付けてしまうといった虞れがあ
る。また、複数本のプローブをストライプピッチに合わ
せて配置しておき、一括して接触させる後者の操作方法
の場合、電極パターンの微細化が進み電極幅が非常に微
細となると、複数本のプローブを正確に透明電極に接触
させることが非常に困難となり、高度な位置合わせ機能
が必要となってくる。また透明電極ピッチが異なった場
合には、これに応じてプローブの配置も変化させなけれ
ばならず、コスト的に割高になるといった欠点があっ
た。
【０００５】そこで、本発明者は、上記した液晶表示装
置の透明電極のエッチング不良による断線、短絡につい
て、液晶表示装置の有効エリア内の透明電極を損傷する
ことなく、また高価な装置を必要とせず簡便に検査する
ことについて鋭意研究を行った結果、透明電極のパター
ニング用フォトマスクに断線・短絡検査専用のパターン
を組込み、基板上に所望の透明電極と欠陥検出専用パタ
ーンとをパターニングし、透明電極と同条件でパターニ
ングされた欠陥検出専用パターンにおける導通チェック
を行ない、その検査結果により有効エリア内の透明電極
における欠陥の有無を判定したところ、極めて高い信頼
性をもって欠陥の検知ができることを見出し、本発明を
完成するに至った。
置の透明電極のエッチング不良による断線、短絡につい
て、液晶表示装置の有効エリア内の透明電極を損傷する
ことなく、また高価な装置を必要とせず簡便に検査する
ことについて鋭意研究を行った結果、透明電極のパター
ニング用フォトマスクに断線・短絡検査専用のパターン
を組込み、基板上に所望の透明電極と欠陥検出専用パタ
ーンとをパターニングし、透明電極と同条件でパターニ
ングされた欠陥検出専用パターンにおける導通チェック
を行ない、その検査結果により有効エリア内の透明電極
における欠陥の有無を判定したところ、極めて高い信頼
性をもって欠陥の検知ができることを見出し、本発明を
完成するに至った。
【０００６】本発明は、このような実状に鑑みてなさ
れ、導電パターンのエッチング不良による断線、短絡に
ついて、この導電パターンを損傷することなく簡便に検
査する導電パターンの検査方法を提供することを第１の
目的とする。本発明は、また、所定の間隔をおいて整列
した複数の導電膜を有する基板を製造するにおいて、容
易に欠陥部を検出しこの欠陥部を補正することができる
基板の製造方法を提供することを第２の目的とする。本
発明は、さらに、液晶パネルの有効エリア内の信号電極
および走査電極を損傷することなく、電極パターンの欠
陥を容易に検知することのできる液晶パネルの製造方法
を提供することを第３の目的とする。
れ、導電パターンのエッチング不良による断線、短絡に
ついて、この導電パターンを損傷することなく簡便に検
査する導電パターンの検査方法を提供することを第１の
目的とする。本発明は、また、所定の間隔をおいて整列
した複数の導電膜を有する基板を製造するにおいて、容
易に欠陥部を検出しこの欠陥部を補正することができる
基板の製造方法を提供することを第２の目的とする。本
発明は、さらに、液晶パネルの有効エリア内の信号電極
および走査電極を損傷することなく、電極パターンの欠
陥を容易に検知することのできる液晶パネルの製造方法
を提供することを第３の目的とする。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の導電パターンの検査方法は、液晶パ
ネルについて、基板の表面に導電膜を形成する工程と、
所望の導電パターンと、この導電パターンの欠陥を検出
するための欠陥検出専用パターンとを有するパターンマ
スクを用いて、基板表面の前記導電膜をエッチングする
工程と、前記パターンマスクにより基板上に転写された
導電膜で構成される欠陥検出専用パターンを使用して導
通チェックを行う欠陥検査工程とを備えたことを特徴と
する。
るために、本発明の導電パターンの検査方法は、液晶パ
ネルについて、基板の表面に導電膜を形成する工程と、
所望の導電パターンと、この導電パターンの欠陥を検出
するための欠陥検出専用パターンとを有するパターンマ
スクを用いて、基板表面の前記導電膜をエッチングする
工程と、前記パターンマスクにより基板上に転写された
導電膜で構成される欠陥検出専用パターンを使用して導
通チェックを行う欠陥検査工程とを備えたことを特徴と
する。
【０００８】また、上記第２の目的を達成するために、
本発明の基板の製造方法は、基板の表面に導電膜を形成
する工程と、所望の導電パターンと、この導電パターン
の欠陥を検出するための欠陥検出専用パターンとを有す
るパターンマスクを用いて、前記導電膜をエッチングす
る工程と、前記パターンマスクにより基板上に転写され
た導電膜で構成される欠陥検出専用パターンを使用して
導通チェックを行う欠陥検査工程と、検出された欠陥部
を補正し、所望のパターンの導電膜を形成する工程とを
含むことを特徴とする。
本発明の基板の製造方法は、基板の表面に導電膜を形成
する工程と、所望の導電パターンと、この導電パターン
の欠陥を検出するための欠陥検出専用パターンとを有す
るパターンマスクを用いて、前記導電膜をエッチングす
る工程と、前記パターンマスクにより基板上に転写され
た導電膜で構成される欠陥検出専用パターンを使用して
導通チェックを行う欠陥検査工程と、検出された欠陥部
を補正し、所望のパターンの導電膜を形成する工程とを
含むことを特徴とする。
【０００９】さらに上記第３の目的を達成するために、
本発明の液晶パネルの製造方法は、信号電極のパターン
と、この信号電極パターンの欠陥を検出するための欠陥
検出専用パターンとを有するパターンマスクを用いて、
一方の基板に信号電極をパターニングする工程と、走査
電極のパターンと、この走査電極の欠陥を検出するため
の欠陥検出専用パターンとを有するパターンマスクを用
いて、他方の基板に走査電極をパターニングする工程と
を含むことを特徴とする。
本発明の液晶パネルの製造方法は、信号電極のパターン
と、この信号電極パターンの欠陥を検出するための欠陥
検出専用パターンとを有するパターンマスクを用いて、
一方の基板に信号電極をパターニングする工程と、走査
電極のパターンと、この走査電極の欠陥を検出するため
の欠陥検出専用パターンとを有するパターンマスクを用
いて、他方の基板に走査電極をパターニングする工程と
を含むことを特徴とする。
【００１０】
【作用】本発明の導電パターンの検査方法においては、
基板の表面に形成された導電膜をエッチングするに際
し、所望の導電パターンと、この導電パターンの欠陥を
検出するための欠陥検出専用パターンとを有するパター
ンマスクを用い、基板上に、所望の導電パターンと共に
欠陥検査専用のパターンを形成し、この欠陥検出専用パ
ターンの導通チェックを行い、その検査結果をもって所
望の導電パターンにおける欠陥の有無を判定する。その
ため、必要とする導電パターンを損傷することなく、か
つ極めて容易に導電パターンのエッチング不良による断
線・短絡について検査を行うことが可能である。
基板の表面に形成された導電膜をエッチングするに際
し、所望の導電パターンと、この導電パターンの欠陥を
検出するための欠陥検出専用パターンとを有するパター
ンマスクを用い、基板上に、所望の導電パターンと共に
欠陥検査専用のパターンを形成し、この欠陥検出専用パ
ターンの導通チェックを行い、その検査結果をもって所
望の導電パターンにおける欠陥の有無を判定する。その
ため、必要とする導電パターンを損傷することなく、か
つ極めて容易に導電パターンのエッチング不良による断
線・短絡について検査を行うことが可能である。
【００１１】また、このような欠陥検査専用のパターン
を形成すれば、導電膜をパターニングするためのレジス
トがついた状態でも検査が可能である。本発明の基板の
製造方法においては、製造過程において、この検査工程
を導入し、検査結果に応じて、欠陥部を補正する工程を
有するので、高品質な製品を歩留まり良く製造すること
が可能である。欠陥検出専用パターンが形成された基板
部分は、検査終了後には、必要な導電パターンが形成し
てある基板部分から切り離しても良いし、そのままでも
良い。
を形成すれば、導電膜をパターニングするためのレジス
トがついた状態でも検査が可能である。本発明の基板の
製造方法においては、製造過程において、この検査工程
を導入し、検査結果に応じて、欠陥部を補正する工程を
有するので、高品質な製品を歩留まり良く製造すること
が可能である。欠陥検出専用パターンが形成された基板
部分は、検査終了後には、必要な導電パターンが形成し
てある基板部分から切り離しても良いし、そのままでも
良い。
【００１２】
【実施例】以下、本発明の導電パターンの検査方法につ
いて、液晶パネルの製造を例にとり、図面を参照しつつ
詳細に説明する。液晶パネルにおいては、液晶層を挟む
一対のガラス等の透明基板の一方に、一定間隔をおいて
互いに平行に整列したストライプ状の信号電極を形成
し、他方には平行に整列しかつ前記信号電極に交差的に
配列された走査電極を形成することがある。このような
信号電極および走査電極としては、例えばＩＴＯ（Indi
um Tin Oxide 酸化インジウムと酸化錫の混合体）など
の透明電極が一般的に用いられている。このＩＴＯ電極
は、例えば、次のようにしてパターニングされる。
いて、液晶パネルの製造を例にとり、図面を参照しつつ
詳細に説明する。液晶パネルにおいては、液晶層を挟む
一対のガラス等の透明基板の一方に、一定間隔をおいて
互いに平行に整列したストライプ状の信号電極を形成
し、他方には平行に整列しかつ前記信号電極に交差的に
配列された走査電極を形成することがある。このような
信号電極および走査電極としては、例えばＩＴＯ（Indi
um Tin Oxide 酸化インジウムと酸化錫の混合体）など
の透明電極が一般的に用いられている。このＩＴＯ電極
は、例えば、次のようにしてパターニングされる。
【００１３】まずガラス基板上にスパッタリング法や真
空蒸着法などにより透明導電膜であるＩＴＯが成膜され
る。その上にポジレジストを塗布し、信号電極または走
査電極のパターンを有するフォトマスクを用いて紫外線
などにより露光を行い、アルカリ系溶液で現像すること
によりポジレジストがパターニングされる。その後、塩
酸・塩化第二鉄系、塩酸・硝酸系などのエッチャントに
よりＩＴＯをエッチングし、ポジレジストを剥離してパ
ターンが形成される。このようにして形成される液晶パ
ネル用のＩＴＯ電極において、エッチング不良により断
線あるいは隣接する電極間で短絡が一点でもあると不良
品となってしまう。
空蒸着法などにより透明導電膜であるＩＴＯが成膜され
る。その上にポジレジストを塗布し、信号電極または走
査電極のパターンを有するフォトマスクを用いて紫外線
などにより露光を行い、アルカリ系溶液で現像すること
によりポジレジストがパターニングされる。その後、塩
酸・塩化第二鉄系、塩酸・硝酸系などのエッチャントに
よりＩＴＯをエッチングし、ポジレジストを剥離してパ
ターンが形成される。このようにして形成される液晶パ
ネル用のＩＴＯ電極において、エッチング不良により断
線あるいは隣接する電極間で短絡が一点でもあると不良
品となってしまう。
【００１４】本実施例においては、ＩＴＯをパターニン
グするためのフォトマスクに、所定の電極パターンに加
えて断線・短絡などの欠陥検査専用パターンを組み込ん
だ。このフォトマスクを用い、ガラス基板上に成膜され
たＩＴＯをエッチングした後、形成された断線・短絡な
どの欠陥検査専用パターンにより容易に検査ができるよ
うにした。この断線・短絡検査専用パターンの一例を図
１および図２に示し、検査方法を以下に記す。
グするためのフォトマスクに、所定の電極パターンに加
えて断線・短絡などの欠陥検査専用パターンを組み込ん
だ。このフォトマスクを用い、ガラス基板上に成膜され
たＩＴＯをエッチングした後、形成された断線・短絡な
どの欠陥検査専用パターンにより容易に検査ができるよ
うにした。この断線・短絡検査専用パターンの一例を図
１および図２に示し、検査方法を以下に記す。
【００１５】ここで液晶パネルとしての有効表示エリア
内のＩＴＯ電極のストライプ長を１００ｍｍ、ストライ
プ幅を０．１ｍｍ、ストライプ間のギャップを０．０２
ｍｍ、最小ストライプ幅を０．０２ｍｍ、最小ギャップ
を０．０１ｍｍとする。図１に示すように、断線検査専
用パターン１１としては、それぞれ有効表示エリア１２
内のＩＴＯ電極のストライプ長（１００ｍｍ）以上の長
さを有し、かつＩＴＯ電極のギャップ（０．０２ｍｍ）
と同じギャップで配置され、有効表示エリア１２内ＩＴ
Ｏ電極の最小ストライプ幅（０．０２ｍｍ）と同じおよ
びそれ以下の幅（０．０２ｍｍ、０．０１５ｍｍ、０．
０１ｍｍ、０．００５ｍｍ）のストライプ１３が形成さ
れた。なお、各ストライプ１３の両端には、導通チェッ
クの際、プローブの接触が容易に行えるように幅広の導
通チェック取り出し部１４が設けられた。
内のＩＴＯ電極のストライプ長を１００ｍｍ、ストライ
プ幅を０．１ｍｍ、ストライプ間のギャップを０．０２
ｍｍ、最小ストライプ幅を０．０２ｍｍ、最小ギャップ
を０．０１ｍｍとする。図１に示すように、断線検査専
用パターン１１としては、それぞれ有効表示エリア１２
内のＩＴＯ電極のストライプ長（１００ｍｍ）以上の長
さを有し、かつＩＴＯ電極のギャップ（０．０２ｍｍ）
と同じギャップで配置され、有効表示エリア１２内ＩＴ
Ｏ電極の最小ストライプ幅（０．０２ｍｍ）と同じおよ
びそれ以下の幅（０．０２ｍｍ、０．０１５ｍｍ、０．
０１ｍｍ、０．００５ｍｍ）のストライプ１３が形成さ
れた。なお、各ストライプ１３の両端には、導通チェッ
クの際、プローブの接触が容易に行えるように幅広の導
通チェック取り出し部１４が設けられた。
【００１６】この断線検査専用パターンを用いての断線
検査は、有効表示エリア内のＩＴＯ電極の最小ストライ
プ幅が０．０２ｍｍであるので、この専用パターンの
０．０２ｍｍ線幅のストライプについて、図１に示すよ
うに導通チェックを行い、導通していれば有効表示エリ
ア内のＩＴＯ電極パターンについてもエッチング不良に
よる断線はないと判断する。さらに厳しく判断する場合
には、最小ストライプ幅（０．０２ｍｍ）よりも小さい
線幅のストライプ（０．０１５ｍｍ、０．０１ｍｍ、
０．００５ｍｍ）について導通チェックを行い、導通し
ていれば有効表示エリア内のＩＴＯ電極パターンの０．
０２ｍｍ以上のストライプ幅でも断線はないという判断
でもよい。また、最も条件が厳しい０．００５ｍｍのみ
の検査でも良い。導通チェックは、テスターによる手作
業でも良いが、自動で行うように構成することもでき
る。
検査は、有効表示エリア内のＩＴＯ電極の最小ストライ
プ幅が０．０２ｍｍであるので、この専用パターンの
０．０２ｍｍ線幅のストライプについて、図１に示すよ
うに導通チェックを行い、導通していれば有効表示エリ
ア内のＩＴＯ電極パターンについてもエッチング不良に
よる断線はないと判断する。さらに厳しく判断する場合
には、最小ストライプ幅（０．０２ｍｍ）よりも小さい
線幅のストライプ（０．０１５ｍｍ、０．０１ｍｍ、
０．００５ｍｍ）について導通チェックを行い、導通し
ていれば有効表示エリア内のＩＴＯ電極パターンの０．
０２ｍｍ以上のストライプ幅でも断線はないという判断
でもよい。また、最も条件が厳しい０．００５ｍｍのみ
の検査でも良い。導通チェックは、テスターによる手作
業でも良いが、自動で行うように構成することもでき
る。
【００１７】図２に示すように、短絡検査専用パターン
２１としては、それぞれ有効表示エリア内２２のＩＴＯ
電極のストライプ長（１００ｍｍ）以上の長さを有し、
ＩＴＯ電極のストライプ幅（０．１ｍｍ）と同じ幅をも
つストライプ２３が、ＩＴＯ電極の最小ギャップ（０．
０１ｍｍ）と同じギャップおよびそれ以下のギャップ
（０．０１ｍｍ、０．００５ｍｍ、０．００３ｍｍ）で
配置されて形成された。なお、各ストライプ２３の一端
には導通チェックの際、プローブの接触が容易に行える
ように幅広の導通チェック取り出し部２４が設けられ
た。
２１としては、それぞれ有効表示エリア内２２のＩＴＯ
電極のストライプ長（１００ｍｍ）以上の長さを有し、
ＩＴＯ電極のストライプ幅（０．１ｍｍ）と同じ幅をも
つストライプ２３が、ＩＴＯ電極の最小ギャップ（０．
０１ｍｍ）と同じギャップおよびそれ以下のギャップ
（０．０１ｍｍ、０．００５ｍｍ、０．００３ｍｍ）で
配置されて形成された。なお、各ストライプ２３の一端
には導通チェックの際、プローブの接触が容易に行える
ように幅広の導通チェック取り出し部２４が設けられ
た。
【００１８】この短絡検査専用パターンを用いての短絡
検査は、有効表示エリア内のＩＴＯ電極の最小ギャップ
が０．０１ｍｍであるので、この専用パターンの０．０
１ｍｍのギャップのある２本のストライプ間について、
図２に示すように導通チェックを行い、導通していなけ
れば有効表示エリア内のＩＴＯ電極パターンについても
エッチング不良による短絡はないと判断する。さらに厳
しく判断する場合には、最小ギャップ（０．０１ｍｍ）
よりも小さいギャップ（０．００５ｍｍ、０．００３ｍ
ｍ）について導通チェックを行い、導通していなければ
有効表示エリア内のＩＴＯ電極パターンの０．０１ｍｍ
以上のギャップでも短絡はないという判断でもよい。ま
た、最も厳しい条件である最小ギャップ０．００３ｍｍ
間の電極２３，２３のみで導通チェックを行うように構
成することもできる。
検査は、有効表示エリア内のＩＴＯ電極の最小ギャップ
が０．０１ｍｍであるので、この専用パターンの０．０
１ｍｍのギャップのある２本のストライプ間について、
図２に示すように導通チェックを行い、導通していなけ
れば有効表示エリア内のＩＴＯ電極パターンについても
エッチング不良による短絡はないと判断する。さらに厳
しく判断する場合には、最小ギャップ（０．０１ｍｍ）
よりも小さいギャップ（０．００５ｍｍ、０．００３ｍ
ｍ）について導通チェックを行い、導通していなければ
有効表示エリア内のＩＴＯ電極パターンの０．０１ｍｍ
以上のギャップでも短絡はないという判断でもよい。ま
た、最も厳しい条件である最小ギャップ０．００３ｍｍ
間の電極２３，２３のみで導通チェックを行うように構
成することもできる。
【００１９】図１および図２に示すように、有効表示エ
リア内のＩＴＯ電極パターンの最小ストライプ幅または
最小ギャップと同等ないし小さいストライプ幅またはギ
ャップを有する欠陥検査専用パターン１１，２１を形成
し、これを用いて導通チェックをすることは、本発明の
検査方法において必要とされることであるが、上記した
ような図１および図２における判断基準は、一例であっ
て、実際にはパターン寸法、オーバーエッチングの許容
範囲などから任意に決めることができる。また欠陥検査
専用パターンにおけるストライプ端部に設けられた導通
チェック取り出し部は、人間が目視でプローブを当てる
ことができるぐらいの大きさ、例えば、３ｍｍ角位あれ
ば十分である。そして検査をより容易に行うことができ
るように、この導通チェック取り出し部に各ストライプ
幅、ギャップを示す数値などを入れておくと良い。
リア内のＩＴＯ電極パターンの最小ストライプ幅または
最小ギャップと同等ないし小さいストライプ幅またはギ
ャップを有する欠陥検査専用パターン１１，２１を形成
し、これを用いて導通チェックをすることは、本発明の
検査方法において必要とされることであるが、上記した
ような図１および図２における判断基準は、一例であっ
て、実際にはパターン寸法、オーバーエッチングの許容
範囲などから任意に決めることができる。また欠陥検査
専用パターンにおけるストライプ端部に設けられた導通
チェック取り出し部は、人間が目視でプローブを当てる
ことができるぐらいの大きさ、例えば、３ｍｍ角位あれ
ば十分である。そして検査をより容易に行うことができ
るように、この導通チェック取り出し部に各ストライプ
幅、ギャップを示す数値などを入れておくと良い。
【００２０】また、図１および図２に示すような欠陥検
査専用パターンを用いれば、ＩＴＯをエッチングした後
のポジレジストを剥離する工程の前においても、断線・
短絡の検査を行うことが可能である。これはポジレジス
トは一般に軟らかく、導通チェック用のプローブを容易
に貫通させ、ＩＴＯ膜にプローブを当てることができる
ためである。この検査で断線であることが分かれば、不
良品のポジレジスト剥離の手間が省け、また短絡のある
ことがわかれば、再びエッチャントにガラス基板を投入
し、エッチングを再度行い欠陥部を補正することができ
る。この場合、導通チェック用のプローブを当て、ポジ
レジストに傷を付けた部分は、欠陥検査専用パターン部
分であり、液晶パネルとしての有効エリア内ではないた
め、完成品における悪影響は全くない。
査専用パターンを用いれば、ＩＴＯをエッチングした後
のポジレジストを剥離する工程の前においても、断線・
短絡の検査を行うことが可能である。これはポジレジス
トは一般に軟らかく、導通チェック用のプローブを容易
に貫通させ、ＩＴＯ膜にプローブを当てることができる
ためである。この検査で断線であることが分かれば、不
良品のポジレジスト剥離の手間が省け、また短絡のある
ことがわかれば、再びエッチャントにガラス基板を投入
し、エッチングを再度行い欠陥部を補正することができ
る。この場合、導通チェック用のプローブを当て、ポジ
レジストに傷を付けた部分は、欠陥検査専用パターン部
分であり、液晶パネルとしての有効エリア内ではないた
め、完成品における悪影響は全くない。
【００２１】またガラス基板上に所定の電極パターンと
共に形成された図１および図２に示すような欠陥検査専
用パターンは、完成品において除去してもよいが、特に
除去しなくとも液晶パネルとしての有効エリア内にはな
いため、実質的に問題はない。以上は、液晶パネルにお
ける透明電極の場合を例にとり本発明を説明したが、本
発明の導電パターンの検査方法は、透明電極にかぎら
ず、例えば金属薄膜をエッチングして導電パターンを形
成する場合のエッチング条件出しについても利用するこ
とができる。
共に形成された図１および図２に示すような欠陥検査専
用パターンは、完成品において除去してもよいが、特に
除去しなくとも液晶パネルとしての有効エリア内にはな
いため、実質的に問題はない。以上は、液晶パネルにお
ける透明電極の場合を例にとり本発明を説明したが、本
発明の導電パターンの検査方法は、透明電極にかぎら
ず、例えば金属薄膜をエッチングして導電パターンを形
成する場合のエッチング条件出しについても利用するこ
とができる。
【００２２】
【発明の効果】本発明の導電パターンの検査方法によれ
ば、基板の表面に形成された導電膜をエッチングする際
に、所望の導電パターンとこの導電パターンの欠陥を検
出するための欠陥検出専用パターンとを有するパターン
マスクを用い、基板上に所望の導電パターンと共に欠陥
検査専用のパターンを形成することで、所望とする導電
パターンを損傷することなく、かつ極めて容易に導電パ
ターンのエッチング不良による断線・短絡などの欠陥に
ついて検査を行うことが可能である。また、このような
欠陥検査専用のパターンを形成すれば、導電膜をパター
ニングするためのレジストのついた状態でも検査が可能
であるため、検査結果に応じて、製造工程途中で不良品
として抜き取ったり、欠陥部を補正することができ、高
品質な製品を歩留まり良く製造することが可能である。
ば、基板の表面に形成された導電膜をエッチングする際
に、所望の導電パターンとこの導電パターンの欠陥を検
出するための欠陥検出専用パターンとを有するパターン
マスクを用い、基板上に所望の導電パターンと共に欠陥
検査専用のパターンを形成することで、所望とする導電
パターンを損傷することなく、かつ極めて容易に導電パ
ターンのエッチング不良による断線・短絡などの欠陥に
ついて検査を行うことが可能である。また、このような
欠陥検査専用のパターンを形成すれば、導電膜をパター
ニングするためのレジストのついた状態でも検査が可能
であるため、検査結果に応じて、製造工程途中で不良品
として抜き取ったり、欠陥部を補正することができ、高
品質な製品を歩留まり良く製造することが可能である。
【図１】本発明の実施例における断線検査専用パターン
の一例を示す図である。
の一例を示す図である。
【図２】本発明の実施例における短絡検査専用パターン
の一例を示す図である。
の一例を示す図である。
【図３】従来の導電パターンの短絡検査方法を示す図で
ある。
ある。
【図４】従来の導電パターンの断線検査方法を示す図で
ある。
ある。
１… 基板 ２… 透明電極 ３… 短絡部 ４… 断線部 ５ａ，５ｂ… プローブ １１… 断線検査専用パターン １２，２２… 液晶パネル有効表示エリア １３，２３… ストライプ １４，２４… 導通チェック取り出し部 ２１… 短絡検査専用パターン
Claims (5)
- 【請求項１】 液晶パネルの導電パターンの検出方法で
あって、 基板の表面に導電膜を形成する工程と、 所望の導電パターンと、この導電パターンの欠陥を検出
するための欠陥検出専用パターンとを有するパターンマ
スクを用いて、基板表面の前記導電膜をエッチングする
工程と、 前記パターンマスクにより基板上に転写された導電膜で
構成される欠陥検出専用パターンを使用して導通チェッ
クを行う欠陥検査工程とを備えたことを特徴とする導電
パターンの検査方法。 - 【請求項２】 液晶層を挟む一対のガラスの透明基板の
一方に、一定間隔をおいて互いに平行に整列したストラ
イプ状の信号電極を形成し、他方には平行に整列しかつ
前記信号電極に交差的に配列された走査電極を形成する
前記導電パターンであることを特徴とする請求項１に記
載の導電パターンの検出方法。 - 【請求項３】 前記信号電極および前記走査電極はＩＴ
Ｏ（Indium Tin Oxide）であることを特徴とする請求項
２に記載の導電パターンの検出方法。 - 【請求項４】 所定の間隔をおいて整列した複数の導電
膜を有する基板の製造方法において、 前記基板の表面に導電膜を形成する工程と、 所望の導電パターンと、この導電パターンの欠陥を検出
するための欠陥検出専用パターンとを有するパターンマ
スクを用いて、前記導電膜をエッチングする工程と、 前記パターンマスクにより基板上に転写された導電膜で
構成される欠陥検出専用パターンを使用して導通チェッ
クを行う欠陥検査工程と、 検出された欠陥部を補正し、所望のパターンの導電膜を
形成する工程とを含むことを特徴とする基板の製造方
法。 - 【請求項５】 所定の間隔をおいて互いに平行に整列し
た複数本の信号電極を有する一方の基板と、互いに平行
に整列しかつ前記信号電極に交差的に配列された走査電
極を有するとともに前記一方の基板に対向配列された他
方の基板と、両方の基板に保持された液晶層とを備えた
液晶パネルの製造方法において、 前記信号電極のパターンと、この信号電極パターンの欠
陥を検出するための欠陥検出専用パターンとを有するパ
ターンマスクを用いて、前記一方の基板に信号電極をパ
ターニングする工程と、 前記走査電極のパターンと、この走査電極の欠陥を検出
するための欠陥検出専用パターンとを有するパターンマ
スクを用いて、前記他方の基板に走査電極をパターニン
グする工程とを含むことを特徴とする液晶パネルの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14876492A JP3318964B2 (ja) | 1992-05-15 | 1992-05-15 | 導電パターンの検査方法と基板および液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14876492A JP3318964B2 (ja) | 1992-05-15 | 1992-05-15 | 導電パターンの検査方法と基板および液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05322960A JPH05322960A (ja) | 1993-12-07 |
| JP3318964B2 true JP3318964B2 (ja) | 2002-08-26 |
Family
ID=15460129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14876492A Expired - Fee Related JP3318964B2 (ja) | 1992-05-15 | 1992-05-15 | 導電パターンの検査方法と基板および液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318964B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015197985A (ja) * | 2014-03-31 | 2015-11-09 | 株式会社カネカ | 透明電極付きフィルム基板の製造方法 |
| KR102322963B1 (ko) * | 2019-04-17 | 2021-11-09 | 한국생산기술연구원 | 액체 금속이 침습된 베이스를 포함하는 도전성 패턴 기판 |
-
1992
- 1992-05-15 JP JP14876492A patent/JP3318964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05322960A (ja) | 1993-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318964B2 (ja) | 導電パターンの検査方法と基板および液晶パネルの製造方法 | |
| JP4138205B2 (ja) | プラズマディスプレイパネル及びその製造方法 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH05333357A (ja) | 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置 | |
| JP2879065B2 (ja) | 電極間の短絡検出方法及びその装置 | |
| JPH03121413A (ja) | 電極基板の製造方法 | |
| JPH08292224A (ja) | 電極基板及び電極の検査方法 | |
| JP2684273B2 (ja) | 配線装置の検査方法、製造方法および検査装置 | |
| JPH08313922A (ja) | 液晶表示装置 | |
| JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
| JPH01122515A (ja) | 電極パターンの形成方法 | |
| JP2000250057A (ja) | 液晶表示装置における透明電極パターンの検査方法 | |
| JP2000075807A (ja) | 表示装置用電極基板およびその製造方法 | |
| JP2003330385A (ja) | 電極パターンおよびその検査方法 | |
| JP2001004968A (ja) | 液晶表示装置及びその検査装置 | |
| JPH1082818A (ja) | 透明導電膜の断線検査方法 | |
| KR100206569B1 (ko) | 표시 장치의 제조 방법 | |
| JP2001168162A (ja) | パターニング状態の検査方法及びこれを用いた電気光学装置の製造方法 | |
| KR101044502B1 (ko) | 횡전계방식 액정표시소자의 단락검사방법 | |
| JP2000338512A (ja) | 液晶表示パネルおよびその電極間短絡検査方法 | |
| JP3072207B2 (ja) | ディスプレイパネル用検査装置 | |
| JPH05114769A (ja) | タツチパネル用基板の製造方法 | |
| JPH0561606A (ja) | 座標入力装置用入力盤の製造方法 | |
| JPH0792918A (ja) | 画像表示パネル検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |