JP2000250057A - 液晶表示装置における透明電極パターンの検査方法 - Google Patents
液晶表示装置における透明電極パターンの検査方法Info
- Publication number
- JP2000250057A JP2000250057A JP11056821A JP5682199A JP2000250057A JP 2000250057 A JP2000250057 A JP 2000250057A JP 11056821 A JP11056821 A JP 11056821A JP 5682199 A JP5682199 A JP 5682199A JP 2000250057 A JP2000250057 A JP 2000250057A
- Authority
- JP
- Japan
- Prior art keywords
- transparent electrode
- electrode patterns
- conductive plate
- transparent
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、その透明基板１に表
面に多数本形成されている各透明電極パターン２に、隣
接の透明電極パターンとの間にショートが存在している
か否かの検査が、容易に確実にできるようにする。 【解決手段】 前記透明基板１に、導電板４を、その間
に微小な隙間をあけるかその間に絶縁フィルム５を挟ん
で重ね合わせ、この状態で、前記各透明電極パターン２
のうち一本の透明電極パターンと導電板との間における
静電容量を測定することを、前記各透明電極パターンの
全てについて行う。
面に多数本形成されている各透明電極パターン２に、隣
接の透明電極パターンとの間にショートが存在している
か否かの検査が、容易に確実にできるようにする。 【解決手段】 前記透明基板１に、導電板４を、その間
に微小な隙間をあけるかその間に絶縁フィルム５を挟ん
で重ね合わせ、この状態で、前記各透明電極パターン２
のうち一本の透明電極パターンと導電板との間における
静電容量を測定することを、前記各透明電極パターンの
全てについて行う。
Description
【０００１】
【発明の属する技術分野】本発明は、片面に多数本の透
明電極配線を形成した二枚の透明基板を、その間に液晶
を封入して重ね合わせて成る液晶表示装置において、前
記両透明基板に形成される透明電極パターンの良否を検
査するための方法に関するものである。
明電極配線を形成した二枚の透明基板を、その間に液晶
を封入して重ね合わせて成る液晶表示装置において、前
記両透明基板に形成される透明電極パターンの良否を検
査するための方法に関するものである。
【０００２】
【従来の技術】一般に、液晶表示装置の両透明基板に多
数本の透明電極パターンを形成するに際しては、透明基
板の表面の全体に透明電極パターン形成用レジストを薄
膜状に塗布し、これに所定のパターンを焼き付けしたの
ち、前記レジストのうち不要な部分をエッチングにより
除去すると言うフォトリソ法等が採用されており、この
フォトリソ法等のような透明電極パターン形成方法によ
ると、形成された各透明電極パターンのうち相隣接する
複数本の透明電極パターンの相互間に、部分的に一体的
に繋がると言うショートが存在する場合が多く発生す
る。
数本の透明電極パターンを形成するに際しては、透明基
板の表面の全体に透明電極パターン形成用レジストを薄
膜状に塗布し、これに所定のパターンを焼き付けしたの
ち、前記レジストのうち不要な部分をエッチングにより
除去すると言うフォトリソ法等が採用されており、この
フォトリソ法等のような透明電極パターン形成方法によ
ると、形成された各透明電極パターンのうち相隣接する
複数本の透明電極パターンの相互間に、部分的に一体的
に繋がると言うショートが存在する場合が多く発生す
る。
【０００３】そこで、従来は、前記した透明電極パター
ンを形成する工程が完了すると、その各透明電極パター
ンのうち相隣接する二本の透明電極パターンに対して、
これに接触したピンプローブを介して電流を印加して、
電流が流れるか否かをチェックすることを、全ての透明
電極パターンについて行うことにより、前記ショートの
有無を検査するか、或いは、所定の液晶表示装置に組立
てたあとで、両透明基板における各透明電極パターンの
一本ずつに駆動電圧を印加して、その点灯の状態を、全
ての透明電極パターンについて確認することにより、前
記ショートの有無を検査するようにしている。
ンを形成する工程が完了すると、その各透明電極パター
ンのうち相隣接する二本の透明電極パターンに対して、
これに接触したピンプローブを介して電流を印加して、
電流が流れるか否かをチェックすることを、全ての透明
電極パターンについて行うことにより、前記ショートの
有無を検査するか、或いは、所定の液晶表示装置に組立
てたあとで、両透明基板における各透明電極パターンの
一本ずつに駆動電圧を印加して、その点灯の状態を、全
ての透明電極パターンについて確認することにより、前
記ショートの有無を検査するようにしている。
【０００４】
【発明が解決しようとする課題】しかし、前者の方法
は、ショート有無の検査を、二枚の透明基板を液晶表示
装置に組み立てる前において行うので、透明基板におけ
る各透明電極パターンのうち前記したショートが発生し
ている部分を削り取る等することによって、ショートを
無くするように修正することができるが、その反面、各
透明電極パターンが、その幅寸法及び間隔寸法が小さい
微細パターンである場合、その各透明電極パターンのう
ち相隣接する二本の透明電極パターンの各々に対して同
時にピンプローブを接触することができないので、微細
パターンの場合に適用できないと言う問題があった。
は、ショート有無の検査を、二枚の透明基板を液晶表示
装置に組み立てる前において行うので、透明基板におけ
る各透明電極パターンのうち前記したショートが発生し
ている部分を削り取る等することによって、ショートを
無くするように修正することができるが、その反面、各
透明電極パターンが、その幅寸法及び間隔寸法が小さい
微細パターンである場合、その各透明電極パターンのう
ち相隣接する二本の透明電極パターンの各々に対して同
時にピンプローブを接触することができないので、微細
パターンの場合に適用できないと言う問題があった。
【０００５】また、後者の方法は、二枚の透明基板を液
晶表示装置に組立てたあとでの検査であることにより、
微細パターンの場合に確実に適用できるが、その反面、
この検査によってシュートが存在することが判っても、
このショートを無くするように修正することができない
から、各透明電極パターンの相互間にショートが存在す
る液晶表示装置は、これを全て廃棄処分にしなければな
らないと言う問題があった。
晶表示装置に組立てたあとでの検査であることにより、
微細パターンの場合に確実に適用できるが、その反面、
この検査によってシュートが存在することが判っても、
このショートを無くするように修正することができない
から、各透明電極パターンの相互間にショートが存在す
る液晶表示装置は、これを全て廃棄処分にしなければな
らないと言う問題があった。
【０００６】本発明は、これらの問題を解消した検査方
法を提供することを技術的課題とするものである。
法を提供することを技術的課題とするものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「透明基板の表裏両面のうち透明電極
パターンの多数本を形成した表面に、導電板を、その間
に微小な隙間をあけるか、その間に絶縁フィルムを挟ん
で重ね合わせ、この状態で、前記各透明電極パターンの
うち一本の透明電極パターンと導電板との間における静
電容量を測定することを、前記各透明電極パターンの全
てについて行うことを特徴とする。」ものである。
るため本発明は、「透明基板の表裏両面のうち透明電極
パターンの多数本を形成した表面に、導電板を、その間
に微小な隙間をあけるか、その間に絶縁フィルムを挟ん
で重ね合わせ、この状態で、前記各透明電極パターンの
うち一本の透明電極パターンと導電板との間における静
電容量を測定することを、前記各透明電極パターンの全
てについて行うことを特徴とする。」ものである。
【０００８】
【発明の作用・効果】透明基板の表裏両面のうち透明電
極パターンの多数本を形成した表面に、導電板を、その
間に微小な隙間をあけるか、その間に絶縁フィルムを挟
んで重ね合わせると、前記各透明電極パターンと、前記
導電板との間には、適宜の静電容量を有するコンデンサ
が形成されることになり、しかも、その静電容量は、透
明電極パターンが一本の場合と、複数本の場合とでは、
前者が小さくて後者が倍以上に大きくなるとと言うよう
に、明らかに相違する。
極パターンの多数本を形成した表面に、導電板を、その
間に微小な隙間をあけるか、その間に絶縁フィルムを挟
んで重ね合わせると、前記各透明電極パターンと、前記
導電板との間には、適宜の静電容量を有するコンデンサ
が形成されることになり、しかも、その静電容量は、透
明電極パターンが一本の場合と、複数本の場合とでは、
前者が小さくて後者が倍以上に大きくなるとと言うよう
に、明らかに相違する。
【０００９】そこで、前記各透明電極パターンのうち一
本の透明電極パターンと導電板との間における静電容量
を測定することを、前記各透明電極パターンの全てにつ
いて行うことにより、測定した静電容量が、透明電極パ
ターンが一本の場合における静電容量を越えているか否
かを判断することで、前記各透明電極パターンにショー
トの箇所があるか否かを確実に検査することができると
共に、そのショートが存在している透明電極パターンの
箇所も確実に判るのである。
本の透明電極パターンと導電板との間における静電容量
を測定することを、前記各透明電極パターンの全てにつ
いて行うことにより、測定した静電容量が、透明電極パ
ターンが一本の場合における静電容量を越えているか否
かを判断することで、前記各透明電極パターンにショー
トの箇所があるか否かを確実に検査することができると
共に、そのショートが存在している透明電極パターンの
箇所も確実に判るのである。
【００１０】つまり、本発明によると、前記各透明電極
パターンのうち一本の透明電極パターンに対してのみ通
電するだけで良く、ひいては、一本の透明電極パターン
に対してのみ通電用のピンプローブを接触するだけで良
いから、微細なパターンに対しても確実に適用できるも
のでありながら、液晶表示装置に組み立てる前の検査で
あることにより、ショートを無くするように修正するこ
とができるから、液晶表示装置を製造するに際しての歩
留り率を向上できる効果を有する。
パターンのうち一本の透明電極パターンに対してのみ通
電するだけで良く、ひいては、一本の透明電極パターン
に対してのみ通電用のピンプローブを接触するだけで良
いから、微細なパターンに対しても確実に適用できるも
のでありながら、液晶表示装置に組み立てる前の検査で
あることにより、ショートを無くするように修正するこ
とができるから、液晶表示装置を製造するに際しての歩
留り率を向上できる効果を有する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。
について説明する。
【００１２】図１、図２及び図３は、第１の実施の形態
を示し、この図において符号１は、液晶表示装置におけ
る透明基板を示し、この透明基板１の上面には、透明電
極パターン２の多数本が、前記した従来と同様にフホォ
トリソ法等にて形成されている。
を示し、この図において符号１は、液晶表示装置におけ
る透明基板を示し、この透明基板１の上面には、透明電
極パターン２の多数本が、前記した従来と同様にフホォ
トリソ法等にて形成されている。
【００１３】また、符号３は、下面の全体に導電板４を
薄膜状に形成して成るガラス板等の平面板を示し、この
平面板３を、その導電板４を下向きにして前記透明基板
１の上面に、その間に、絶縁フィルム５を挟んで重ね合
わせる。
薄膜状に形成して成るガラス板等の平面板を示し、この
平面板３を、その導電板４を下向きにして前記透明基板
１の上面に、その間に、絶縁フィルム５を挟んで重ね合
わせる。
【００１４】これにより、前記透明基板１における各透
明電極パターン２と、前記平面板３における導電板４と
の間には、適宜の静電容量を有するコンデンサが形成さ
れることになり、しかも、その静電容量は、透明電極パ
ターン２が一本の場合と、複数本の場合とでは、前者が
小さくて後者が倍以上に大きくなると言うように、明ら
かに相違する。
明電極パターン２と、前記平面板３における導電板４と
の間には、適宜の静電容量を有するコンデンサが形成さ
れることになり、しかも、その静電容量は、透明電極パ
ターン２が一本の場合と、複数本の場合とでは、前者が
小さくて後者が倍以上に大きくなると言うように、明ら
かに相違する。
【００１５】そこで、前記各透明電極パターン２のうち
一本の透明電極パターン２の一端部に、通電用のピンプ
ローブ６を接触して、この一方の透明電極パターン２と
導電板４との間における静電容量を、例えば、交流の定
電圧又は定電流を印加することによって得られるインピ
ーダンス値として、インピーダンスメータ７にて測定す
るのである。
一本の透明電極パターン２の一端部に、通電用のピンプ
ローブ６を接触して、この一方の透明電極パターン２と
導電板４との間における静電容量を、例えば、交流の定
電圧又は定電流を印加することによって得られるインピ
ーダンス値として、インピーダンスメータ７にて測定す
るのである。
【００１６】ここに測定したインピーダンスの値は、前
記一本の透明電極パターン２とこれに隣接する透明電極
パターンとの間にショートがない場合には小さく、前記
一本の透明電極パターン２とこれに隣接する透明電極パ
ターンとの間にショートがある場合には大きくなるか
ら、前記通電用ピンプローブ６を接触してのインピーダ
ンスの測定を、前記透明基板１における各透明電極パタ
ーン２の全てについて行うことにより、測定したインピ
ーダンスが、透明電極パターンが一本の場合におけるイ
ンピーダンスを越えているか否かを判断することで、前
記各透明電極パターンにショートの箇所があるか否かを
確実に検査することができると共に、そのショートが存
在している透明電極パターンの箇所も確実に判るのであ
る。
記一本の透明電極パターン２とこれに隣接する透明電極
パターンとの間にショートがない場合には小さく、前記
一本の透明電極パターン２とこれに隣接する透明電極パ
ターンとの間にショートがある場合には大きくなるか
ら、前記通電用ピンプローブ６を接触してのインピーダ
ンスの測定を、前記透明基板１における各透明電極パタ
ーン２の全てについて行うことにより、測定したインピ
ーダンスが、透明電極パターンが一本の場合におけるイ
ンピーダンスを越えているか否かを判断することで、前
記各透明電極パターンにショートの箇所があるか否かを
確実に検査することができると共に、そのショートが存
在している透明電極パターンの箇所も確実に判るのであ
る。
【００１７】なお、前記透明基板１に対して導電板４を
備えた平面板３を重ね合わせるに際しては、前記したよ
うに、その間に絶縁フィルム５を挟むことに代えて、図
３に示す第２の実施の形態のように、その周囲のみに絶
縁フィルム５′を挟むことにより、透明基板１における
各透明電極パターン２と、平面板３における導電板４と
の間に微小な隙間をあけるようにしても良く、この方法
によると、透明基板１における各透明電極パターン２に
損傷を及ぼすことを確実に回避できる利点を有する。
備えた平面板３を重ね合わせるに際しては、前記したよ
うに、その間に絶縁フィルム５を挟むことに代えて、図
３に示す第２の実施の形態のように、その周囲のみに絶
縁フィルム５′を挟むことにより、透明基板１における
各透明電極パターン２と、平面板３における導電板４と
の間に微小な隙間をあけるようにしても良く、この方法
によると、透明基板１における各透明電極パターン２に
損傷を及ぼすことを確実に回避できる利点を有する。
【００１８】また、前記静電容量をインピーダンスとし
て測定することに代えて、静電容量を直接的に測定する
ようにしても良いことは言うまでもなく、更にまた、前
記導電板４を、ガラス板等の平面板３に対して薄膜状に
形成することに限らず、一枚の金属板にて構成するよう
にしても良いのである。
て測定することに代えて、静電容量を直接的に測定する
ようにしても良いことは言うまでもなく、更にまた、前
記導電板４を、ガラス板等の平面板３に対して薄膜状に
形成することに限らず、一枚の金属板にて構成するよう
にしても良いのである。
【００１９】次に、図４は、第３の実施の形態を示す。
【００２０】この第３の実施の形態は、前記透明基板
は、その複数枚を一枚の素材板から同時に製造するもの
であることから、この場合に適用した場合である。
は、その複数枚を一枚の素材板から同時に製造するもの
であることから、この場合に適用した場合である。
【００２１】すなわち、図４に示すように、透明基板１
の複数枚を製造できる大きさにした一枚の素材板８を用
意し、この素材板８の表面のうち前記各透明基板１の箇
所に多数本の透明電極パターン２を形成したのち、前記
各透明基板１のうち一つの透明基板１の箇所に導電板４
を隙間をあけると、絶縁フィルムを挟んで重ね合わせ
て、当該透明基板１における各透明電極パターン２にお
けるショートの有無を前記した同様に検査し、これが終
了すると、前記導電板４を別の透明基板１に対して重ね
合わせて同様に検査を行うことを、素材板８における全
ての透明基板１について行うのであり、これにより、検
査の作業性を、透明基板の一枚ずつについて行う場合よ
りも大幅に向上できるのである。
の複数枚を製造できる大きさにした一枚の素材板８を用
意し、この素材板８の表面のうち前記各透明基板１の箇
所に多数本の透明電極パターン２を形成したのち、前記
各透明基板１のうち一つの透明基板１の箇所に導電板４
を隙間をあけると、絶縁フィルムを挟んで重ね合わせ
て、当該透明基板１における各透明電極パターン２にお
けるショートの有無を前記した同様に検査し、これが終
了すると、前記導電板４を別の透明基板１に対して重ね
合わせて同様に検査を行うことを、素材板８における全
ての透明基板１について行うのであり、これにより、検
査の作業性を、透明基板の一枚ずつについて行う場合よ
りも大幅に向上できるのである。
【図１】本発明の第１の実施の形態を示す斜視図であ
る。
る。
【図２】本発明の第１の実施の形態を示す要部拡大断面
図である。
図である。
【図３】本発明の第２の実施の形態を示す斜視図であ
る。
る。
【図４】本発明の第３の実施の形態を示す斜視図であ
る。
る。
１ 透明基板 ２ 透明電極パターン ３ 平面板 ４ 導電板 ５，５′ 絶縁フィルム ６ ピンプローブ ７ インピーダンスメータ ８ 素材板
Claims (1)
- 【請求項１】透明基板の表裏両面のうち透明電極パター
ンの多数本を形成した表面に、導電板を、その間に微小
な隙間をあけるか、その間に絶縁フィルムを挟んで重ね
合わせ、この状態で、前記各透明電極パターンのうち一
本の透明電極パターンと導電板との間における静電容量
を測定することを、前記各透明電極パターンの全てにつ
いて行うことを特徴とする液晶表示装置における透明電
極パターンの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11056821A JP2000250057A (ja) | 1999-03-04 | 1999-03-04 | 液晶表示装置における透明電極パターンの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11056821A JP2000250057A (ja) | 1999-03-04 | 1999-03-04 | 液晶表示装置における透明電極パターンの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250057A true JP2000250057A (ja) | 2000-09-14 |
Family
ID=13038048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11056821A Pending JP2000250057A (ja) | 1999-03-04 | 1999-03-04 | 液晶表示装置における透明電極パターンの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109557448A (zh) * | 2017-09-25 | 2019-04-02 | 日本电产理德股份有限公司 | 基板检查装置及基板检查方法 |
| CN109991769A (zh) * | 2017-12-27 | 2019-07-09 | 夏普株式会社 | 显示装置、显示装置的制造方法、及显示装置的检查方法 |
-
1999
- 1999-03-04 JP JP11056821A patent/JP2000250057A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109557448A (zh) * | 2017-09-25 | 2019-04-02 | 日本电产理德股份有限公司 | 基板检查装置及基板检查方法 |
| CN109991769A (zh) * | 2017-12-27 | 2019-07-09 | 夏普株式会社 | 显示装置、显示装置的制造方法、及显示装置的检查方法 |
| US10964237B2 (en) | 2017-12-27 | 2021-03-30 | Sharp Kabushiki Kaisha | Display device, method for producing display device, and method for inspecting display device |
| CN109991769B (zh) * | 2017-12-27 | 2021-12-14 | 夏普株式会社 | 显示装置、显示装置的制造方法、及显示装置的检查方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| JP4303486B2 (ja) | 液晶表示パネルの検査装置及び検査方法 | |
| JP6188953B2 (ja) | 液晶ディスプレイ、液晶ディスプレイテスト方法及び電子装置 | |
| WO2020107797A1 (zh) | 显示面板以及显示面板的裂纹检测方法 | |
| CN109142453B (zh) | 显示面板及显示面板检测方法 | |
| JPH0682802A (ja) | 液晶表示装置 | |
| JP2000250057A (ja) | 液晶表示装置における透明電極パターンの検査方法 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JPH088023A (ja) | 表示装置およびその接続状態検査方法 | |
| WO2010018758A1 (ja) | 液晶パネルユニットおよびその検査方法 | |
| JP3736549B2 (ja) | 基板の切断方法、及び液晶表示装置の製造方法 | |
| JP3318964B2 (ja) | 導電パターンの検査方法と基板および液晶パネルの製造方法 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH03121413A (ja) | 電極基板の製造方法 | |
| JPH08313922A (ja) | 液晶表示装置 | |
| TWI400515B (zh) | 薄膜電晶體陣列電路缺陷修補之即時檢測方法 | |
| KR101044502B1 (ko) | 횡전계방식 액정표시소자의 단락검사방법 | |
| JP3313684B2 (ja) | 液晶表示基板、その配線検査方法およびその配線修理方法 | |
| JP2612444B2 (ja) | 液晶表示装置用基板検査装置 | |
| JPH01122515A (ja) | 電極パターンの形成方法 | |
| JP2004037184A (ja) | コンタクトプローブユニットおよびこれを備える検査装置 | |
| JPH06214201A (ja) | 液晶表示装置およびその検査装置と検査方法 | |
| JP2000292811A (ja) | マトリクスアレイ基板の製造方法 | |
| KR101128180B1 (ko) | 액정표시패널의 제조장치 및 방법 | |
| JPH1090673A (ja) | 液晶表示装置 |