JPH01122515A - 電極パターンの形成方法 - Google Patents

電極パターンの形成方法

Info

Publication number
JPH01122515A
JPH01122515A JP28077087A JP28077087A JPH01122515A JP H01122515 A JPH01122515 A JP H01122515A JP 28077087 A JP28077087 A JP 28077087A JP 28077087 A JP28077087 A JP 28077087A JP H01122515 A JPH01122515 A JP H01122515A
Authority
JP
Japan
Prior art keywords
pattern
resist
electrode pattern
electrode
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28077087A
Other languages
English (en)
Inventor
Masumi Koizumi
真澄 小泉
Hiromasa Sugano
菅野 裕雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28077087A priority Critical patent/JPH01122515A/ja
Publication of JPH01122515A publication Critical patent/JPH01122515A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、フラットデイスプレィパネル等に配設され
る電極パターンの形成方法に関する。
(従来の技術) 現在、種々の用途に用いられる電子機器は、夫々の機能
に応じた様々な電極材料から成る電極を配設して構成さ
れている。これら電子機器のうち、例えば、表示製雪と
して用いられるフラットデイスプレィパネル(以下、単
にパネルと称す−る場合も有る。)では、周知の通り、
液晶、エレクトロクロミック、エレクトロルミネセント
等の表示媒体を挟んでマトリックス状に被着形成された
電極パターンを介して画素を形成することか成されてい
る。このような機器に配設される電極パターンの材料と
して、例えばITO(酸化インジウム錫)に代表される
透明性導電材料や、アルミニウム、ニッケル、ニクロム
等の導電材料か広く用いられる。
以下、従来の電極パターンの形成技術の一例として、上
述したフラットデイスプレィパネルに配設される透明電
極のパターン形成につき簡単に説明する。
まず始めに、例えばガラスのような、透明な絶縁材料か
ら成る基板の表面に、上述したITOかうなる電極層を
被着させる。
然る後、スピンコード法、ロールコート法等の任意好適
な塗布方法により、上述した電極層の表面に、ポジ型ま
たはネガ型のレジスト材料を均一な膜厚で塗布する。
次に、夫々のレジスト材料の特性に応し、プリベーク、
露光、現像、ポストヘーク等のホトリソプロセスを行な
い、所望とする電極の形状設計に応したレジストパター
ンか形成される。
続いて、上述したレジストパターンをエツチングマスク
として、例えばITOに関しでは濃塩酸をエッチャント
とするウェットエツチング法により、不要な部分の電極
層を除去して電極パターンか形成される。
従来、このような工程を経て行なわれる電極パターンの
形成方法においては、電極パターンの欠陥を検査するに
当って、通常、電極パターン自体の断線に関する検査と
、電極パターン間の短絡に関する検査との2つの検査が
行なわれる。
これらの検査のうち、上述の断線検査としては、電極層
をパターンニングするためのレジストパターンの形成後
、当該パターンか設計に応した形状に画成されているこ
と、さらに、エツチング後、上述のレジストパターンを
除去し、高倍率の偏光顕微鏡を用いて電極パターンを確
認して実施する。
一方、短絡検査においては、前述した電極パターンの形
成を終えた後、レジストパターンを除去して、パターン
ニングされた電極に、直接、プローブビンを当接させ、
ストライブ状に形成された電極パターン同士の間の抵抗
値を測定し、短絡の有無を検査する。一般にエッチャン
トの作用条件を一定に保つことは難しく、従って、この
短絡検査においてエツチング不足に起因する電極パター
ン間の短絡か認められた場合、既に説明したホトリソエ
ツチング工程を再度行なう。
ここで当該短絡検査を行なう際の、プローブビンを電極
パターンに当接させる作業は、前述した断線検査と同様
に、顕微鏡を用いた目視により行なわれる。
(発明か解決しようとする問題点) しかしながら、上述したように、種々の検査を行なう電
極パターンの形成方法において、現在用いられているレ
ジスト材料は、茶色、淡赤色等の視認性が低い色相を呈
する。これがため、上述した検査のうち、断線検査では
、例えば基板と電極層とが共に透明な材料を以って構成
される場合、上述した実体顕微鏡によってレジストパタ
ーンの画成状態を確認することが難しく、高倍率の偏光
顕微鏡等を使用する必要か有る。
従って、検査工程に時間かかかること、ざらには、レジ
ストパターンの欠陥が存在してもワークティスタンスが
小さいため、修復作業を行なうことか難しいという問題
点が有った。
また、短@検査では、電極パターン上に形成したレジス
トパターンを除去した後に行なうため、より低い視認性
の下でプローブビンの当接作業を行なう必要か有るとい
う問題も有った。
さらに、従来の電極パターンの形成方法においでは、レ
ジストパターンの除去後に行なわれる短絡検査により不
良と認められたパネルに対して再度ホトリソ工程を実施
しなければならない。
従って、少なくとも、数百本もの電極パターンに対して
行なわれる短絡検査に要する時間に亙り、プローブビン
を当接させる目的で電極パターン上のレジストパターン
をすべて除去し、当該電極パターンを露出した状態とし
て短絡検査を行ない、エツチング不足と認められた場合
には電極パターンに対する再エツチングを行なう必要が
有る。
これがため、再エツチング前の電極パターンに汚染を生
ずる頻度が高くなったり、ホトマスクの位置合わせが難
しく、設計に応じたパターンとするための確実な再エツ
チングを実施することができす、歩留りの低下をもたら
すという問題点も有った。
この発明の目的は、上述した種々の問題点に鑑み、視認
性の高いレジストパターンを用いて検査工程の確実性を
向上させ、当該検査の結果により不良であると判定され
る電極パターンであつても再エツチングを確実に行なう
ことかでき、歩留りの向上を図ることか可能な電極パタ
ーンの形成方法を提供し、信頼性の高い電極パターンを
具えることにより優れた電子機器を提供することに有る
(問題点を解決するための手段) この目的の達成を図るため、この発明の電極パターンの
形成方法によれば、 基板上に電極層を被着させ、レジストパターンを用いた
ホトリンエツチング技術により電極パターンを形成する
方法において、 上述の電極層上に、可視領域に吸収を有するレジストパ
ターンを形成し、このレジストパターンをマスクとして
電極パターンを形成する工程と、 上述したレジストパターンの一部分を除去し、上述の電
極パターンの一部分を露出させる工程と、 上述した電極パターンの欠陥を検査する工程とを含むこ
とを特徴としている。
(作用) この発明の電極パターンの形成方法によれば、可視領域
に吸収を有するレジスト材料を用いたホトリソ技術によ
る電極パターンのエツチングを行なった後、当該エツチ
ングマスクとして用いたレジストパターンの一部分のみ
を除去して、例えばプローブビンのような検査機器を当
接させて短絡検査を行ない得るような露出部を設ける。
従って、視認性の高いレジストパターンを用いることに
より検査工程の確実性が向上し、当該検査により、エツ
チング不足に起因する短絡を除去するために行なわれる
再エツチングを実施するに当っては、再度レジストパタ
ーンを形成する必要がない。
(実施例) 以下、図面ヲ参照して、この発明の電極パターンの形成
方法の実施例につき説明する。尚、以下の説明において
は、説明の理解を容易とするため、材料、数値的条件、
配置関係及びその他、特定の条件の下に説明するが、こ
の発明は、これら条件にのみ限定して行なうものではな
い。ざらに、以下に参照する図面は、この発明の理解を
容易とする程度に概略的に示しであるに過ぎす、これら
図示例に限定して実施されるものではないことを理解さ
れたい。
まず始めに、第1図(A)〜(E)を参照して、この発
明の実施例を形成工程に従って説明する。尚、この実施
例では、電極パターンの形成方法の一例として、フラッ
トデイスプレィパネルの電極パターンを形成する場合に
つき説明し、説明の理解を容易とするため、各形成工程
における形成途中のパネルを基板として包括的に表わす
ものとする。
第1図(A)〜(E)は、実施例を説明するため、各工
程での基板の一部分を切り欠き、斜視的に示す概略的説
明図である。図中、断面を示すハツチングは省略し、1
1はガラスまたはその他の透明性絶縁材料から成る基板
、13は電極材料の一例としてITOから成る電極層、
15は電極パターン形成用のエツチングマスクとしての
レジストパターン、17は電極層13の所定部分をエツ
チング除去して得られる電極パターン、19はエツチン
グ工程の後、電極パターン17同士の間に亙って残存し
た残膜部、21はレジストパターン15の一部分を除去
して設けられた露出部、23は再エツチングにより形成
される段差部である。
まず始めに、基板11の表面に、例えば1500人程度
0設計に応じた膜厚を以って、電極層13が被着される
(第1図(A))。
次に、従来と同様な工程により、上述した基板を洗浄し
た後、レジストパターンを形成する。
この実施例では、従来周知のポジ型レジスト材料である
0FPR800(東京応化■製、商品名)を用いると共
に、当該材料により形成されるレジストパターンの視認
性を良好なものとする目的で、上述のレジスト材料に6
60nm付近の可視領域に吸収を有する染料(緑色)を
2〜10重量%の割合で添加して用いた。
レジストパターンの形成条件につき詳述すれば、電極層
13を被着した基板上に、上述のレジメト材料を均一な
膜厚を以って塗布する。この実施例では、レジスト材料
の塗布方法として図示していないロールコータ−を用い
、バックアップローラとコーティングローラとの間隔を
上述の基板の厚さよりも約0.3〜0.4 mm程度狭
くし、約40叶ρmのコーティング速度で塗布し、約1
.8um程度の膜厚のレジスト塗布膜を得る。然る後、
当該レジスト塗布を行なった基板を約90℃の恒温槽に
入れ、約30〜60分間に亙ってプリベータを行ない、
レジスト塗布膜中の溶媒をとばすと共に、基板(電極層
13)との密着を良好にする。
続いて、設計に応したマスクパターンでプリベータを終
えた基板を覆い、水銀ランプを用いて、約400 mW
/m2程度の光強度の下40〜70秒に亙って露光を行
なう。
さらに、現像液として、0FPR−タイプ3(東京応化
■製、商品名)と純水とを1:]の割合で混合したもの
を用い、上述した露光後の基板に対して約1〜3分間に
亙って現像を行なう。この際、無添加の0FPR800
を用いた従来の現像時間に比して、染料を添加した場合
の現像時間は上述のように少し長めとするのか好適であ
る。
次に、現像プロセスを経た後の基板を約90〜120℃
の恒温槽に入れ、約30〜60分間に亙ってボストベー
クを行ない、第1図(B)に示すような、設計に応じた
配設形状を有するレジストパターン15ヲ形成する。こ
のようなレジストパターン15ヲ形成した状態で前述し
たエツチング前の断線検査を行なったところ、偏光顕微
鏡を用いることなく、レジストパターンの配設形状を実
体顕微鏡により容易に確認することができた。
この点につき詳述すれば、検査に用いる機器として実体
顕微鏡を用いることにより、検査対象となるパターンの
正立像を見ることがてき、さらに、ワークティスタンス
か大きいため、レジストパターン15に欠陥が認められ
た場合には、マイクロデイスペンサー等の修復用機器の
使用が容易となる。
続いて、レジストパターン15ヲエツチングマスクとし
て、上述の基板を約40℃に保った濃塩酸中に浸漬して
電極層13の所定部分をエツチング除去することにより
、第1図(C)に示すようなストライプ状の電極パター
ン17を形成する。一般に、ITOのエツチング条件と
して、当該材料により構成される電極層13の膜厚か前
述した約1500人程度である場合、上述のエツチング
に係る浸漬時間を約4分として行なえば充分である。
以下、欠陥検査工程につき説明する。この欠陥検査工程
は、上述したエッチシブ工程の後、全ての基板につき行
なわれるものであるが、以下の説明の理解を容易とする
ため、第1図(C)に示すように、上述しp一連の工程
により形成される電極パターン17同士の間(及び当該
パターン17の下部)に残膜部19を生じた場合を図示
して説明する。
既に説明したホトリソ工程により、上述の基板11上に
配設されたレジストパターン15の一部分のみを露光さ
せた後、現像プロセスを行ない、第1図(D)に示、す
ような電極パターン17の露出部21を形成する。これ
がため、このような検査によって断線の有無を判定し、
断線(レジストパターン15の破損)の無い基板のみに
つき、後段の工程を行なう。この断線検査においては、
既に述べたように、レジストパターン15に染色を施し
であるため、顕微鏡による検査時間を大幅に短縮するこ
とができる。
次に、上述した実体顕微鏡を用いて、従来周知の短絡検
査装置に具えられたプローブピン(図示せず)を前述の
露出部21に当接させ、電極パターン17同士の短絡の
有無を検査する。この当接に際しては、レジストパター
ンが可視光を吸収するため、これを目印として容易に、
プローブピンを露出部21に接触させることができる。
この短絡検査により、隣接する電極パターン17同士の
間の抵抗値か、当該電極を利用した駆動の障害に成らな
い程度の値(例えば10 MΩ)以上であれば良品であ
るとの判断を下し、レジストパターン15を除去して電
極パターンの形成を終える。しかしなから、上述した検
査に係る測定値が所定の値に満たない場合には、例えば
第1図(C)及び(D)に図示するように、エツチング
不足による残膜部19か存在すると考えられる。
従って、第1図(D)に示す状態の基板に対して、再度
、レジストパターン15ヲエツチングマスクとして用い
、再エツチングを行なう。
この画工・yチングの条件は、f!々選zくことかでき
るか、エッチャント及び温度条件を同一の条件とし、エ
ツチング時間を一度目のエツチングよりも短くすること
により、上述の露出部21に対応した段差部23か形成
されることとなる。
この再エツチングを行なった後、必要に応じて前述の短
絡試験を行ない、短絡のない電極パターン17が得られ
た基板に対してレジスト除去及び基板洗浄を行ない、第
1図(E)に示すような基板を得る。
上述したように、短絡試験の結果(こ基づいて再エツチ
ングを行なった基板においては、電極パターン17の露
出部21(第1図(D)及び(E)参照)に対応する部
分に段差部23か形成される。
この実施例では、電極パターン17の段差部23を、フ
レキシブルワイヤ等の配線接続領域として利用した。こ
のような構成とすることにより、短絡検査で良品と判断
して再エツチングを施さなかった製品と、不良品として
段差部23が形成された製品との間に、フラットティス
プレィパネルの動作特性上の差異は認められなかった。
以上、この発明の実施例につき詳細に説明したか、この
発明は上述の実施例にのみ限定して実施するものではな
い。
例えば、上述した実施例ではレジスト材料としてポジ型
の材料を用いた場合につき説明したが、ネガ型のレジス
ト材料として実施することも可能である。また、当該材
料の塗布工程において、ロールコート法を用いた場合に
つき説明したが、スピンコード法またはその他任意好適
な塗布方法として行なっても良い。
ざらに、上述の実施例において、基板としてガラス等の
透明基板を用い、電極パターンを構成する材料としてI
TOのような透明電極として説明したが、これのみに限
定して効果が得られるものてはなく、基板として不透明
なものを用いることもてき、また、電極層としてアルミ
ニウム等の導電材料を用いた場合であっても、視認性の
高いレジストパターンを用いることにより、電極パター
ンの検査か容易になると共に、当該検査に伴なう汚染等
の問題を解消することかできる。
これに加えて、上述の実施例では、短絡検査のみを行な
う目的で、電極パターン上に形成される露出部を一ケ所
として説明したが、当該露出部を電極パターンの両端に
設け、プローブビンを断線検査に用いることも可能であ
る。
これら材料、寸法、配置関係、形状、数値的条件及びそ
の他の条件は、この発明の目的の範囲内で、任意好適な
設計の変更または変形を行ない得ること明らかである。
(発明の効果) 上述した説明からも明らかなように、この発明の電極パ
ターンの形成方法によれば、可視領域に吸収を有するレ
ジストパターンを用いてホトリソ技術による電極パター
ンのエツチングを行なった後、露出部を設ける構成とな
っている。これがため、種々の検査工程にあける視認性
を向上せしめ、ざらに、エツチング不足に起因する短絡
を除去する目的で行なわれる再エツチングにおいて、再
度レジストパターンを形成する必要がない。
従って、従来の電極パターン形成における検査工程が容
易となると共に、電極パターンの再エツチングを、汚染
のない状態で確実に行なうことかてき、電極パターン形
成における歩留りを大幅に向上せしめることが可能とな
る。このような方法を提供すること(こより、信頼性の
高い電極パターンを具えた、優れた電子機器を提供する
ことができる。
【図面の簡単な説明】
第1図(A)〜(E)は、この発明の詳細な説明するた
め、基板の概略的な斜視図により示す説明図である。 11・・・・基板、13・・・・電極層15・・・・レ
ジストパターン(染料含有)17・・・・電極パターン
、19・・・・残膜部21・・・・露出部、23・・・
・段差部。 特許出願人    沖電気工業株式会社ヨ I出部    23:段差部 実施例の説明図

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に電極層を被着させ、レジストパターンを
    用いたホトリソエッチング技術により電極パターンを形
    成する方法において、 前記レジストパターンとして可視領域に吸収を有するレ
    ジスト材料を用い、該パターンをマスクとして電極パタ
    ーンを形成する工程と、 前記レジストパターンを除去して前記電極 パターンの一部分を露出させる工程と、 前記電極パターンの欠陥を検査する工程と を含む ことを特徴とする電極パターンの形成方法。
JP28077087A 1987-11-06 1987-11-06 電極パターンの形成方法 Pending JPH01122515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28077087A JPH01122515A (ja) 1987-11-06 1987-11-06 電極パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28077087A JPH01122515A (ja) 1987-11-06 1987-11-06 電極パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH01122515A true JPH01122515A (ja) 1989-05-15

Family

ID=17629718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28077087A Pending JPH01122515A (ja) 1987-11-06 1987-11-06 電極パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH01122515A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068814A (ja) * 2001-08-29 2003-03-07 Sanyo Electric Co Ltd 半導体装置の故障解析方法
US7767476B2 (en) 2004-08-13 2010-08-03 Sharp Kabushiki Kaisha Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068814A (ja) * 2001-08-29 2003-03-07 Sanyo Electric Co Ltd 半導体装置の故障解析方法
US7767476B2 (en) 2004-08-13 2010-08-03 Sharp Kabushiki Kaisha Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same

Similar Documents

Publication Publication Date Title
KR100232177B1 (ko) 액정 표시 장치의 쇼팅바 및 그의 제조방법
KR101301216B1 (ko) 노광 영역 간의 패턴 시프트량에 대한 측정 방법 및 측정 마크
US7300828B2 (en) Method of manufacturing a liquid crystal display device
JPH01122515A (ja) 電極パターンの形成方法
KR101182570B1 (ko) 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
JP3318964B2 (ja) 導電パターンの検査方法と基板および液晶パネルの製造方法
JPH08292224A (ja) 電極基板及び電極の検査方法
KR101331805B1 (ko) 액정표시장치 제조방법
KR100911104B1 (ko) 액정표시장치용 어레이 패널의 검사패드 및 그 제조방법
TWI400515B (zh) 薄膜電晶體陣列電路缺陷修補之即時檢測方法
JPH02172110A (ja) 透明電極付基板の製造方法
JP2000250057A (ja) 液晶表示装置における透明電極パターンの検査方法
KR100672642B1 (ko) 액정 표시 장치의 패드부 및 이의 형성 방법
KR101128180B1 (ko) 액정표시패널의 제조장치 및 방법
JP2000075807A (ja) 表示装置用電極基板およびその製造方法
JPH05346589A (ja) 薄膜トランジスタアレイ配線の製造方法
KR20020096778A (ko) 패널형 디스플레이의 검사용 프로브의 제조방법
JPH0381734A (ja) 表示パネルの電極形成方法
JPH01218037A (ja) 半導体ウェハの検査方法
JPH11295749A (ja) 液晶素子用電極基板とその製造方法、該基板を用いた液晶素子
JPH043044B2 (ja)
JP2001168162A (ja) パターニング状態の検査方法及びこれを用いた電気光学装置の製造方法
JPH02262624A (ja) 液晶表示パネル用透明電極の構成方法
JPH03217824A (ja) 液晶表示素子のウェットエッチング終点検出装置
JP2004045956A (ja) カラーフィルタの製造方法