JP3736549B2 - 基板の切断方法、及び液晶表示装置の製造方法 - Google Patents
基板の切断方法、及び液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3736549B2 JP3736549B2 JP2003202566A JP2003202566A JP3736549B2 JP 3736549 B2 JP3736549 B2 JP 3736549B2 JP 2003202566 A JP2003202566 A JP 2003202566A JP 2003202566 A JP2003202566 A JP 2003202566A JP 3736549 B2 JP3736549 B2 JP 3736549B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- liquid crystal
- crystal display
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置の製造方法に係り、特に、液晶表示体よりも大きな元基板を切断して形成された基板を有する液晶表示装置の製造工程に関する。
【0002】
【従来の技術】
従来、種々の構造の液晶表示装置が考案されているが、それらのほとんどは、2枚のガラス等からなる基板の間に液晶層を挟持させて構成した液晶セルを備えている。その基板の内面上には、液晶層に電圧を印加するための配線層及び画素電極が形成される。このような液晶表示装置の製造方法としては、基板の表面上に配線層や画素電極等のパターン構造を形成し、2枚の基板をシール材等を介して貼着することにより空セルを構成し、この空セルの内部に液晶層を注入することによって液晶表示体とする方法が一般的である。
【0003】
上記のような液晶表示体は、空セルに対応した基板を一つずつ形成して貼り合わせる場合もあるが、特に小型の液晶表示体を製造する場合には、複数のセルを形成できる大きな元基板上に、複数の液晶表示領域に対応した複数のパターン構造を形成し、製造工程の途中まで元基板のままで処理を行い、その後、元基板を相互に分離する場合が多い。元基板の分離は、基板の形成工程中に行うことも、液晶セルを形成した後にセル単位で行う場合がある。
【0004】
また、単一の液晶セルに対応した元基板を用いる場合においても、製造工程の後半において、或いは、液晶セルが完成する直前において、元基板の周縁部を除去することにより、液晶セルを完成させる場合もある。
【0005】
元基板の分離するための切断方法としては、カッタ等によって切り離す方法、或いは、元基板の表面に溝状の傷を形成し、その傷を形成した部分に応力を加えることによって基板を破断させる方法(ブレイク法)などが採用されている。
【0006】
【発明が解決しようとする課題】
上記従来の液晶表示装置の製造方法においては、特に、元基板の切断をブレイク法によって行う場合、破断によって形成された切断線の位置が設定通りに正確に形成されていないと、後の実装工程等において不良が発生する危険性があるため、切断位置の検査が必要になる。しかしながら、この切断線の位置を知るためには、切断線に沿って何個所も液晶セルの基板の寸法を測る必要があることから検査作業に手間がかかるという問題点がある。また、この手間を低減させるために、予め元基板に目盛りやマークをつけておく方法も考えられる。しかし、この目盛りやマークを切断線に沿って複数箇所或いは延長形状に形成するためには、目盛りやマークを付けるための工程が別途必要となるという問題点があり、また、精度のよい目盛りやマークを認識するには顕微鏡等で拡大して検査しなければならないことから、やはり検査の手間がかかるという問題点がある。
【0007】
そこで本発明は上記問題点を解決するものであり、その課題は、液晶表示装置の製造方法において、基板の切断位置の精度を容易に判定することができる製造方法を提供することにあり、特に、新たな製造工程を付加することなく実現する方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、画素領域のアクティブ素子に電気的に接続される配線層を有する基板の切断方法において、前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンを島状に形成し、前記一対の対向パターン同士を接続するように境界パターンを形成し、前記境界パターンは前記対向パターンより細幅に形成されてなり、前記基板を前記境界パターンとともに切断することを特徴とする。
【0009】
この手段によれば、対向パターンの形成間隔を切断位置の許容範囲と一致させて形成し、細幅の境界パターン部によって対向パターン部が相互に接続されることにより、切断位置の判定を、目視によって容易に切断端部に存在するパターンの幅の広狭によって判定することが可能となる。
【0010】
本発明は、画素領域のアクティブ素子に電気的に接続される配線層を有する基板の切断方法において、前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが分離して別々の島状に形成し、前記基板を前記一対の対向パターン間で切断することを特徴とする。
【0011】
この手段によれば、対向パターンの形成間隔を切断位置の許容範囲と一致させて形成しておくことにより、切断位置が許容範囲内であれば切断端部には対向パターンが存在せず、切断位置が許容範囲を逸脱していれば切断端部には対向パターンが存在することとなるので、目視によって容易に切断位置精度を判定することが可能となる。
【0012】
また本発明は、画素領域のアクティブ素子に電気的に接続される配線層を有する基板をセル毎に切断する工程を具備する液晶表示装置の製造方法において、前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが島状に形成し、前記一対の対向パターン同士を接続するように境界パターンを形成し、前記境界パターンは前記対向パターンより細幅に形成されてなり、前記基板を前記境界パターンとともに切断することを特徴とする。
【0013】
この手段によれば、液晶表示装置に用いる基板の表面上に形成する対向パターンの幅の広狭によって判定することができ、新たな工程を何ら導入する必要がない。
【0014】
また本発明は、画素領域のアクティブ素子に電気的に接続される配線層を有する基板をセル毎に切断する工程を具備する液晶表示装置の製造方法において、前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが分離して別々の島状に形成し、前記基板を前記一対の対向パターン間で切断することを特徴とする。
【0015】
この手段によれば、液晶表示装置に用いる基板の表面上に形成する対向パターンの有無によって判定することができ、新たな工程を何ら導入する必要がない。
【0020】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る実施形態について説明する。
(第1参考例)
図1は、第1参考例を説明するための元基板10の拡大部分平面図である。元基板10には、最終的に液晶セルの一部を構成する部分として残る液晶表示領域10Aと、この液晶表示領域10Aの周囲部分であり、最終的に切断される周辺領域10Bとから構成され、両領域の間には、切断予定線11,12が仮想的に設定されている。これらの液晶表示領域10A、周辺領域10B及び切断予定線11,12は、それぞれ元基板10上に描かれているわけではないが、それらの位置は予め決定されており、製造工程における各パターン形成時にはそれらの位置に応じて、元基板10上にパターニングその他の処理が施されるようになっている。
【0021】
元基板10上には、データ線或いは走査線を構成するための配線層13が予め設定された画素領域の配列に従って相互に平行に並列している。これらの配線層13には、切断予定線11の側の端部に外部端子部13aが設けられている。
【0022】
一方、周辺領域10Bには、切断予定線11に沿って伸びる給電ライン14が形成されており、この給電ライン14には、切断予定線11を挟んで上記外部端子部13aのそれぞれに対向する突出部14aが設けられている。
【0023】
外部端子部13aと突出部14aとは、両者のいずれよりも細幅に形成された細幅部15によって連結されている。細幅部15は、切断予定線11を横断するように形成され、切断予定線11の両側にほぼ同等の長さを備えている。
【0024】
図2は、本参考例における元基板10の全体の平面構造の例を示すものである。この例においては、元基板10の表面上に複数の液晶表示領域10Aが縦横に並列するように配置されており、これらの液晶表示領域10A内に形成された配線層13に連結される給電ライン14が形成されている。
【0025】
上記配線層13、給電ライン14及び細幅部15は、一体の導電体層によってパターン形成されている。給電ライン14は、液晶表示領域10A内において画素毎に形成されたアクティブ素子、例えばMIM素子を形成する場合、配線層13に連結された図示しない電極部上に陽極酸化による絶縁膜を形成するために正電位を供給するためのライン、或いは、液晶セルを完成させた後に、液晶表示の全灯検査を行う際の給電を行うためのラインなどである。さらに双方の目的に使用するラインとすることも可能である。
【0026】
本参考例では、図1に示すように切断予定線11を挟んで外部端子部13aと突出部14aとを間隔を隔てて対向させ、これらの間を細幅部15によって連結しているため、切断予定線に沿ってブレイク法等によって元基板10を切断した場合、基板の切断端部には、本来、細幅部15に対応する細幅のパターン断面のみが残存する。もし、基板の切断端部に、細幅部15に対応するものではなく、外部端子部13a又は突出部14aに対応する広幅のパターン断面が残存していれば、切断線が図示の切断予定線から大きくずれていることがわかる。
【0027】
したがって、上記の外部端子部13aと突出部14aとの間隔を、切断線の許容範囲にほぼ一致するように形成しておくことにより、切断不良を目視によって容易に見分けることができる。実際には、液晶表示装置の外部端子部13aの端子幅は100〜400μm程度であり、細幅部15の幅を15〜30μm程度とすることも可能であるため、肉眼でも切断不良を容易に判定することができる。ここで、例えば、切断線位置の公差としては、プラスマイナス0.3mm程度である場合があり、この場合、細幅部15の長さは0.6mm程度となる。
【0028】
なお、導電パターンが切断面上に存在すると、内部のMIM素子の静電気不良が発生する恐れがあるが、本参考例では、切断予定線11上にある細幅部15がかなり細くなっているために導通抵抗が高くなっていることから、静電気不良の発生を或る程度抑制することができる。
【0029】
(第2参考例)
次に、本発明に係る第2参考例について説明する。この参考例は、MIM素子を形成するための陽極酸化工程を備えた液晶表示装置の製造工程であり、上記第1参考例と対応する部分には同一符号を付し、その説明は省略する。
【0030】
この参考例においては、図3に示すように、切断予定線11の両側に2層構造からなる配線層及び給電ラインが形成される。配線層は、元基板10の表面上に形成された酸化Ta(Ta2 O5 )からなる下地層(図示せず)の表面上に形成されたTaパターン部13Aと、このTaパターン部13Aの上に被着されたCrパターン部13Bとからなる。また、給電ラインは、上記下地層の表面上に形成されたTaパターン部14Aと、このTaパターン部14Aの上に被着されたCrパターン部14Bとからなる。
【0031】
上記のTaパターン部13A,14Aは、陽極酸化のための給電を行う導電パターンとして同時に形成されたものであり、Taパターン部13AとTaパターン部14Aは切断予定線11の外側で連結されている。
【0032】
一方、上記のCrパターン部13B,14Bは、配線層や後述する電極層を形成するために同時に形成されたものである。Crパターン部13Bの端部である外部端子部13Bbは切断予定線11の内側にあり、外部端子部13Bbよりも外側では、Taパターン部13Aが露出し、露出部13Aaとなっている。Crパターン部14Bにおいては、Crパターン部13Bの外部端子部13Bbと対向する突出部14Baが設けられ、この突出部14BaとCrパターン部13Bの外部端子部13Bbとの間に上記の露出部13Aaが存在している。
【0033】
次に、本参考例における製造工程の概略を図4を参照して説明する。ガラス等の透光性板からなる元基板10の表面上には、まず、酸化Ta(Ta2 O5 )からなる厚さ800〜1000Å程度の下地層(図示せず)がほぼ全面的に形成される。この下地層は、酸化Taのスパッタリング等によって成膜しても、或いは、Taを成膜した後に熱酸化等によって酸化しても形成できる。
【0034】
次に、下地層の表面上に、Taをスパッタリング法等によって厚さ2000Å程度に堆積させ、パターニングを行うことによって、陽極酸化処理時に給電を行うための導通パターンを形成する。この導通パターンは、液晶表示領域において複数並列したTaパターン部13Aと、このTaパターン部13Aを相互に連結するように形成された周辺領域におけるCrパターン部14Aとから構成される。Taパターン部13Aには、画素領域毎に突出形成された接続電極部13Abが形成されている。
【0035】
次に、上記の導通パターンに所定の正電圧を印加して陽極酸化を行う。この陽極酸化は、元基板10を所定の電解液中に浸漬させ、上記導通パターンと電解液中に配置された電極との間に電圧を印加することによって行うことができ、これにより導通パターンの表面上に酸化Taからなる厚さ200〜600Å程度の絶縁膜(図示せず)が形成される。絶縁膜の厚さは印加電圧によって制御できる。また、この絶縁膜を形成した後に所定の熱処理を行うことによって膜質を改善することができる。
【0036】
さらに、元基板10の表面上にCrをスパッタリング法等により厚さ1500Å程度に堆積させ、パターニングを行うことによって配線パターンを形成する。この配線パターンは、液晶表示領域におけるCrパターン部13B及び電極層16と、周辺領域におけるCrパターン部14Bとから構成される。
【0037】
Crパターン部13Bは、上記のTaパターン部13Aの上に重なるようにして設けられる。このCrパターン部13Bには、画素領域毎に突出形成された第1電極部13Baが設けられており、接続電極部13Abの上面に上記の絶縁膜を介して接合される。また、Crパターン部13Bの切断予定線11側の端部は外部端子部13Bbとなっている。
【0038】
電極層16は、接続電極部13Abの上面に絶縁膜を介して接合される第2電極部16aを備えている。
【0039】
上記の接続電極部13Ab、第1電極部13Ba及び第2電極部16aによって、相互に直列に接続された一対のMIM素子が構成される。これらの構造においては、配線層を構成するCrパターン部13Bから見て、Cr、絶縁膜、Taの順に積層されたMIM素子と、Ta、絶縁膜、Crの順に積層されたMIM素子とが順次接続されていることとなる。このように一対のMIM素子を直列に接続するのは、MIM素子の有する電流−電圧特性における非線形性の極性に基づく非対称性を解消し、素子特性を向上させるためである。
【0040】
Crパターン部14Bは、周辺領域において、Taパターン部14Aを被覆するように重ねられた状態に形成される。ここで、Taパターン部14AがTaパターン部13Aと接続される部分において、Taパターン部13Aの延長方向に突出する突出部14Baが設けられる。この突出部14Baと、Crパターン部13Bの外部端子部13Bbとは、切断予定線11を挟んで所定の間隔を介して対向し、両者の間には、図3の説明部分にて述べたように、Taパターン部13Aの露出部13Aaが設けられている。
【0041】
次に、液晶表示領域内においては、上記接続電極部13Abの根元部分13Acをドライエッチングによって除去し、島状に形成する。その後、ITO(インジウムスズ酸化物)をスパッタリング法等によって堆積させ、パターニングすることにより、画素領域にほぼ対応した形状の透明導電膜である画素電極17が形成される。この画素電極17の端部は電極層16に接合されている。
【0042】
本参考例においては、図3に示すように、Taパターン部13A,14Aの表面上に薄い絶縁膜を介してCrパターン部13B,14Bが重なるように形成されているが、切断予定線11の近傍においては、Taパターン部13Aの露出部13Aaが設けられている。このため、本参考例でも上記第1参考例と同様に切断予定線11の近傍のパターンが細幅になっている。また、本参考例においては、薄い絶縁膜が被覆している露出部13Aaは黒色、Crパターン部13B,14Bの存在する部分は金属色となっているため、切断予定線11に沿って切断した場合、切断端面に存在するパターンの色調によっても切断不良の有無を判別することができる。
【0043】
なお、導電パターンが切断面上に存在すると、内部のMIM素子の静電気不良が発生する恐れがあるが、本参考例では、切断予定線11上にある露出部13Aaには絶縁膜が被覆されているので、静電気不良の発生を或る程度抑制することができる。
【0044】
上記第1及び第2参考例においては、切断予定線11上に細幅部15或いは露出部13Aaを形成しているが、MIM素子の静電破壊を極力防止するためには、帯電する可能性の高い切断部近傍にMIM素子に接続された導電ラインが存在しない方が好ましい。そこで、図5に示すように、まず、配線層23(外部端子部)と給電ライン24とを、当初は点線部25に示すように連結しておき、製造工程が進んだ後、元基板を切断する前に、点線部25の部分を除去する。ここで、点線部25を除去すると、切断予定線11の両側に切断位置の公差分だけ間隙が形成されるようにする。
【0045】
このように形成することにより、元基板の切断が行われると、切断位置が切断予定線11に対して公差内に収まっていれば、切断端面には何も存在しないが、切断位置が切断予定線11に対して公差以上ずれると、切断端面には配線層23又は給電ライン24の導電パターンが存在するようになり、一目で切断位置の精度が確保されているか否かを判別することが可能となる。
【0046】
(実施例)
図6は、図1及び図2に示す元基板上の切断予定線12近傍のパターン構造の例を示すものである。切断予定線11の近傍に関しては、液晶表示領域内の配線層13となるべき部分から外部に引き出されたパターンが存在するために、上述のような構成によって切断位置の精度を容易に判別することができるが、液晶表示領域の外縁部には、切断予定線12の設定されている部分のように、液晶表示領域内から外部へと引き出されたパターンが本来存在しない部分もある。
【0047】
このような場所に対しては、上述のパターン形成と同時に、図6に示すように、切断予定線12の近傍にダミーパターンを形成する。図6(a)に示すダミーパターン26は、切断予定線12の両側に所定間隔を以って設けられた幅広の対向パターン部26a,26bと、これらの対向パターンの間を接続するように形成された細幅の境界パターン部26cとからなる。一方、図6(b)に示すダミーパターン27は、切断予定線12の両側に所定の間隔を以って配置された一対の対向パターン部27a,27bのみからなる。
【0048】
上記のいずれのダミーパターン26,27についても、上記の外部端子部近傍のパターン構造と同様に、切断端面におけるパターン幅の相違やパターンの有無によって切断位置のずれを判別することができるようになっている。
【0049】
上記のダミーパターンは、上記のような導電パターンでなくとも、視認可能なものでありさえすれば、元基板の表面上に形成する各種のパターンとともに形成すればよい。また、ダミーパターンの境界パターン部についても、対向パターン部と材質等を変えて形成し、その外観を変えるようにしてもよい。
【0050】
【発明の効果】
以上説明したように本発明によれば以下の効果を奏する。
本発明によれば、対向パターンの形成間隔を切断位置の許容範囲と一致させて形成しておくことにより、切断位置が許容範囲内であれば切断端部には対向パターンが存在せず、切断位置が許容範囲を逸脱していれば切断端部には対向パターンが存在することとなるので、目視によって容易に切断位置精度を判定することが可能となる。
【0051】
本発明によれば、境界パターン部によって対向パターン部が相互に接続されるため、表面パターン自体を導通パターン等としてもそのまま用いることができるとともに、切断位置の判定を、切断端部に存在するパターンの幅の広狭によって判定することができる。
【0052】
本発明によれば、境界パターン部によって対向パターン部が相互に接続されるため、表面パターン自体を導通パターン等としてもそのまま用いることができるとともに、切断位置の判定を、切断端部に存在するパターンの外観の相違によって判定することができる。
【0053】
本発明によれば、切断端部に第1パターンのみが存在すれば切断位置は良好であり、切断端部に第1パターン及び第2パターンが存在すれば切断位置にはずれがあることが認識できるため、切断位置の精度を容易に判定できる。この場合、第1パターンは切断予定線を横断しているため、導電パターン等としてもそのまま用いることができる。
【0054】
本発明によれば、液晶表示装置に用いる基板の表面上に形成するパターン構造によって切断位置の精度を判定することができるので、新たな工程を何ら導入する必要がない。
【0055】
本発明によれば、境界パターン部の状態によって元基板から第1の基板を切り出す際の切断位置の適否を容易に知る事ができ、電極端子部への実装における不良発生を未然に防止できる。
【図面の簡単な説明】
【図1】 本発明に係る液晶表示装置の製造方法の第1参考例を説明するための元基板上のパターン形状を示す拡大部分平面図である。
【図2】 第1参考例における元基板全体の概略構造を示す平面図である。
【図3】 本発明に係る液晶表示装置の製造方法の第2参考例を説明するための元基板上のパターン形状を示す拡大部分平面図である。
【図4】 第2参考例における元基板上のパターン構造を説明するための拡大部分平面図である。
【図5】 上記各参考例の変形例を示す拡大部分平面図である。
【図6】 実施例における元基板上の異なる部分に形成されるダミーパターンの形状例を示す拡大部分平面図(a)及び(b)である。
【符号の説明】
10 元基板
10A 液晶表示領域
10B 周辺領域
11,12 切断予定線
13 配線層
13a 外部端子部
14 給電ライン
15 細幅部
Claims (4)
- 画素領域のアクティブ素子に電気的に接続される配線層を有する基板の切断方法において、
前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンを島状に形成し、
前記一対の対向パターン同士を接続するように境界パターンを形成し、
前記境界パターンは前記対向パターンより細幅に形成されてなり、前記基板を前記境界パターンとともに切断することを特徴とする基板の切断方法。 - 画素領域のアクティブ素子に電気的に接続される配線層を有する基板の切断方法において、
前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが分離して別々の島状に形成し、
前記基板を前記一対の対向パターン間で切断することを特徴とする基板の切断方法。 - 画素領域のアクティブ素子に電気的に接続される配線層を有する基板をセル毎に切断する工程を具備する液晶表示装置の製造方法において、
前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが島状に形成し、
前記一対の対向パターン同士を接続するように境界パターンを形成し、
前記境界パターンは前記対向パターンより細幅に形成されてなり、前記基板を前記境界パターンとともに切断することを特徴とする液晶表示装置の製造方法。 - 画素領域のアクティブ素子に電気的に接続される配線層を有する基板をセル毎に切断する工程を具備する液晶表示装置の製造方法において、
前記基板の切断予定位置であって前記配線層が引き出されていない部分に、前記基板の前記切断予定位置を挟んで対向する一対の対向パターンが分離して別々の島状に形成し、
前記基板を前記一対の対向パターン間で切断することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202566A JP3736549B2 (ja) | 2003-07-28 | 2003-07-28 | 基板の切断方法、及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202566A JP3736549B2 (ja) | 2003-07-28 | 2003-07-28 | 基板の切断方法、及び液晶表示装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09775797A Division JP3541610B2 (ja) | 1997-04-15 | 1997-04-15 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004109983A JP2004109983A (ja) | 2004-04-08 |
JP3736549B2 true JP3736549B2 (ja) | 2006-01-18 |
Family
ID=32290626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202566A Expired - Lifetime JP3736549B2 (ja) | 2003-07-28 | 2003-07-28 | 基板の切断方法、及び液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3736549B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5607317B2 (ja) * | 2009-06-17 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体ウェハ |
JP6331897B2 (ja) * | 2014-09-03 | 2018-05-30 | 凸版印刷株式会社 | タッチセンサー用基板 |
-
2003
- 2003-07-28 JP JP2003202566A patent/JP3736549B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004109983A (ja) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100232177B1 (ko) | 액정 표시 장치의 쇼팅바 및 그의 제조방법 | |
JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
CN102495502B (zh) | 液晶显示装置及其像素修补方法 | |
KR20090058293A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
JP3868687B2 (ja) | 表示装置用基板の製造方法 | |
EP2741133B1 (en) | Array substrate, liquid crystal display panel and method of repairing broken lines of liquid crystal display panel | |
JP3736549B2 (ja) | 基板の切断方法、及び液晶表示装置の製造方法 | |
KR100798992B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3541610B2 (ja) | 液晶表示装置の製造方法 | |
US6618100B2 (en) | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus | |
JPH0239030A (ja) | Tftパネル | |
KR20060070442A (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP3843661B2 (ja) | 電気光学装置の製造方法及び電気光学装置の検査方法 | |
JPH04338728A (ja) | アクティブマトリクス基板 | |
KR100372301B1 (ko) | 박막트랜지스터기판어레이및그제조방법 | |
KR101298341B1 (ko) | 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법 | |
KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2000250057A (ja) | 液晶表示装置における透明電極パターンの検査方法 | |
JPH1090673A (ja) | 液晶表示装置 | |
JP2005257807A (ja) | カラーフィルタ基板の製造方法およびカラーフィルタ基板の検査方法 | |
JPH04331923A (ja) | アクティブマトリクス表示装置 | |
JP2002014367A (ja) | 液晶表示素子の製造方法、およびこの方法に用いる配線基板 | |
JP2004045821A (ja) | 液晶セルユニット、液晶装置、液晶装置の製造方法、並びに電子機器 | |
CN100357817C (zh) | 液晶显示装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |