JP3305456B2 - データ通信装置 - Google Patents

データ通信装置

Info

Publication number
JP3305456B2
JP3305456B2 JP25375893A JP25375893A JP3305456B2 JP 3305456 B2 JP3305456 B2 JP 3305456B2 JP 25375893 A JP25375893 A JP 25375893A JP 25375893 A JP25375893 A JP 25375893A JP 3305456 B2 JP3305456 B2 JP 3305456B2
Authority
JP
Japan
Prior art keywords
data
parity
bit
data communication
information data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25375893A
Other languages
English (en)
Other versions
JPH06197099A (ja
Inventor
清之 蔵五
徹也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP25375893A priority Critical patent/JP3305456B2/ja
Publication of JPH06197099A publication Critical patent/JPH06197099A/ja
Application granted granted Critical
Publication of JP3305456B2 publication Critical patent/JP3305456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所望のデータを送信あ
るいは受信できる、少なくとも一対のデータ通信ユニッ
トを有しているデータ通信装置に関するものであり、特
には、データが効率的に通信されることが可能なデータ
通信装置に関する。
【0002】
【従来の技術】近年、少なくとも一つのマイクロプロセ
ッサを有していて、いわゆるデータ通信を行うための、
さまざまなユニットが知られている。データ通信におい
ては、所望のデータは、ある所定の数のビット数(例え
ば8ビット)ごとに送信あるいは受信が行われる。もし
通信ユニットに設けられているマイクロプロセッサが8
ビットデータを処理するように構成されている場合に
は、256種類のデータ、即ち2の8乗のみが通信でき
る。
【0003】
【発明が解決しようとする課題】従って、通信できるデ
ータの種類の数を増加させることが望まれる。もし、9
ビットのデータが処理できるのであれば、512種類、
即ち、2の9乗の情報データが通信される。しかし、一
般的に従来のデータ通信装置においては、8ビットのデ
ータを処理するように構成されており、従って、通信ユ
ニットは、他の数のビットのデータ、例えば9ビット、
を処理するように構成されているマイクロプロセッサを
有している異なるタイプのユニットと接続することがで
きない。換言すれば、異なる数のビット数のデータを処
理するように構成されている、二つの種類のユニット間
において、データ通信が行うことが要望されていた。
【0004】本発明は前述の問題点を除去するためにな
されたものであり、その目的は、異なる数のビット数の
データを処理するように構成されている二つの種類のユ
ニット間でのデータ通信を行うことや、従来のデータ通
信装置に比較して大きい数の情報データの通信を行うこ
と、が可能なデータ通信装置を提供することにある。
【0005】
【課題を解決するための手段】前記の問題点を解決する
ために、すなわち、それぞれ異なる種類のデータを処理
するように構成されているデータ通信ユニットの間(即
ち8ビットのデータを処理するユニットと9ビットのデ
ータを処理するユニットとの間)でのデータ通信が可能
となるように、本発明は、8ビットタイプのユニットで
用いられるパリティビットをそのまま9番目のビットと
して用いられるように、8ビットタイプのユニットを制
御するようにした点に特徴がある。
【0006】
【作用】8ビットタイプのユニットから9ビットタイプ
のユニットにデータが送信されるときには、パリティビ
ットが第9番目のビットとして使用され、逆に、9ビッ
トタイプのユニットからのデータが8ビットタイプのユ
ニットによって受信されるときには、パリティビットと
して受信されたデータが第9番目のビットとして使用さ
れる。
【0007】
【実施例】以下に、図面を参照して本発明を詳細に説明
する。図1は、調歩同期シリアルデータ伝送により、通
信が行われる、データの構成の一例である。この構成に
おいて、一つの情報データは、以下のものから成る、す
なわち情報データの始まりを表すスタートビット(以
下、STABとする)、それぞれが、“0”あるいは
“1”に数値化される複数の情報データビット(この例
では8ビット)“D0”から“D7”、いわゆるパリテ
ィチェック動作に使用されるパリティビット(PBとす
る)、そして情報データの終了を示すストップビット
(STOBとする)である。情報データビット“D0”
から“D7”として指定された“0”と“1”の配列
が、情報データの一つの種類を表す。“PB”は、“D
0”から“D7”と“PB”との和の中の“1”に数値
化されたビットの数が、偶数あるいは奇数になるよう
に、“0”または“1”に指定される。“1”に数値化
されたビットのパリティ、即ち、偶数あるいは奇数、を
検出することにより、受信された情報データ中にエラー
ビットがあるかどうかをチェックすることが可能であ
る。
【0008】換言すれば、もし、偶数パリティが前もっ
て指定されていれば、送信ユニットは、情報データビッ
ト“D0”から“D7”の中の“1”に数値化されたビ
ットの数に従って、“PB”を“0”あるいは“1”に
指定して“1”に数値化されるビットの数が偶数になる
ように制御する。もし、受信ユニットが、受信された情
報データ中の“1”に数値化されたビットの数が奇数で
あると判断したのであれば、受信データ中には、少なく
とも一つのエラービットがある。即ち、データ伝送中
に、少なくとも1ビットが“0”から“1”あるいは
“1”から“0”に、望ましくなく反転させられている
のである。
【0009】図2は、本発明の一つの実施例としてのデ
ータ通信装置であり、CD(コンパクトディスク)チェ
ンジャ20と、そのCDチェンジャ20を制御する制御
装置10を有している。CDチェンジャ20には、8ビ
ットデータを処理するように構成されたマイクロプロセ
ッサ21が設けられている。この8ビットタイプのマイ
クロプロセッサ21は、CDチェンジャ20内に設けら
れているプレーヤ部200を、コントローラ22を介し
て制御する。コントローラ22は、公知の図示しないイ
ンタフェース回路を有し、これによりCDプレーヤ部2
00の中の各要素と、マイクロプロセッサ21とが接続
される。
【0010】8ビットタイプのマイクロプロセッサ21
は、制御装置10内に設けられた9ビットタイプのマイ
クロプロセッサ15と、制御バス50を介して接続され
る。これら二つのマイクロプロセッサ15、21は、オ
ペレーションコマンドのような制御データ、例えばプレ
イコマンド、ストップコマンド、ディスク選択コマンド
等、を、送信端子15T、21T及び受信端子15R、
21Rを介して相互に通信するように構成されている。
【0011】CDプレーヤ部200には、CD30に記
録されているディジタルデータを検出するためのピック
アップ204が設けられている。検出されたデータは、
公知で図示されないD/A変換器を有する信号処理回路
201に供給され、そして更に、制御装置10内のオー
ディオ増幅器14に、データバス60を介して供給され
る。オーディオ増幅器14に供給されたデータはスピー
カ40から出力される。このようにして、CD30に記
録されている、例えば音楽などのデータは再生される。
【0012】更に、CDプレーヤ部200には、所望の
CDをローディングして、プレイ位置に配置するための
ローディングモータ205と、配置されたCDを図示し
ないスピンドルを介して回転させるためのスピンドルモ
ータ206と、これらのモータをそれぞれ駆動するドラ
イバ202および203が設けられている。
【0013】制御装置10には、図示しないプレイボタ
ンやストップボタン等の操作ボタンと、表示動作をおこ
なうためのインディケータ12と、を有する操作パネル
11が、更に設けられている。更に制御装置10には、
CDチェンジャ20以外の装置、例えばカセット装置1
3、を設けることが可能である。
【0014】図3〜図5を参照して、図2に示されてい
るデータ通信装置の動作を説明する。前述のように、本
発明は、8ビットタイプのマイクロプロセッサと、9ビ
ットタイプのマイクロプロセッサとの間の相互通信に関
するものであるが、図3〜図5に示されたフローチャー
トは、8ビットタイプのマイクロプロセッサの動作を示
すものである。つまり本発明は、8ビットタイプ及び9
ビットタイプの各マイクロプロセッサ間の通信を、8ビ
ットタイプのマイクロプロセッサの、後述の動作制御に
より可能とするものであり、9ビットタイプのマイクロ
プロセッサの動作は通常動作である。
【0015】なお、図2では、CDチェンジャ20側に
8ビットタイプのマイクロプロセッサ21が設けられて
おり、制御装置10側に9ビットタイプのマイクロプロ
セッサ15が設けられているが、本発明はCDチェンジ
ャ20側に9ビットタイプのマイクロプロセッサを設
け、制御装置10側に8ビットタイプのマイクロプロセ
ッサを設ける構成にも適用可能である。
【0016】まず図3を参照して、本発明のデータ通信
装置のデータ送信動作(8ビットタイプのマイクロプロ
セッサ21のデータ送信動作)を説明する。同図(A)
において、まずステップS30では、"N"、即ち、送信
されるべき情報データである"D0"から"D7"中の"1"
に数値化されたビットの数が奇数であるかどうかがチェ
ックされる。情報データビット"D0"から"D7"の各ビ
ットの配列が、例えば"00010110"と表現される
ときには、"N"は奇数であり、そして、ステップS30
においては"YES"ルートが選択される。ステップS3
1あるいは32においては、9番目のビットの状態が検
査される。送信ユニットのマイクロプロセッサが8ビッ
トタイプであるから、パリティビットは、9番目の情報
データビットとして使用される。
【0017】9番目のビットの状態に従って、ステップ
S33あるいはS34において、パリティが奇数パリテ
ィあるいは偶数パリティのいずれかにセットされる。も
し8ビットタイプのマイクロプロセッサが送信ユニット
に使用されているときには、同図(B)のデータチャー
トに明らかに示されているように、セットされたパリテ
ィは、データビット“D0”から“D7”とパリティビ
ット“PB”の和の状態、即ち、偶数か奇数か、を表
す。換言すれば、8ビットタイプのマイクロプロセッサ
のパリティビット“PB”は、そのままで9番目の情報
データビットとして使用される。更に、ステップS35
において、データ伝送が行われる。各情報データのパリ
ティは、情報データが送信される前に、最初にセットさ
れる。ステップS36において、全てのデータが送信さ
れたかどうかがチェックされる。
【0018】このようにして、図2に示されたデータ通
信装置においては、どちらかのユニット、即ち制御装置
あるいはCDチェンジャのいずれか、から他方に向かっ
て送信される。なお図3(A)より明らかなように、パ
リティセットは、データを1バイト送信する度にセット
される。
【0019】図4を参照して、偶数パリティがセットさ
れているときにおける、本発明のデータ通信装置の受信
動作を説明する。本発明のデータ通信装置においては、
前記のように、各ユニットは送信ユニットあるいは受信
ユニットのいずれとしても動作可能である。データ送信
ユニットとして動作するユニットは、8ビットあるいは
9ビットから成る、送信されるべき各情報データについ
てパリティをセットする。このユニットか受信ユニット
として動作するときには、送信された最後の情報データ
に対してセットされたパリティを維持する。例えば、も
し、一方のユニットで、最後の送信データに対して偶数
パリティがセットされていれば、このユニットは受信動
作の間、パリティを偶数に維持する。
【0020】送信ユニットでセットされたパリティが情
報データと共に、受信ユニットに供給され、そして受信
ユニットが、送信されたパリティに従って、各情報デー
タごとに受信ユニットのパリティを切り替えることも考
えられる。この動作においては、送信ユニットでセット
されたパリティは、最初に受信ユニットに送信され、そ
して、情報データが送信される。換言すれば、送信ユニ
ットは受信ユニットに対して、各情報データごとに、デ
ータが送信される前にパリティを知らせる。
【0021】同図(A)において、まずステップS40
では、セットされたパリティがチェックされる、そし
て、受信ユニットは送信ユニットからのデータを、ステ
ップS41において受信する。ステップS42において
は、“N”、即ち受信された情報データビット“D0”
から“D7”中で“1”に数値化されたビットの数が奇
数かどうかがチェックされる。パリティとステップS4
2におけるチェック動作の結果と、の両者に従って、ス
テップS43あるいはS45において、情報データ中に
パリティエラーが存在するかどうか、がチェックされ
る。更に、ステップS43あるいはS45におけるチェ
ック動作に従って、ステップS44あるいはS46にお
いて、9番目のビットが決定される、そして最後に、ス
テップS47において、全ての情報データが受信された
かどうかがチェックされる。
【0022】例えば、もし受信された情報データビット
“D0”から“D7”が“00010110”のように
構成されている、つまり、ステップS42で“YES”
ルートが取られたときは、9番目のビット、即ち“P
B”は“1”にされなければならない。従って、もしス
テップS45でパリティエラーが存在すると判断された
ときには、9番目のビットはステップS46において
“0”として読み込まれる。換言すれば、9番目のビッ
トは三つの要素によって決定される、即ち、セットされ
たパリティ、情報データビット“D0”から“D7”中
の“1”に数値化されたビットの数、そしてパリティエ
ラーの存在である。
【0023】同図(B)は、“N”とパリティエラーの
存在に基づいて決定されるべき9番目のビットの状態を
示すデータチャートである。従来のデータ通信装置にお
いては、パリティエラーに応答して、データをセットす
ることはしない。一般的には、いわゆるACK信号の返
送等の信号返送動作が、パリティエラーが無いときに実
行されるのみである。しかしながら、本発明において
は、パリティエラーに基づいて、9番目のビットを決定
することが可能である。
【0024】次に図5を参照して、奇数パリティがセッ
トされているときにおける、本発明のデータ通信装置の
受信動作について説明する。同図(A)のステップS4
0−1からS47−1までの各ブロックの動作は、それ
ぞれ図4(A)のステップS40からステップS47の
動作に対応している。これらのブロックの動作は、ステ
ップS44とS44−1、及びステップS46とS46
−1で実行される、ビット決定のブロックを除いて、相
互に等しい。図5(A)に示されている動作において
は、奇数パリティがセットされている。従って、“N”
が奇数のとき(即ち、ステップS42−1で“YES”
ルートが選択されたとき)であって、そしてパリティエ
ラーがあるとき(即ち、ステップS45−1で“YE
S”ルートが選択されたとき)には、9番目のビット
は、ステップS46−1において、“1”として決定さ
れ、読み込まれる。
【0025】例えば、受信された情報データビット“D
0”から“D7”が“00010110”のように配列
されているとき(図4(A)に示されている例と同様)
にはステップS42−1では“YES”ルートが選択さ
れ、9番目のビット、つまり“PB”は“0”に数値化
されなければならない。
【0026】従って、ステップS45−1においてパリ
ティエラーが存在すると判断されたときは、ステップS
46−1において、9番目のビットは“1”として読み
込まれる。換言すれば、9番目のビットの数値は、三つ
の要素により決定される、即ち、セットされたパリテ
ィ、情報データビット“D0”から“D7”中で“1”
に数値化されたビットの数、及びパリティエラーの存在
である。
【0027】同図(B)は、図4(B)と同様のデータ
チャートであり、“N”とパリティエラーの存在とに基
づいて決定されるべき9番目のビットの状態を示すもの
である。
【0028】図8は本発明の一実施例がデータ送信動作
を行う場合の機能ブロック図である。まず送信すべきデ
ータのうちの1〜Nビットまでのデータが、偶数/奇数
判定手段101に入力され、該手段101においてこれ
らの中の“1”に数値化されたビットの数が奇数である
かどうかがチェックされる。パリティ設定手段102
は、前記偶数/奇数判定手段101の出力及び送信すべ
き(N+1)ビット目すなわち9ビット目のデータを元
に、当該マイクロコンピュータのパリティを偶数か奇数
のいずれかに設定する。そしてパリティ付加手段103
は、1〜Nビットまでのデータ及び設定されたパリティ
モードに基づいて1〜Nビットに引き続いてパリティビ
ットを付加する。そしてこれらのデータが送信される。
【0029】図9は本発明の一実施例がデータ受信動作
を行う場合の機能ブロック図である。まず受信されたデ
ータのうちの1〜Nビットまでのデータが、偶数/奇数
判定手段101に入力され、該手段101においてこれ
らの中の“1”に数値化されたビットの数が奇数である
かどうかがチェックされる。パリティエラー検出手段1
11は、パリティ設定手段102により設定されたパリ
ティモード(このモードはデータ送信時に設定されたも
のである)、並びに前記偶数/奇数判定手段101の出
力及びパリティビットすなわち(N+1)ビット目(9
ビット目のデータ)を元に、パリティエラーを検出す
る。ビット設定手段112は、パリティモード、並びに
偶数/奇数判定手段101及びパリティエラー検出手段
111の出力に応じて9ビット目に“1”又は“0”を
セットする。
【0030】このようにして、本発明のデータ通信装置
は、データ通信を実行する。図2に示されている装置に
より実行されるデータ通信の一例を以下に説明する。操
作パネル11上の操作ボタンの一つ、例えばプレイボタ
ン、が操作者によって押下されたとして、制御装置10
内のマイクロプロセッサ15は、一つあるいはそれ以上
の9ビット情報データから成るプレイコマンドを、制御
バス50を介して送信する。
【0031】CDチェンジャ20内のマイクロプロセッ
サ21はプレイコマンドを受信する。CDチェンジャ2
0は、CD30に記録されているデータを再生するよう
に制御され、そして、記録されたデータは、スピーカ4
0を介して出力される。
【0032】さて、前述の説明より明らかなように、本
発明のデータ通信装置では、パリティビットを9ビット
目のデータとして用いることにより、8ビットタイプの
マイクロプロセッサと9ビットタイプのマイクロプロセ
ッサとの間のデータ通信を可能としているが、パリティ
ビットを犠牲にすることによりデータが正しく送受信さ
れたか否かを判定することができない。しかし次のよう
な手法を用いることにより、パリティチェックを行った
のと同等のデータ検査を行うことができる。
【0033】図6及び7を参照して、エラービット(デ
ータ送信中に望ましくなく反転されたビット)をチェッ
クするためのチェックサム動作について説明する。送信
ユニットにおいては、所定の数の情報データ、例えば五
つの情報データの各数値が加算される。それぞれ独自の
情報を表示する各情報データは、“1”あるいは“0”
に数値化された複数の、つまり8ビットあるいは9ビッ
トの、ビットの有しており、従って、情報データに対し
て、その情報とは無関係に何らかの数学的な計算を行う
ことが可能である。図6に示すように“DATA 1”
から“DATA N”が配列されているときには、各情
報データが加算される。例えば、もし、“DATA
1”及び“DATA 2”が“00101100”と、
“01110001”であるときには、これらの二つの
値の合計は、2進数の表示では、“10011101”
である。これらの計算は、他の表示、例えば、8進数や
16進数、を使用して行うことが可能である。上記の計
算では8進数では、“235”になり、また、16進数
では“9D”になる。このような計算で生じる、いわゆ
るオーバーフローについては、それのためのレジスタを
設けることや、オーバーフローを無視することが考えら
れる。その後で、計算された合計値は、受信ユニットに
送信され、図示しないレジスタ“DATA”に記憶され
る。
【0034】受信ユニットにおいては、同じ数の情報デ
ータの値が受信動作中に加算され、そして、その結果
は、“DATA”に記憶されている値と比較される。も
し、この結果が“DATA”と一致すれば、データの送
信が問題なく行われたと判断される。
【0035】図7は、上記チェックサム動作を詳細に説
明するためのフローチャートである。同図において、ス
テップS71及びS72において、レジスタ“SUM”
及びカウンタ“I”(共に図示せず)の値がリセットさ
れる。レジスタ“SUM”は、受信された情報データの
加算された値を記憶するためのものであり、そしてカウ
ンタ“I”は、値が加算される情報データの数をカウン
トするためのものである。
【0036】ステップS73及びS74において、カウ
ンタ“I”の値を増加させながら受信された情報データ
の値が加算され、記憶される。“DATA(I)”は、
“I”番目のデータの値を示す。ステップS75におい
ては、“I”が所定の値“n”、例えば5、になったか
どうかがチェックされる。ステップS75において“Y
ES”ルートが取られたとき、即ち、五つのデータの値
が加算されたとき、ステップS76において、“SU
M”の最終的な値が、送信ユニットから送信されてきて
いる“DATA”の値と等しいかどうかがチェックされ
る。
【0037】もし、“NO”ルートがステップS76で
選択されたときには、データ通信が不正確に行われた、
と判断される。それから、例えば、エラー表示などの所
定のエラー処理が、ステップS78において行われる。
他方、もし、“YES”ルートがステップS76で選択
されたときには、エラービット無しにデータ通信が実行
された、と判断される。それから、“ACK”信号が送
信ユニットに送信される。
【0038】上記したように、本発明のデータ通信装置
を採用することで、異なるタイプのデータを処理するよ
うにそれぞれ構成されているユニット間でデータを通信
することが可能となり、更に、従来のデータ通信装置と
比較して、大きい数の種類のデータを通信できるように
なる。
【0039】なお、本発明の多数の改良や変更が可能で
ある。例えば、データ通信ユニットは、CDチェンジャ
と制御ユニットに限定されない、そしてステップS30
(図3(A))において、偶数パリティをチェックする
ことや、“0”に数値化されたビットのパリティをチェ
ックすることが可能である。また、各ビットの値を
“1”と“0”の代わりに、“1”と“−1”で定義す
ることが可能である。
【0040】データ伝送の方法は、調歩同期に限定され
ない。更に、データ通信ユニットを接続しているバス
を、ユニット内にRF(高周波)ユニットや赤外線ユニ
ット等を設けることにより、無線にすることが可能であ
る。
【0041】上記実施例においては、データ通信装置は
一つのデータ送信ユニットと一つの受信ユニットから成
る。しかしながら、情報データは、複数の受信ユニット
に送信されることが可能であり、一方、受信ユニットは
複数の送信ユニットからの情報データを受信することが
可能である。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
によれば、8ビットタイプのユニットから9ビットタイ
プのユニットにデータが送信されるときには、パリティ
ビットが第9番目のビットとして使用され、逆に、9ビ
ットタイプのユニットからのデータが8ビットタイプの
ユニットによって受信されるときには、パリティビット
として受信されたデータが第9番目のビットとして使用
されるので、マイクロプロセッサの周辺回路の大きな設
計変更をすることなく、ソフト上の簡単な変更のみによ
って、8ビットタイプのユニットと9ビットタイプのユ
ニットとの間でデータ通信を行うことができる。
【図面の簡単な説明】
【図1】 本発明のデータ通信装置によって通信される
データの構成の一例を示す図である。
【図2】 本発明の一実施例を示すブロック図である。
【図3】 本発明の一実施例の送信ユニット側の動作を
示す図であり、図3(A)は本発明のデータ通信装置の
送信ユニットの動作を説明するためのフローチャート、
図3(B)は“N”(即ち情報データ中で“1”のとさ
れたビット数)と、9番目のビットの状態と、そして、
“N”と9番目のビットとにより決定されるパリティと
の関係を示すデータチャートである、
【図4】 本発明の一実施例の受信ユニット側の動作を
示す図であり、図4(A)は本発明のデータ通信装置の
受信ユニットの、偶数パリティ状態における動作を説明
するためのフローチャート、図4(B)は“N”と、9
番目のビットの状態と、そして、“N”と9番目のビッ
トとにより決定されるパリティとの関係を示すデータチ
ャートである。
【図5】 本発明の一実施例の受信ユニット側の動作を
示す図であり、図5(A)は本発明のデータ通信装置の
受信ユニットの、奇数パリティ状態における動作を説明
するためのフローチャート、図5(B)は“N”と、9
番目のビットの状態と、そして、“N”と9番目のビッ
トとにより決定されるパリティとの関係を示すデータチ
ャートである。
【図6】 チェックサムを行う際の、通信データの構成
の一例を示す図である。
【図7】 チェックサム動作を説明するためのフローチ
ャートである。
【図8】 本発明の一実施例がデータ送信動作を行う場
合の機能ブロック図である。
【図9】 本発明の一実施例がデータ受信動作を行う場
合の機能ブロック図である。
【符号の説明】
10…制御装置、11…操作パネル、15…マイクロプ
ロセッサ、20…CDチェンジャ、21…マイクロプロ
セッサ、22…コントローラ、101…偶数/奇数判定
手段、102…パリティ設定手段、103…パリティ付
加手段、111…パリティエラー検出手段、112…ビ
ット設定手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 29/00 H04L 1/00

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のビットから成る情報データを相互
    に通信するように構成されている一対のデータ通信ユニ
    ットを少なくとも有するデータ通信装置において、 前記データ通信ユニットの送信動作時に動作し、各情報
    データ中の所定の1ビット以外のビットの、所定の値に
    数値化されたビットの数の奇偶性を検出する第一パリテ
    ィ検出手段と、 前記第一パリティ検出手段で検出された奇偶性、及び前
    記所定の1ビットの値によって、各情報データにパリテ
    ィを設定するパリティ設定手段と、 前記データ通信ユニットの受信動作時に動作し、各情報
    データ中の所定の1ビット以外のビットの、所定の値に
    数値化されたビットの数の奇偶性を検出する第二パリテ
    ィ検出手段と、 前記データ通信ユニットの受信動作時に動作し、各情報
    データのパリティエラーを検出するパリティエラー検出
    手段と、 各受信された情報データの、前記所定の1ビットの値
    を、前記パリティ設定手段により設定されたパリティと
    前記第二パリティ検出手段により検出された奇偶性と前
    記パリティエラー検出手段により検出されたパリティエ
    ラーの有無により決定する数値決定手段と、 を具備したことを特徴とするデータ通信装置。
  2. 【請求項2】 請求項1記載のデータ通信装置におい
    て、 前記所定の値は"1"である、 ことを特徴とするデータ通信装置。
  3. 【請求項3】 請求項1又は2に記載のデータ通信装置
    において、 前記所定の1ビットは、各情報データの最後のビットで
    ある、 ことを特徴とするデータ通信装置。
  4. 【請求項4】 請求項1ないし3のいずれかに記載のデ
    ータ通信装置において、 前記数値決定手段の動作を決定するために使用されるパ
    リティ設定手段により設定されたパリティは、最後に送
    信されたデータのパリティである、 ことを特徴とするデータ通信装置。
  5. 【請求項5】 請求項1ないし4のいずれかに記載のデ
    ータ通信装置において、 情報データが、エラービット無しで通信されたかどうか
    をチェックするエラーチェック手段を更に具備した、 ことを特徴とするデータ通信装置。
  6. 【請求項6】 請求項5記載のデータ通信装置におい
    て、 前記エラーチェック手段は、受信されたデータの送信時
    に行われる所定の計算の結果と、受信された情報データ
    に行われた前記所定の計算の別の結果と、を比較する比
    較手段から成る、 ことを特徴とするデータ通信装置。
  7. 【請求項7】 請求項6記載のデータ通信装置におい
    て、 前記所定の計算は、所定の数の情報データの数学的な加
    算である、 ことを特徴とするデータ通信装置。
  8. 【請求項8】複数のビットから成る情報データを相互に
    通信し、その一方が8ビットデータを処理するための第
    一のマイクロプロセッサを含み、その他方が9ビットデ
    ータを処理するための第二のマイクロプロセッサを含
    む、少なくとも一対のデータ通信ユニットと、 データ送信中に動作し、前記一方のデータ通信ユニット
    に、各情報データのパリティビットを情報データの最後
    のビットとして送信させる送信制御手段と、 データ受信中に動作し、前記一方のデータ通信ユニット
    に、各情報データのパリティエラーをチェックすること
    により、パリティビットを受信された情報データの最後
    のビットとして指定させる受信制御手段と、を具備し; 8ビットデータを処理する前記一方のデータ通信ユニッ
    トと、前記他方のデータ通信ユニットとの間で9ビット
    データ通信が可能な; データ通信装置。
JP25375893A 1992-09-17 1993-09-16 データ通信装置 Expired - Fee Related JP3305456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25375893A JP3305456B2 (ja) 1992-09-17 1993-09-16 データ通信装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-272439 1992-09-17
JP27243992 1992-09-17
JP25375893A JP3305456B2 (ja) 1992-09-17 1993-09-16 データ通信装置

Publications (2)

Publication Number Publication Date
JPH06197099A JPH06197099A (ja) 1994-07-15
JP3305456B2 true JP3305456B2 (ja) 2002-07-22

Family

ID=26541381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25375893A Expired - Fee Related JP3305456B2 (ja) 1992-09-17 1993-09-16 データ通信装置

Country Status (1)

Country Link
JP (1) JP3305456B2 (ja)

Also Published As

Publication number Publication date
JPH06197099A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
US5697048A (en) On-vehicle data communication system and method
JP3305456B2 (ja) データ通信装置
JPH1186518A (ja) オーディオ信号処理装置
US4618950A (en) Address data accessing device in a rotary recording medium reproducing apparatus
JP2584067B2 (ja) 情報記録装置
KR930002082B1 (ko) 입출력 전환회로
JP2562207B2 (ja) 双方向通信装置
JP2933647B2 (ja) 電子機器システム
JPH01196774A (ja) データ種別検出装置
KR0176387B1 (ko) 비디오 테이프 복사장치의 오디오 출력 선택 처리 시스템
JPH0734535Y2 (ja) デジタル記録装置
KR100442853B1 (ko) 광 디스크 서보와 마이콤과의 통신방법
KR0150946B1 (ko) 녹화편집시스템에 있어서 모드변환방지를 위한 로크방법
JPH07105115B2 (ja) ディジタル・アナログ変換装置
JPH03125375A (ja) デジタル記録再生装置
JPH03290866A (ja) オーディオシステム
JPS6359094A (ja) 制御用デ−タ通信システム
JPH0137777B2 (ja)
JPH10178684A (ja) 集中制御システム,集中制御ユニット及びその制御対象機器
EP1401153A1 (en) Status notification apparatus and method
JP2002261716A (ja) シリアルデータ転送方法およびシリアルデータ転送システム
JPH06338098A (ja) リモコン装置
JPH04212756A (ja) 記録再生装置、再生装置、記録装置、再生媒体、及び伝送方式
JPH04351750A (ja) 情報記録再生システムおよび方法
JPH0646747B2 (ja) デ−タ受信装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees