JP3280836B2 - コンパレータのヒステリシス特性判定方法およびその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、赤外線リモコン
の受光部の復調回路に用いられる積分器付コンパレータ
等のヒステリシス特性の良否を判定するコンパレータの
ヒステリシス特性判定方法およびその装置に関する。

【０００２】

【従来の技術】従来、赤外線リモコンの受光部の復調回
路には、図７に示すように、抵抗Ｒ100とその抵抗Ｒ100
の一端とグランドＧＮＤとの間に接続されたコンデンサ
Ｃ100で構成された積分器１０と、上記抵抗Ｒ100とコン
デンサＣ100との接続点に入力端子が接続されたコンパ
レータ部２０とを有する積分器付コンパレータを用いて
いる。上記積分回路１０の入力端子に直流電源３０の正
極側出力端子を接続し、その直流電源３０の直流電圧Ｖ
を調整して、積分器付コンパレータのヒステリシス特性
の判定を行う。すなわち、図８に示すように、上記直流
電源３０の直流電圧Ｖをゼロから徐々に大きくして、上
記積分器付コンパレータからの出力信号がＨレベルから
Ｌレベルになるときの電圧Ｖ11(オンするスレッショル
ドレベル)を測定する一方、直流電圧３０の直流電圧Ｖ
を徐々に小さくして、上記積分器付コンパレータからの
出力信号がＬレベルからＨレベルになるときの電圧Ｖ12
(オフするスレッショルドレベル)を測定するのである。
こうして測定された電圧Ｖ11,電圧Ｖ12によりヒステリ
シス幅(Ｖ11−Ｖ12)を求めて、積分器付コンパレータの
ヒステリシス特性の良否を判定している。

【０００３】

【発明が解決しようとする課題】ところが、上記積分器
付コンパレータのヒステリシス特性判定方法では、上記
積分器付コンパレータに直流電源３０から細かく変化さ
せた直流電圧を入力して、積分器付コンパレータの出力
信号を判定しなければならないため、判定時間が長くな
るという欠点がある。

【０００４】そこで、この発明の目的は、短時間でヒス
テリシス特性の良否判定ができるコンパレータのヒステ
リシス特性判定方法およびその装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１のコンパレータのヒステリシス特性判定方
法は、積分器とヒステリシス特性を有するコンパレータ
部とが直列接続された積分器付コンパレータのヒステリ
シス特性を判定するコンパレータのヒステリシス特性判
定方法において、パルス列が存在する期間とパルス列が
存在しない期間とを有する基準信号を上記積分器の入力
端子に入力するステップと、上記積分器から出力された
積分信号を受ける上記コンパレータ部の出力信号および
該出力信号を遅延させた信号に基づいて、上記コンパレ
ータ部の出力信号が切り換わった時点を検出し、上記積
分器付コンパレータのヒステリシス特性の良否を判定す
るステップとを備えたことを特徴としている。

【０００６】上記請求項１のコンパレータのヒステリシ
ス特性判定方法によれば、上記基準信号を積分器の入力
端子に入力すると、上記積分器は基準信号を積分して、
積分された積分信号を出力する。このとき、上記基準信
号のパルス列が存在する期間では、積分器の積分定数に
基づいて積分信号のレベルが徐々に増大する一方、パル
ス列が存在しない期間では、積分信号のレベルが徐々に
減少する。上記積分器からの積分信号を受けて、その積
分信号のレベルに応じてコンパレータ部の出力信号はオ
ンまたはオフする。例えば、最初のパルス列が存在する
期間,パルス列が存在しない期間および最後のパルス列
が存在する期間の３つの期間を順に有する基準信号の場
合、基準信号の最初のパルス列が存在する期間で、積分
信号のレベルがオンするスレッショルドレベル以上にな
ると、コンパレータ部の出力信号がオンする。そして、
上記基準信号のパルス列が存在しない期間で、積分信号
のレベルが徐々に小さくり、次の基準信号の最後のパル
ス列により積分信号のレベルは再び大きくなる。このと
き、上記積分器付コンパレータの積分器の積分定数に基
づいて、基準信号のパルス列が存在しない期間を任意に
設定することによって、上記パルス列が存在しない期間
の積分信号のレベルの変化を調整することができ、コン
パレータ部に所望のレベルの積分信号を入力し、コンパ
レータ部の出力信号をオンまたはオフさせて、コンパレ
ータ部の出力信号および該出力信号を遅延させた信号に
基づいて上記コンパレータ部の出力信号が切り換わった
時点を検出し、ヒステリシス特性の良否を判定できる。
したがって、上記積分器にレベルを徐々に変化させた直
流電圧の信号を入力して、ヒステリシス幅を測定する必
要がなく、上記基準信号を用いて、短時間で積分器付コ
ンパレータのヒステリシス特性の良否を判定できる。

【０００７】また、請求項２のコンパレータのヒステリ
シス特性判定方法は、請求項１のコンパレータのヒステ
リシス特性判定方法において、正常なコンパレータと非
正常なコンパレータを判別するために、正常なコンパレ
ータにおいて、上記基準信号の最初のパルス列による積
分信号により上記コンパレータ部の出力信号がオンして
から、上記基準信号の最後のパルス列が存在しなくなる
までの間、上記積分信号のレベルが上記コンパレータ部
がオフするスレッショルドレベル以下にならないよう
に、上記積分器の積分定数に基づいて上記基準信号のパ
ルス列が存在しない期間を設定すると共に、上記基準信
号の最初のパルス列による積分信号により上記コンパレ
ータ部の出力信号がオンしてから、上記基準信号の最後
のパルス列が存在しなくなるまでの間、上記コンパレー
タ部の出力信号がオンのままか否かを判定することによ
って、上記積分器付コンパレータのヒステリシス特性の
良否を判定することを特徴としている。

【０００８】上記請求項２のコンパレータのヒステリシ
ス特性判定方法によれば、正常なコンパレータにおい
て、最初のパルス列による積分信号によりコンパレータ
部の出力信号がオンしてから、最後のパルス列が存在し
なくなるまでの間、上記積分信号がオフするスレッショ
ルドレベル以下にならないように、基準信号のパルス列
が存在しない期間を設定することによって、ヒステリシ
ス特性が正常なコンパレータ部の出力信号は、オンのま
までオフとならない。一方、上記積分器付コンパレータ
のヒステリシス特性が非正常なためにオフするスレッシ
ョルドレベルが正常値より大きくヒステリシス幅が小さ
い場合、基準信号のパルス列が存在しない期間では、積
分信号のレベルが徐々に小さくなって、正常値より大き
いオフするスレッショルドレベル以下になると、コンパ
レータ部の出力信号はオンからオフとなる。そして、上
記基準信号の最後のパルス列が積分器に入力されると、
積分信号のレベルが再び大きくなり、積分信号のレベル
が正常値より大きいオフするスレッショルドレベル以下
からオンするスレッショルドレベル以上になって、積分
器付コンパレータの出力信号はオフからオンとなる。す
なわち、上記基準信号を積分器に入力している期間内
で、コンパレータ部の出力信号にチャタリングが生じる
のである。このチャタリングの有無によって、積分器付
コンパレータのヒステリシス特性の良否がわかる。

【０００９】また、請求項３のコンパレータのヒステリ
シス特性判定装置は、積分器とヒステリシス特性を有す
るコンパレータ部とが直列接続された積分器付コンパレ
ータのヒステリシス特性を判定するコンパレータのヒス
テリシス特性判定装置において、パルス列が存在する期
間とパルス列が存在しない期間とを有する基準信号を発
生して、その基準信号を上記積分器の入力端子に出力す
る基準信号発生手段と、上記積分器から出力された積分
信号を受ける上記コンパレータ部の出力信号を遅延する
遅延手段、および上記コンパレータ部の出力信号と上記
遅延手段の出力信号とに基づいて上記コンパレータ部の
出力信号が切り換わった時点を検出する切り換わり検出
手段を含んで、上記積分器付コンパレータのヒステリシ
ス特性の良否を判定する判定手段とを備えたことを特徴
としている。

【００１０】上記請求項３のコンパレータのヒステリシ
ス特性判定装置によれば、上記基準信号発生手段からの
基準信号を積分器の入力端子に入力すると、上記積分器
はその基準信号を積分して、積分された積分信号を出力
する。このとき、上記基準信号のパルス列が存在する期
間では、積分器の積分定数に基づいて積分信号のレベル
が徐々に増大する一方、パルス列が存在しない期間で
は、積分信号のレベルが徐々に減少する。上記積分器か
らの積分信号を受けて、その積分信号のレベルに応じて
コンパレータ部の出力信号はオンまたはオフする。例え
ば、最初のパルス列が存在する期間,パルス列が存在し
ない期間および最後のパルス列が存在する期間の３つの
期間を順に有する基準信号を、上記基準信号発生手段か
ら積分器に入力する場合、上記基準信号の最初のパルス
列が存在する期間では、その最初のパルス列が積分され
た積分信号のレベルは徐々に大きくなって、オンするス
レッショルドレベル以上になると、コンパレータ部の出
力信号がオンする。その後、上記積分信号は安定して略
一定になる。そして、上記基準信号のパルス列が存在し
ない期間で、積分信号のレベルは、積分器の積分定数に
基づいて徐々に小さくなり、次の基準信号の最後のパル
ス列により積分信号のレベルは再び大きくなる。このと
き、上記積分器付コンパレータの積分器の積分定数に基
づいて、基準信号のパルス列が存在しない期間を任意に
設定することによって、上記パルス列が存在しない期間
の積分信号のレベルの変化を調整することができ、コン
パレータ部に所望のレベルの積分信号を入力し、コンパ
レータ部の出力信号をオンまたはオフさせて、判別手段
によりコンパレータ部の出力信号に基づいてヒステリシ
ス特性の良否を判定できる。したがって、上記積分器に
レベルを徐々に変化させた直流電圧の信号を入力して、
ヒステリシス幅を測定する必要がなく、上記基準信号を
用いて、短時間で積分器付コンパレータのヒステリシス
特性の良否を判定できる。上記判定手段は、上記コンパ
レータ部の出力信号を遅延する遅延手段、および上記コ
ンパレータ部の出力信号と上記遅延手段の出力信号とに
基づいて上記コンパレータ部の出力信号が切り換わった
時点を検出する切り換わり検出手段を含んでおり、上記
コンパレータ部の出力信号がオンしてから基準信号の最
後のパルス列が存在しなくなるまでの間に、上記コンパ
レータ部の出力信号と遅延手段の出力信号とに基づい
て、上記切り換わり検出手段がコンパレータ部の出力信
号が切り換わった時点を検出することによって、判定手
段は、その時点でコンパレータ部の出力信号がオンのま
までなくオフしたと判定する。したがって、上記切り換
わり検出手段によりコンパレータ部の出力信号の変化を
判定することができ、判定手段は、コンパレータ部の出
力信号がオンのままか否かを判定できる。

【００１１】また、請求項４のコンパレータのヒステリ
シス特性判定装置は、請求項３のコンパレータのヒステ
リシス特性判定装置において、上記基準信号発生手段
は、正常なコンパレータと非正常なコンパレータを判別
するために、正常なコンパレータにおいては、最初のパ
ルス列による積分信号により上記コンパレータ部の出力
信号がオンしてから、最後のパルス列が存在しなくなる
までの間、上記積分信号のレベルが上記コンパレータ部
がオフするスレッショルドレベル以下にならないような
パルス列が存在しない期間を有する基準信号を発生し、
上記判定手段は、上記基準信号の最初のパルス列による
積分信号により上記コンパレータ部の出力信号がオンし
てから、上記基準信号の最後のパルス列が存在しなくな
るまでの間、上記コンパレータ部の出力信号がオンのま
まか否かを判定することを特徴としている。

【００１２】上記請求項４のコンパレータのヒステリシ
ス特性判定装置によれば、正常なコンパレータにおい
て、最初のパルス列による積分信号によりコンパレータ
部の出力信号がオンしてから、最後のパルス列が存在し
なくなるまでの間、上記基準信号発生手段により上記積
分信号がオフするスレッショルドレベル以下にならない
ようなパルス列が存在しない期間を有する基準信号を発
生することによって、ヒステリシス特性が正常なコンパ
レータ部の出力信号は、オンのままでオフとならない。
一方、上記積分器付コンパレータのヒステリシス特性が
非正常なためにオフするスレッショルドレベルが正常値
より大きくヒステリシス幅が小さい場合、基準信号のパ
ルス列が存在しない期間では、積分信号のレベルが徐々
に小さくなって、正常値より大きいオフするスレッショ
ルドレベル以下になると、コンパレータ部の出力信号は
オンからオフとなる。そして、上記基準信号の最後のパ
ルス列が積分器に入力されると、積分信号のレベルが再
び大きくなり、積分信号のレベルが正常値より大きいオ
フするスレッショルドレベル以下からオンするスレッシ
ョルドレベル以上になって、積分器付コンパレータの出
力信号はオフからオンとなる。すなわち、上記基準信号
を積分器に入力している期間内で、コンパレータ部の出
力信号にチャタリングが生じるのである。したがって、
基準信号を積分器に入力している期間、判定手段により
コンパレータ部の出力信号を判定することによって、積
分器付コンパレータのヒステリシス特性の良否がわか
る。

【００１３】また、請求項５のコンパレータのヒステリ
シス特性判定装置は、請求項３または４のコンパレータ
のヒステリシス特性判定装置において、上記判定手段
は、上記コンパレータ部からの出力信号が入力される第
１のＤフリップフロップと、この第１のＤフリップフロ
ップの出力端子からの信号Ｎが入力されて上記信号Ｎを
遅延した信号Ｏを出力する第２のＤフリップフロップと
からなる上記遅延手段と、一方の入力端子に上記第１の
Ｄフリップフロップの出力端子からの上記信号Ｎが入力
されると共に、他方の入力端子に上記第２のＤフリップ
フロップの出力端子からの上記信号Ｏが入力される排他
的論理和回路からなる上記切り換わり検出手段と、上記
排他的論理和回路の出力端子に接続されたインバータ
と、一方の入力端子に上記インバータの出力端子からの
信号Ｑが入力されると共に他方の入力端子に上記基準信
号発生回路から出力されたリセット信号Ｆが入力され、
これらの信号Ｑおよびリセット信号Ｆに基づいて判定信
号を出力するＲＳフリップフロップとを備えて、上記Ｒ
Ｓフリップフロップは、上記コンパレータからオン状態
を表す出力信号が上記第１のＤフリップフロップに入力
され続けている場合には、ヒステリシス特性が正常であ
ることを示す判定信号を出力し、上記コンパレータから
オフ状態を表す出力信号が上記第１のＤフリップフロッ
プに入力された場合には、ヒステリシス特性が非正常で
あることを示す判定信号を出力するようになっている。

【００１４】

【００１５】また、請求項６のコンパレータのヒステリ
シス特性判定方法は、ヒステリシス特性を有するコンパ
レータのヒステリシス特性を判定するコンパレータのヒ
ステリシス特性判定方法において、パルス列が存在する
期間とパルス列が存在しない期間とを有する基準信号を
積分し、その積分された積分信号を上記コンパレータの
入力端子に入力するステップと、上記積分信号を受ける
上記コンパレータの出力信号および該出力信号を遅延さ
せた信号に基づいて、上記コンパレータ部の出力信号が
切り換わった時点を検出し、上記コンパレータのヒステ
リシス特性の良否を判定するステップとを備えたことを
特徴としている。

【００１６】上記請求項６のコンパレータのヒステリシ
ス特性判定方法によれば、上記基準信号のパルス列が存
在する期間では、基準信号を積分する積分定数に基づい
て積分信号のレベルが徐々に増大する一方、パルス列が
存在しない期間では、積分信号のレベルが徐々に減少す
る。上記積分信号を受けて、その積分信号のレベルに応
じてコンパレータ部の出力信号はオンまたはオフする。
例えば、最初のパルス列が存在する期間,パルス列が存
在しない期間および最後のパルス列が存在する期間の３
つの期間を順に有する基準信号の場合、基準信号の最初
のパルス列が存在する期間では、その最初のパルス列が
積分された積分信号のレベルは徐々に大きくなって、オ
ンするスレッショルドレベル以上になると、コンパレー
タの出力信号がオンする。その後、上記積分信号は安定
して略一定になる。そして、上記基準信号のパルス列が
存在しない期間で、積分信号のレベルは、基準信号を積
分する積分定数に基づいて徐々に小さくなり、次の基準
信号の最後のパルス列により積分信号のレベルは再び大
きくなる。このとき、上記基準信号を積分する積分定数
に基づいて、基準信号のパルス列が存在しない期間を任
意に設定することによって、上記パルス列が存在しない
期間の積分信号のレベルの変化を調整することができ、
コンパレータに所望のレベルの積分信号を入力し、コン
パレータ部の出力信号をオンまたはオフさせて、コンパ
レータの出力信号および該出力信号を遅延させた信号に
基づいて上記コンパレータ部の出力信号が切り換わった
時点を検出し、ヒステリシス特性の良否を判定できる。
したがって、上記コンパレータにレベルを徐々に変化さ
せた直流電圧の信号を入力して、ヒステリシス幅を測定
する必要がなく、上記基準信号を用いて、短時間で積分
器付コンパレータのヒステリシス特性の良否を判定でき
る。

【００１７】また、請求項７のコンパレータのヒステリ
シス特性判定方法は、請求項６のコンパレータのヒステ
リシス特性判定方法において、正常なコンパレータと非
正常なコンパレータを判別するために、正常なコンパレ
ータにおいて、上記基準信号の最初のパルス列による積
分信号により上記コンパレータ部の出力信号がオンして
から、上記基準信号の最後のパルス列が存在しなくなる
までの間、上記積分信号のレベルが上記コンパレータが
オフするスレッショルドレベル以下にならないように、
上記基準信号を積分するときの積分定数と上記基準信号
のパルス列が存在しない期間とを設定すると共に、上記
基準信号の最初のパルス列による積分信号により上記コ
ンパレータの出力信号がオンしてから、上記基準信号の
最後のパルス列が存在しなくなるまでの間、上記コンパ
レータの出力信号がオンのままか否かを判定することに
よって、上記コンパレータのヒステリシス特性の良否を
判定することを特徴としている。

【００１８】上記請求項７のコンパレータのヒステリシ
ス特性判定方法によれば、正常なコンパレータにおい
て、最初のパルス列による積分信号によりコンパレータ
の出力信号がオンしてから、最後のパルス列が存在しな
くなるまでの間、上記積分信号がオフするスレッショル
ドレベル以下にならないように、上記基準信号のパルス
列が存在しない期間を設定することによって、ヒステリ
シス特性が正常なコンパレータの出力信号はオンのまま
でオフとならない。一方、上記コンパレータのヒステリ
シス特性が非正常なためにオフするスレッショルドレベ
ルが正常値より大きくヒステリシス幅が小さい場合、基
準信号のパルス列が存在しない期間では、積分信号のレ
ベルが徐々に小さくなって、正常値より大きいオフする
スレッショルドレベル以下になると、コンパレータの出
力信号はオンからオフとなる。そして、上記基準信号の
最後のパルス列が積分器に入力されると、積分信号のレ
ベルが再び大きくなり、積分信号のレベルが正常値より
大きいオフするスレッショルドレベル以下からオンする
スレッショルドレベル以上になって、コンパレータの出
力信号はオフからオンとなる。すなわち、上記基準信号
を積分器に入力している期間内で、コンパレータの出力
信号にチャタリングが生じるのである。このチャタリン
グの有無によって、コンパレータのヒステリシス特性の
良否がわかる。

【００１９】

【発明の実施の形態】以下、この発明のコンパレータの
ヒステリシス特性判定方法およびその装置を図示の実施
の形態により詳細に説明する。

【００２０】図１はこの発明の実施の形態のコンパレー
タのヒステリシス特性判定装置の回路図であり、１は図
示しない積分器付コンパレータに入力するための基準信
号を出力する基準信号発生手段としての基準信号発生回
路、２は上記積分器付コンパレータからのコンパレータ
出力信号を受けて、ヒステリシス特性の良否を判定する
判定手段としての判定回路である。

【００２１】上記基準信号発生回路は、外部からのトリ
ガ信号ＴＲＩＧを受けて、そのトリガ信号ＴＲＩＧがＨ
レベルときに周期１２．５μsecの方形波信号を出力す
る発振器ＩＣ1と、上記発振器ＩＣ1からの方形波信号を
受けて、その方形波信号を１／２⁴分周する分周回路を
構成するＤ(Dlayed)フリップフロップＩＣ2〜ＩＣ5と、
上記ＤフリップフロップＩＣ5の出力端子Ｑからの信号
Ｄを各クロック入力端子ＣＫに受けて、上記信号Ｄの立
ち上がり毎に出力端子Ｑを順次Ｈレベルにするシフトレ
ジスタを構成するＤフリップフロップＩＣ6〜ＩＣ9とを
備えている。なお、上記分周回路のＤフリップフロップ
ＩＣ2〜ＩＣ5の各入力端子ＰＲにトリガ信号ＴＲＩＧを
夫々入力すると共に、各入力端子ＣＬＲにクリア信号Ｃ
ＬＲを入力している。また、上記シフトレジスタのＤフ
リップフロップＩＣ6〜ＩＣ9の各入力端子ＰＲにトリガ
信号ＴＲＩＧを夫々入力すると共に、各入力端子ＣＬＲ
にクリア信号ＣＬＲを入力している。上記シフトレジス
タのＤフリップフロップＩＣ6の入力端子Ｄに抵抗Ｒ1を
介してトリガ信号ＴＲＩＧを入力している。上記トリガ
信号ＴＲＩＧとクリア信号ＣＬＲの初期状態はＬレベル
である。

【００２２】また、上記基準信号発生回路１は、上記分
周回路のＤフリップフロップＩＣ５の出力端子／Ｑから
の信号Ｄが一方の入力端子に入力され、上記シフトレジ
スタのＤフリップフロップＩＣ7の出力端子／Ｑからの
信号Ｉが他方の入力端子に入力された論理和回路ＯＲ
と、上記論理和回路ＯＲの出力端子からの信号Ｊが一方
の入力端子に入力され、他方の入力端子にシフトレジス
タのＤフリップフロップＩＣ9の出力端子／Ｑからの信
号Ｈが入力された論理積回路ＡＮＤ1と、上記論理積回
路ＡＮＤ1の出力端子からの信号Ｋが一方の入力端子が
入力され、上記分周回路のＤフリップフロップＩＣ2の
出力端子Ｑからの信号Ａが他方の入力端子に入力される
と共に、出力端子から基準信号を出力する論理積回路Ａ
ＮＤ2とを備えている。

【００２３】また、上記基準信号発生回路１は、上記Ｄ
フリップフロップＩＣ9からの信号Ｈが一方の入力端子
に入力され、シフトレジスタのＤフリップフロップＩＣ
6の出力端子Ｑからの信号Ｅが他方の入力端子に入力さ
れた論理積回路ＡＮＤ3と、上記論理積回路ＡＮＤ3の出
力端子からの信号Ｌが一方の入力端子が入力され、上記
分周回路のＤフリップフロップＩＣ2からの信号Ａが他
方の入力端子に入力された論理積回路ＡＮＤ4とを備え
ている。

【００２４】また、上記判定回路２は、遅延手段として
のシフトレジスタを構成するＤフリップフロップＩＣ1
0,ＩＣ11と、上記ＤフリップフロップＩＣ10の出力端子
Ｑからの信号Ｎが一方の入力端子に入力され、Ｄフリッ
プフロップＩＣ11の出力端子Ｑからの信号Ｑが他方の入
力端子に入力された切り換わり検出手段としての排他的
論理和回路ＸＯＲと、上記排他的論理和回路ＸＯＲの出
力端子からの信号Ｐが入力端子に入力されたインバータ
ＩＶと、上記インバータＩＶの出力端子からの信号Ｑが
一方の入力端子(プリセット)に入力され、上記基準信号
発生回路１のシフトレジスタのＤフリップフロップＩＣ
7の出力端子Ｑからの信号Ｆが他方の入力端子(リセッ
ト)に入力されると共に、出力端子から判定信号を出力
するＲＳ(Reset-Set)フリップフロップＩＣ12とを備え
ている。なお、上記シフトレジスタのＤフリップフロッ
プＩＣ10の入力端子Ｄに、ヒステリシス特性を判定する
積分器付コンパレータ(図示せず)からのコンパレータ出
力信号を入力している。また、上記シフトレジスタのＤ
フリップフロップＩＣ10,ＩＣ11の各入力端子ＰＲにト
リガ信号ＴＲＩＧを夫々入力すると共に、各入力端子Ｃ
ＬＲにクリア信号ＣＬＲを入力している。

【００２５】図５は上記ＲＳフリップフロップＩＣ12の
真理値表を示しており、時刻Ｔ_nのときの入力と時刻Ｔ
_n+1のときの出力の関係を示している。上記時刻Ｔ_nのと
きの入力であるリセット信号Ｆが“０”のとき、信号Ｑ
が“１”では、判定信号Ｑ_n+1は“１”となる一方、信
号Ｑが“０”では、判定信号Ｑ_n+1は“不定”となる。
また、上記リセット信号が“１”のとき、信号Ｑが
“１”では、判定信号は時刻Ｔ_nのときの状態Ｑ_nのまま
となる一方、信号Ｑが“０”では、判定信号Ｑ_n+1は
“０”となる。すなわち、上記信号Ｑが“１”のとき、
リセット信号Ｆを“０”にすることによって、ＲＳフリ
ップフロップＩＣ12をリセットし、判定信号をＨレベル
にした後、リセット信号Ｆを“０”から“１”にするこ
とによって、ＲＳフリップフロップＩＣ12のリセットが
解除され、その後、信号Ｑが“１”から“０”になる
と、判定信号をＬレベルにするのである。

【００２６】図２は上記ヒステリシス特性判定装置の各
部の信号を示している。

【００２７】以下、図１,図２に従ってヒステリシス特
性判定装置の動作を説明する。

【００２８】まず、図示しないトリガ信号ＴＲＩＧとク
リア信号ＣＬＲとを初期状態のＬレベルからＨレベルに
すると、発振器ＩＣ1は周期１２．５μsecの方形波信号
を出力する。上記ＤフリップフロップＩＣ2は、その方
形波信号を１／２分周して、周期２５μsecの方形波の
信号Ａを出力する。そして、上記ＤフリップフロップＩ
Ｃ3,ＩＣ4,ＩＣ5により順次１／２分周して、周期５０,
１００,２００μsecの方形波の信号Ｂ,Ｃ,Ｄを出力す
る。

【００２９】また、上記ＤフリップフロップＩＣ5から
の信号ＤがシフトレジスタのＤフリップフロップＩＣ6
〜ＩＣ9の各クロック入力端子ＣＫに入力されると、Ｄ
フリップフロップＩＣ6〜ＩＣ9が動作する。つまり、上
記信号Ｄのリーディングエッジ毎(２００μsecの毎)
に、ＤフリップフロップＩＣ6〜ＩＣ8の出力端子Ｑから
の信号Ｅ,Ｆ,Ｇは順次ＬレベルからＨレベルとなり、信
号ＧがＨレベルとなった後、次の信号Ｄのリーディング
エッジでＤフリップフロップＩＣ9の出力端子／Ｑから
の信号ＨがＨレベルからＬレベルとなる。

【００３０】そして、上記論理和回路ＯＲは、Ｄフリッ
プフロップＩＣ5からの信号ＤとＤフリップフロップＩ
Ｃ7からの信号Ｉとの論理和を演算して、その演算結果
を表わす信号Ｊを出力する。上記論理積回路ＡＮＤ1
は、論理和回路ＯＲからの信号ＪとＤフリップフロップ
ＩＣ9からの信号Ｈとの論理積を演算して、その演算結
果を表わす信号Ｋを出力する。そして、上記論理積回路
ＡＮＤ2は、論理積回路ＡＮＤ1からの信号Ｋと分周回路
のＤフリップフロップＩＣ2からの信号Ａとの論理積を
演算して、パルス列が存在する期間とパルス列が存在し
ない期間とを有する基準信号を出力する。

【００３１】また、上記論理積回路ＡＮＤ3は、シフト
レジスタのＤフリップフロップＩＣ6からの信号ＥとＤ
フリップフロップＩＣ9からの信号Ｈとの論理積を演算
して、その演算結果を表わす信号Ｌを出力する。さら
に、上記論理積回路ＡＮＤ4は、論理積回路ＡＮＤ3から
の信号Ｌと分周回路のＤフリップフロップＩＣ2からの
信号Ａとの論理積を演算して、その演算結果を表わす信
号Ｍを出力する。上記シフトレジスタのＤフリップフロ
ップＩＣ8からの信号ＦのリーディングエッジからＤフ
リップフロップＩＣ9からの信号Ｈのトレイリングエッ
ジまでのサンプリング期間内で、信号Ｍにより判定回路
２のシフトレジスタのＤフリップフロップＩＣ10,ＩＣ1
1をシフト動作させて、コンパレータ出力信号をサンプ
リングする。

【００３２】こうして、上記論理積回路ＡＮＤ2から出
力される基準信号は、信号Ｋの最初のトレイリングエッ
ジから次のリーディングエッジまでの所定期間、パルス
列が存在しない。なお、上記基準信号のパルスが存在し
ない期間は、図示しない積分器付コンパレータの積分器
の時定数を考慮して、積分器により基準信号が積分され
た積分信号のレベルが、オフするスレッショルドレベル
以下にならないように設定している。

【００３３】上記ヒステリシス特性判定装置を用いて、
ヒステリシス特性が正常な積分器付コンパレータ(図示
せず)を判定する場合、コンパレータ出力信号はＬレベ
ルのままとなるので、判定回路２のシフトレジスタを構
成するＤフリップフロップＩＣ10,ＩＣ11の出力端子Ｑ
からの信号Ｎ,信号Ｏは、夫々Ｌレベルのまま変わらな
い。したがって、上記排他的論理和ＸＯＲの信号ＰはＬ
レベル、インバータＩＶの信号ＱはＨレベルであるの
で、ＲＳフリップフロップＩＣ12の判定信号は、ヒステ
リシス特性が正常であることを表わすＨレベルのままと
なる。

【００３４】例えば、図３に示すように、上記基準信号
の最初のパルス列の積分期間では、積分器により積分さ
れた積分信号であるコンパレータ部の入力信号は、徐々
に大きくなって、オンするスレッショルドレベルＶTH1
を越えると、コンパレータ部の出力信号は、Ｈレベルか
らＬレベルになる。そして、上記コンパレータ部の入力
信号は、コンパレータ部の入力段でクランプされて略一
定レベルになる。次に、上記基準信号のパルスが存在し
ない期間では、コンパレータ部の入力信号は、徐々に小
さくなる。このとき、上記コンパレータ部の入力信号
は、オフするスレッショルドレベルＶTH2以下にならな
いので、コンパレータ部の出力信号は、Ｌレベルのまま
変化しない。そして、上記基準信号の最後のパルス列が
入力されると、再びコンパレータ部の入力信号は、徐々
に大きくなる。そして、上記基準信号の最後のパルス列
が存在しなくなると、コンパレータ部の入力信号が徐々
に小さくなって、オフするスレッショルドレベルＶTH2
より小さくなると、コンパレータ部の出力信号は、Ｌレ
ベルからＨレベルになる。

【００３５】一方、図１,図２において、上記積分器付
コンパレータのヒステリシス特性が非正常なために、オ
フするスレッショルドレベルが正常値より大きく、ヒス
テリシス幅が小さい場合、図２に示すコンパレータ出力
信号の点線(コンパレータＮＧ時)で示すように、サンプ
リング期間内でＬレベルのままとならず、一時的にＨレ
ベルとなるいわゆるチャタリングが生じる。このため、
上記判定回路２のシフトレジスタを構成するＤフリップ
フロップＩＣ10,ＩＣ11からの信号Ｎ,信号Ｏは、上記コ
ンパレータ出力信号のリーディングエッジから順次遅れ
てＬレベルからＨレベルとなる。したがって、上記信号
Ｎと信号Ｏのオンオフ状態が異なるとき、排他的論理和
ＸＯＲの信号ＰはＬレベルからＨレベルとなり、インバ
ータＩＶの信号ＱはＨレベルからＬレベルになるので、
ＲＳフリップフロップＩＣ12からの判定信号は、Ｈレベ
ルからヒステリシス特性が非正常であることを表わすＬ
レベルとなる。

【００３６】例えば、図４に示すように、上記基準信号
の最初のパルス列の積分期間では、積分器により積分さ
れた積分信号であるコンパレータ部の入力信号が徐々に
大きくなって、オンするスレッショルドレベルＶTH3を
越えると、コンパレータ部の出力信号は、Ｈレベルから
Ｌレベルになる。そして、上記コンパレータ部の入力信
号は、クランプされて略一定レベルになる。次に、上記
基準信号のパルスが存在しない期間では、コンパレータ
部の入力信号が徐々に小さくなる。このとき、上記コン
パレータ部のオフするスレッショルドレベルＶTH4が正
常時よりも大きいため、コンパレータ部の入力信号がオ
フするスレッショルドレベルＶTH4以下になって、コン
パレータ部の出力信号がＬレベルからＨレベルとなる。
次に、上記基準信号の最後のパルス列が入力されると、
再びコンパレータ部の入力信号が徐々に大きくなって、
オンするスレッショルドレベルＶTH3を越えると、コン
パレータ部の入力信号は、ＨレベルからＬレベルにな
る。そして、上記基準信号の最後のパルス列が存在しな
くなると、コンパレータ部の入力信号が徐々に小さくな
って、オフするスレッショルドレベルＶTH4以下になる
と、コンパレータ部の出力信号は、ＬレベルからＨレベ
ルになる。

【００３７】図６は上記積分器付コンパレータの一例の
回路図を示しており、この積分器付コンパレータは、検
波部３と積分器４およびコンパレータ部５を備えてい
る。なお、図６において、バイアス信号を検波部３とコ
ンパレータ部４に入力すると共に、電源Ｖccを検波部３
と積分器４およびコンパレータ部５に入力している。

【００３８】上記積分器４は、抵抗Ｒ11トランジスタＴ
r11,Ｔr12およびコンデンサＣ1で構成しており、この積
分器付コンパレータにコンパレータ入力信号として基準
信号のパルス列を検波部３を介して入力すると、コンデ
ンサＣ1に充電電流(Ｉ1−Ｉ2)による充電と放電電流Ｉ2
による放電を繰り返す。このとき、上記コンデンサＣ1
の端子電圧は、ゼロから徐々に上昇するが、トランジス
タＴr1,Ｔr2により３ＶBEでクランプするようにしてい
る。上記基準信号を入力する前は、トランジスタＴr4の
ベース電位は(２ＶBE＋Ｒ12×Ｉ3)である。上記積分器
付コンパレータにパルス抜けのない基準信号を入力する
と、充放電によりコンデンサＣ1の端子電圧が徐々に上
昇すると共に、トランジスタＴr3のベース電位が上昇す
る。そして、上記トランジスタＴr3のベース電位がトラ
ンジスタＴr4のベース電位(２ＶBE＋Ｒ12×Ｉ3)を越え
ると、正帰還がかかって、トランジスタＴr3にコレクタ
電流が流れて、カレントミラー回路６を介して抵抗Ｒ13
に電流Ｉ4が流れる。上記電流Ｉ4が流れると、トランジ
スタＴr5がオンし、抵抗Ｒ14とトランジスタＴr5に電流
Ｉ5が流れて、トランジスタＴr5のコレクタから出力さ
れるコンパレータ出力信号Ｖoは、ＨレベルからＬレベ
ルとなる。

【００３９】次に、上記基準信号のパルス列が存在しな
くなると、積分器４のコンデンサＣ1は放電のみとな
り、コンデンサＣ1の端子電圧は徐々に小さくなる。こ
のとき、上記電流Ｉ3が流れていないので、トランジス
タＴr4のベース電位は２ＶBEとなる。上記トランジスタ
Ｔr3のベース電位が２ＶBE以下になると、抵抗Ｒ13に電
流が流れなくなり、トランジスタＴr5がオフして、電流
Ｉ5が流れなくなる。したがって、上記トランジスタＴr
5のコレクタからのコンパレータ出力信号Ｖoは、Ｌレベ
ルからＨレベルとなる。

【００４０】上記積分器付コンパレータにおいて、積分
器４のコンデンサＣ1の端子電圧がオンするスレッショ
ルドレベル(２ＶBE＋Ｒ12×Ｉ3)からオフするスレッシ
ョルドレベル(２ＶBE)まで放電するときの時間Ｔは、ヒ
ステリシス幅Ｖ(＝Ｒ12×Ｉ3)と積分器４のコンデンサ
Ｃ1の容量Ｃおよび放電電流Ｉ2によって、次式で表され
る。

【００４１】Ｔ ＝ Ｃ×Ｖ／Ｉ2 上式を用いて、基準信号のパルスが存在しない期間を時
間Ｔよりも小さく設定することによって、コンパレータ
部５に入力された積分信号が、オフするスレッショルド
レベルより小さくなって、コンパレータ出力信号Ｖoが
反転しないようにしている。

【００４２】このように、上記積分器付コンパレータの
積分器の積分定数に基づいて、基準信号のパルスが存在
しない期間を任意に設定することによって、上記パルス
列が存在しない期間における積分信号のレベル変化を調
整して、コンパレータ部に所望のレベルの積分信号を入
力できる。したがって、上記積分信号を受けるコンパレ
ータ部の出力信号がオンするかオフするかを判定するこ
とによって、短時間で積分器付コンパレータのヒステリ
シス特性の良否を判定することができる。

【００４３】また、上記基準信号の最初のパルス列によ
る積分信号によりコンパレータ部の出力信号がオンして
から、基準信号の最後のパルス列が存在しなくなるまで
の間、積分信号のレベルがオフするスレッショルドレベ
ル以下にならないように、積分器の積分定数に基づいて
基準信号のパルス列が存在しない期間を設定すると共
に、上記基準信号の最初のパルス列によりコンパレータ
部の出力信号がオンしてから、基準信号の最後のパルス
列が存在しなくなるまでの間、判定回路２によりコンパ
レータ部の出力信号がオンのままか否かを判定するによ
って、積分器付コンパレータのヒステリシス特性の良否
を容易に判定することができる。

【００４４】また、上記判定回路２の排他的論理和ＸＯ
Ｒは、上記基準信号の最初のパルス列による積分信号に
よりコンパレータ部の出力信号がオンしてから、基準信
号の最後のパルス列が存在しなくなるまでの間、シフト
レジスタのＤフリップフロップＩＣ10の信号Ｎとフリッ
プフロップＩＣ11により遅延された信号Ｏとに基づい
て、コンパレータ部の出力信号が切り換わった時点を検
出するので、その時点でＲＳフリップフロップＩＣ12
は、コンパレータ部の出力信号がオンのままでなくオフ
したことを表わす判定信号を出力する。したがって、上
記ＤフリップフロップＩＣ10,ＩＣ11および排他的論理
和ＸＯＲによりコンパレータ部の出力信号の変化を判定
することができ、その判定結果によって、コンパレータ
部の出力信号がオンのままか否かを判定することができ
る。

【００４５】上記実施の形態では、上記コンパレータ部
がオフするスレッショルドレベル以下にならないよう
に、上記基準信号のパルス列が存在しない期間を設定し
て、基準信号の最初のパルス列によりコンパレータ部の
出力信号がオンしてから、基準信号の最後のパルス列が
存在しなくなるまでの間、オフするスレッショルドレベ
ルが正常レベルより大きいかどうかを判定したが、その
判定に加えて、オフするスレッショルドレベルが正常値
より小さいかどうかを判定してもよい。つまり、上記コ
ンパレータ部がオフするスレッショルドレベル以下にな
るように、基準信号のパルス列が存在しない期間を設定
して、基準信号の最初のパルス列によりコンパレータ部
の出力信号がオンしてから、基準信号の最後のパルス列
が存在しなくなるまでの間に、コンパレータ出力信号が
オンからオフして、オフするスレッショルドレベルが正
常値より小さいかどうかを判定してもよい。

【００４６】また、上記実施の形態では、上記シフトレ
ジスタのＤフリップフロップＩＣ10,ＩＣ11と排他的論
理和回路ＸＯＲおよびＲＳフリップフロップＩＣ12で判
定手段としての判定回路２を構成したが、判定手段はこ
れに限らず、パルス列が存在する期間とパルス列が存在
しない期間とを有する基準信号を積分器付コンパレータ
に入力したときに、積分器付コンパレータの出力信号に
基づいて、ヒステリシス特性の良否を判別できる判定手
段であればよい。

【００４７】また、上記実施の形態では、上記積分器付
コンパレータのヒステリシス特性の良否判定を行った
が、積分器のないコンパレータのヒステリシス特性の良
否判定にこの発明を適用してもよい。その場合、上記基
準信号発生手段からの基準信号を積分して、その積分信
号をコンパレータに出力する積分手段を備える。

【００４８】また、上記実施の形態では、最初のパルス
列が存在する期間,パルス列が存在しない期間および最
後のパルス列が存在する期間の３つの期間を有する基準
信号を積分器付コンパレータに入力したが、基準信号は
これに限らず、パルス列が存在する期間とパルス列が存
在しない期間とを適宜組み合わせた基準信号でもよい。

【００４９】

【発明の効果】以上より明らかなように、請求項１の発
明のコンパレータのヒステリシス特性判定方法は、積分
器とヒステリシス特性を有するコンパレータ部とが直列
接続された積分器付コンパレータのヒステリシス特性を
判定するコンパレータのヒステリシス特性判定方法にお
いて、パルス列が存在する期間とパルス列が存在しない
期間とを有する基準信号を積分器の入力端子に入力する
ステップと、上記積分器から出力された積分信号を受け
るコンパレータ部の出力信号および該出力信号を遅延さ
せた信号に基づいて、上記コンパレータ部の出力信号が
切り換わった時点を検出し、積分器付コンパレータのヒ
ステリシス特性の良否を判定するステップとを備えたも
のである。

【００５０】したがって、上記請求項１のコンパレータ
のヒステリシス特性判定方法によれば、例えば、上記基
準信号が、最初のパルス列が存在する期間,パルス列が
存在しない期間および最後のパルス列が存在する期間の
３つの期間を順に有する場合、基準信号の最初のパルス
列が存在する期間で、積分信号のレベルは徐々に増大し
て略一定になった後、次の基準信号のパルス列が存在し
ない期間で、積分信号のレベルは、積分器の積分定数に
基づいて徐々に小さくなり、基準信号の最後のパルス列
が存在する期間で、積分信号のレベルは再び大きくな
る。このとき、上記積分器付コンパレータの積分器の積
分定数に基づいて、基準信号のパルス列が存在しない期
間を任意に設定し、所望のレベル変化をする積分信号を
コンパレータ部に入力して、その積分信号を受けるコン
パレータ部の出力信号がオンするかオフするかを判定す
ることによって、短時間で積分器付コンパレータのヒス
テリシス特性の良否を判定することができる。

【００５１】また、請求項２のコンパレータのヒステリ
シス特性判定方法は、請求項１のコンパレータのヒステ
リシス特性判定方法において、正常なコンパレータと非
正常なコンパレータを判別するために、正常なコンパレ
ータにおいて、基準信号の最初のパルス列による積分信
号によりコンパレータ部の出力信号がオンしてから、上
記基準信号の最後のパルス列が存在しなくなるまでの
間、上記積分信号のレベルがコンパレータ部がオフする
スレッショルドレベル以下にならないように、積分器の
積分定数に基づいて基準信号のパルス列が存在しない期
間を設定すると共に、基準信号の最初のパルス列による
積分信号によりコンパレータ部の出力信号がオンしてか
ら、上記基準信号の最後のパルス列が存在しなくなるま
での間、コンパレータ部の出力信号がオンのままか否か
を判定することによって、上記積分器付コンパレータの
ヒステリシス特性の良否を判定するものである。

【００５２】上記請求項２のコンパレータのヒステリシ
ス特性判定方法によれば、上記積分信号のレベルをオン
するスレッショルドレベル以上にして、コンパレータ部
の出力信号を一旦オンした後、基準信号の最後のパルス
列が存在しなくなるまで、積分信号のレベルをオフする
スレッショルドレベル以下にならないように変化させ
て、その積分信号の変化に対してコンパレータ部の出力
信号がオンのままか否かを判定することによって、積分
器付コンパレータのヒステリシス特性の良否を容易に判
定することができる。つまり、正常な積分器付コンパレ
ータにおいて、上記コンパレータ部の出力信号がオンし
てから、基準信号の最後のパルス列が存在しなくなるま
での間、積分信号のレベルがオフするスレッショルドレ
ベル以下にならないようにしたにも係わらず、コンパレ
ータ部の出力信号がオフとなった場合、その積分器付コ
ンパレータは非正常であると判別するのである。

【００５３】また、請求項３のコンパレータのヒステリ
シス特性判定装置は、積分器とヒステリシス特性を有す
るコンパレータ部とが直列接続された積分器付コンパレ
ータのヒステリシス特性を判定するコンパレータのヒス
テリシス特性判定装置において、基準信号発生手段は、
パルス列が存在する期間とパルス列が存在しない期間と
を有する基準信号を積分器の入力端子に出力すると共
に、判定手段は、上記積分器から出力された積分信号を
受けるコンパレータ部の出力信号を遅延する遅延手段
と、上記コンパレータ部の出力信号と上記遅延手段の出
力信号とに基づいて上記コンパレータ部の出力信号が切
り換わった時点を検出する切り換わり検出手段とを含ん
で、積分器付コンパレータのヒステリシス特性の良否を
判定するものである。

【００５４】上記請求項３のコンパレータのヒステリシ
ス特性判定装置によれば、例えば、上記基準信号発生手
段からの基準信号が、最初のパルス列が存在する期間,
パルス列が存在しない期間および最後のパルス列が存在
する期間の３つの期間を順に有する場合、基準信号の最
初のパルス列が存在する期間で、積分信号のレベルは徐
々に増大して略一定になった後、次の基準信号のパルス
列が存在しない期間で、積分信号のレベルは、積分器の
積分定数に基づいて徐々に小さくなり、基準信号の最後
のパルス列が存在する期間で、積分信号のレベルは再び
大きくなる。このとき、上記積分器付コンパレータの積
分器の積分定数に基づいて、基準信号のパルス列が存在
しない期間を任意に設定し、所望のレベル変化をする積
分信号をコンパレータ部に入力して、その積分信号を受
けるコンパレータ部の出力信号がオンするかオフするか
を判定することによって、短時間で積分器付コンパレー
タのヒステリシス特性の良否を判定することができる。
この場合、上記コンパレータ部の出力信号がオンしてか
ら基準信号の最後のパルス列が存在しなくなるまでの間
に、上記コンパレータ部の出力信号と遅延手段の出力信
号とに基づいて、上記切り換わり検出手段がコンパレー
タ部の出力信号が切り換わった時点を検出することによ
って、判定手段は、その時点でコンパレータ部の出力信
号がオンのままでなくオフしたと判定する。したがっ
て、上記切り換わり検出手段によりコンパレータ部の出
力信号の変化を判定することができ、その判定結果によ
って、判定手段は、コンパレータ部の出力信号がオンの
ままか否かを判定することができる。

【００５５】また、請求項４のコンパレータのヒステリ
シス特性判定装置は、請求項３のコンパレータのヒステ
リシス特性判定装置において、上記基準信号発生手段
は、正常なコンパレータと非正常なコンパレータを判別
するために、正常なコンパレータにおいては、最初のパ
ルス列による積分信号によりコンパレータ部の出力信号
がオンしてから、最後のパルス列が存在しなくなるまで
の間、上記積分信号のレベルが上記コンパレータ部がオ
フするスレッショルドレベル以下にならないようなパル
ス列が存在しない期間を有する基準信号を発生すると共
に、上記判定手段は、基準信号の最初のパルス列による
積分信号によりコンパレータ部の出力信号がオンしてか
ら、基準信号の最後のパルス列が存在しなくなるまでの
間、コンパレータ部の出力信号がオンのままか否かを判
定するものである。

【００５６】上記請求項４のコンパレータのヒステリシ
ス特性判定装置によれば、上記積分信号のレベルをオン
するスレッショルドレベル以上にして、コンパレータ部
の出力信号を一旦オンした後、基準信号の最後のパルス
列が存在しなくなるまで、積分信号のレベルをオフする
スレッショルドレベル以下にならないように変化させ
て、その積分信号の変化に対してコンパレータ部の出力
信号がオンのままか否かを判定することによって、積分
器付コンパレータのヒステリシス特性の良否を容易に判
定することができる。つまり、正常な積分器付コンパレ
ータにおいて、上記コンパレータ部の出力信号がオンし
てから、基準信号の最後のパルス列が存在しなくなるま
での間、積分信号のレベルがオフするスレッショルドレ
ベル以下にならないようにしたにも係わらず、コンパレ
ータ部の出力信号がオフとなった場合、判定手段は、そ
の積分器付コンパレータは非正常であると判別するので
ある。

【００５７】また、請求項５のコンパレータのヒステリ
シス特性判定装置は、請求項３または４のコンパレータ
のヒステリシス特性判定装置において、上記判定手段
は、上記コンパレータ部からの出力信号が入力される第
１のＤフリップフロップと、この第１のＤフリップフロ
ップの出力端子からの信号Ｎが入力されて上記信号Ｎを
遅延した信号Ｏを出力する第２のＤフリップフロップと
からなる上記遅延手段と、一方の入力端子に上記第１の
Ｄフリップフロップの出力端子からの上記信号Ｎが入力
されると共に、他方の入力端子に上記第２のＤフリップ
フロップの出力端子からの上記信号Ｏが入力される排他
的論理和回路からなる上記切り換わり検出手段と、上記
排他的論理和回路の出力端子に接続されたインバータ
と、一方の入力端子に上記インバータの出力端子からの
信号Ｑが入力されると共に他方の入力端子に上記基準信
号発生回路から出力されたリセット信号Ｆが入力され、
これらの信号Ｑおよびリセット信号Ｆに基づいて判定信
号を出力するＲＳフリップフロップとを備えて、上記Ｒ
Ｓフリップフロップは、上記コンパレータからオン状態
を表す出力信号が上記第１のＤフリップフロップに入力
され続けている場合には、ヒステリシス特性が正常であ
ることを示す判定信号を出力し、上記コンパレータから
オフ状態を表す出力信号が上記第１のＤフリップフロッ
プに入力された場合には、ヒステリシス特性が非正常で
あることを示す判定信号を出力するようになっている。

【００５８】

【００５９】また、請求項６のコンパレータのヒステリ
シス特性判定方法は、ヒステリシス特性を有するコンパ
レータのヒステリシス特性を判定するコンパレータのヒ
ステリシス特性判定方法において、パルス列が存在する
期間とパルス列が存在しない期間とを有する基準信号を
積分し、その積分された積分信号をコンパレータの入力
端子に入力するステップと、上記積分信号を受けるコン
パレータの出力信号号および該出力信号を遅延させた信
号に基づいて、上記コンパレータ部の出力信号が切り換
わった時点を検出し、コンパレータのヒステリシス特性
の良否を判定するステップとを備えたものである。

【００６０】上記請求項６のコンパレータのヒステリシ
ス特性判定方法によれば、例えば、上記基準信号が、最
初のパルス列が存在する期間,パルス列が存在しない期
間および最後のパルス列が存在する期間の３つの期間を
順に有する場合、基準信号の最初のパルス列が存在する
期間で、積分信号のレベルは徐々に増大して略一定にな
った後、次の基準信号のパルス列が存在しない期間で、
積分信号のレベルは、積分器の積分定数に基づいて徐々
に小さくなり、基準信号の最後のパルス列が存在する期
間で、積分信号のレベルは再び大きくなる。このとき、
上記積分器付コンパレータの積分器の積分定数に基づい
て、基準信号のパルス列が存在しない期間を任意に設定
し、所望のレベル変化をする積分信号をコンパレータに
入力して、その積分信号を受けるコンパレータの出力信
号がオンするかオフするかを判定することによって、短
時間でコンパレータのヒステリシス特性の良否を判定す
ることができる。

【００６１】また、請求項７のコンパレータのヒステリ
シス特性判定方法は、請求項６のコンパレータのヒステ
リシス特性判定方法において、正常なコンパレータと非
正常なコンパレータを判別するために、正常なコンパレ
ータにおいて、基準信号の最初のパルス列による積分信
号によりコンパレータ部の出力信号がオンしてから、上
記基準信号の最後のパルス列が存在しなくなるまでの
間、上記積分信号のレベルが上記コンパレータがオフす
るスレッショルドレベル以下にならないように、上記基
準信号を積分するときの積分定数と基準信号のパルス列
が存在しない期間とを設定すると共に、基準信号の最初
のパルス列による積分信号によりコンパレータの出力信
号がオンしてから、基準信号の最後のパルス列が存在し
なくなるまでの間、コンパレータの出力信号がオンのま
まか否かを判定することによって、コンパレータのヒス
テリシス特性の良否を判定するものである。

【００６２】上記請求項７のコンパレータのヒステリシ
ス特性判定方法によれば、上記積分信号のレベルをオン
するスレッショルドレベル以上にして、コンパレータの
出力信号を一旦オンした後、基準信号の最後のパルス列
が存在しなくなるまで、積分信号のレベルをオフするス
レッショルドレベル以下にならないように変化させて、
その積分信号の変化に対してコンパレータの出力信号が
オンのままか否かを判定することによって、コンパレー
タのヒステリシス特性の良否を容易に判定することがで
きる。つまり、正常なコンパレータにおいて、上記コン
パレータの出力信号がオンしてから、基準信号の最後の
パルス列が存在しなくなるまでの間、積分信号のレベル
がオフするスレッショルドレベル以下にならないように
したにも係わらず、コンパレータの出力信号がオフとな
った場合、そのコンパレータは非正常であると判別する
のである。

【図面の簡単な説明】

【図１】 図１はこの発明の実施の形態のコンパレータ
のヒステリシス特性判定装置の回路図である。

【図２】 図２は上記ヒステリシス特性判定装置の各部
の信号を示す図である。

【図３】 図３は上記ヒステリシス特性判定装置を用い
て、ヒステリシス特性が正常な積分器付コンパレータに
基準信号を入力したときのコンパレータ部の入力信号と
出力信号を示す図である。

【図４】 図４は上記ヒステリシス特性判定装置を用い
て、ヒステリシス特性が非正常な積分器付コンパレータ
に基準信号を入力したときのコンパレータ部の入力信号
と出力信号を示す図である。

【図５】 図５は上記ヒステリシス特性判定装置の判別
回路のフリップフロップとその真理値表を示す図であ
る。

【図６】 図６は積分器付コンパレータの一例を示す回
路図である。

【図７】 図７は従来の積分器付コンパレータのヒステ
リシス特性の良否を判定する方法を説明する概略図であ
る。

【図８】 図８は上記積分器付コンパレータのヒステリ
シス特性判定方法を説明するためのコンパレータ部の入
力信号と出力信号を示す図である。

【符号の説明】

１…基準信号発生回路、２…判定回路、ＩＣ1…発振
器、ＩＣ2〜ＩＣ5…分周回路のＤフリップフロップ、Ｉ
Ｃ6〜ＩＣ9…シフトレジスタのＤフリップフロップ、Ｏ
Ｒ…論理和回路、ＡＮＤ1〜4…論理積回路、ＩＣ10〜Ｉ
Ｃ11…シフトレジスタのＤフリップフロップ、ＸＯＲ…
排他的論理和回路、ＩＶ…インバータ、ＩＣ12…ＲＳフ
リップフロップ。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 - 31/3193 G01R 19/165 G01R 31/26 - 31/27

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 積分器とヒステリシス特性を有するコン
   パレータ部とが直列接続された積分器付コンパレータの
   ヒステリシス特性を判定するコンパレータのヒステリシ
   ス特性判定方法において、 パルス列が存在する期間とパルス列が存在しない期間と
   を有する基準信号を上記積分器の入力端子に入力するス
   テップと、 上記積分器から出力された積分信号を受ける上記コンパ
   レータ部の出力信号および該出力信号を遅延させた信号
   に基づいて、上記コンパレータ部の出力信号が切り換わ
   った時点を検出し、上記積分器付コンパレータのヒステ
   リシス特性の良否を判定するステップとを備えたことを
   特徴とするコンパレータのヒステリシス特性判定方法。
2. 【請求項２】 請求項１に記載のコンパレータのヒステ
   リシス特性判定方法において、正常なコンパレータと非
   正常なコンパレータを判別するために、正常なコンパレ
   ータにおいて、上記基準信号の最初のパルス列による積
   分信号により上記コンパレータ部の出力信号がオンして
   から、上記基準信号の最後のパルス列が存在しなくなる
   までの間、上記積分信号のレベルが上記コンパレータ部
   がオフするスレッショルドレベル以下にならないよう
   に、上記積分器の積分定数に基づいて上記基準信号のパ
   ルス列が存在しない期間を設定すると共に、上記基準信
   号の最初のパルス列による積分信号により上記コンパレ
   ータ部の出力信号がオンしてから、上記基準信号の最後
   のパルス列が存在しなくなるまでの間、上記コンパレー
   タ部の出力信号がオンのままか否かを判定することによ
   って、上記積分器付コンパレータのヒステリシス特性の
   良否を判定することを特徴とするコンパレータのヒステ
   リシス特性判定方法。
3. 【請求項３】 積分器とヒステリシス特性を有するコン
   パレータ部とが直列接続された積分器付コンパレータの
   ヒステリシス特性を判定するコンパレータのヒステリシ
   ス特性判定装置において、 パルス列が存在する期間とパルス列が存在しない期間と
   を有する基準信号を発生して、その基準信号を上記積分
   器の入力端子に出力する基準信号発生手段と、 上記積分器から出力された積分信号を受ける上記コンパ
   レータ部の出力信号を遅延する遅延手段、および上記コ
   ンパレータ部の出力信号と上記遅延手段の出力信号とに
   基づいて上記コンパレータ部の出力信号が切り換わった
   時点を検出する切り換わり検出手段を含んで、上記積分
   器付コンパレータのヒステリシス特性の良否を判定する
   判定手段とを備えたことを特徴とするコンパレータのヒ
   ステリシス特性判定装置。
4. 【請求項４】 請求項３に記載のコンパレータのヒステ
   リシス特性判定装置において、上記基準信号発生手段
   は、正常なコンパレータと非正常なコンパレータを判別
   するために、正常なコンパレータにおいては、最初のパ
   ルス列による積分信号により上記コンパレータ部の出力
   信号がオンしてから、最後のパルス列が存在しなくなる
   までの間、上記積分信号のレベルが上記コンパレータ部
   がオフするスレッショルドレベル以下にならないような
   パルス列が存在しない期間を有する基準信号を発生し、
   上記判定手段は、上記基準信号の最初のパルス列による
   積分信号により上記コンパレータ部の出力信号がオンし
   てから、上記基準信号の最後のパルス列が存在しなくな
   るまでの間、上記コンパレータ部の出力信号がオンのま
   まか否かを判定することを特徴とするコンパレータのヒ
   ステリシス特性判定装置。
5. 【請求項５】 請求項３または４に記載のコンパレータ
   のヒステリシス特性判定装置において、 上記判定手段は、 上記コンパレータ部からの出力信号が入力される第１の
   Ｄフリップフロップと、この第１のＤフリップフロップ
   の出力端子からの信号Ｎが入力されて上記信号Ｎを遅延
   した信号Ｏを出力する第２のＤフリップフロップとから
   なる上記遅延手段と、 一方の入力端子に上記第１のＤフリップフロップの出力
   端子からの上記信号Ｎが入力されると共に、他方の入力
   端子に上記第２のＤフリップフロップの出力端子からの
   上記信号Ｏが入力される排他的論理和回路からなる上記
   切り換わり検出手段と、 上記排他的論理和回路の出力端子に接続されたインバー
   タと、 一方の入力端子に上記インバータの出力端子からの信号
   Ｑが入力されると共に他方の入力端子に上記基準信号発
   生回路から出力されたリセット信号Ｆが入力され、これ
   らの信号Ｑおよびリセット信号Ｆに基づいて判定信号を
   出力するＲＳフリップフロップとを備えて、 上記ＲＳフリップフロップは、上記コンパレータからオ
   ン状態を表す出力信号が上記第１のＤフリップフロップ
   に入力され続けている場合には、ヒステリシス特性が正
   常であることを示す判定信号を出力し、上記コンパレー
   タからオフ状態を表す出力信号が上記第１のＤフリップ
   フロップに入力された場合には、ヒステリシス特性が非
   正常であることを示す判定信号を出力するようになって
   いることを特徴とするヒステリシス特性判定装置。
6. 【請求項６】 ヒステリシス特性を有するコンパレータ
   のヒステリシス特性を判定するコンパレータのヒステリ
   シス特性判定方法において、 パルス列が存在する期間とパルス列が存在しない期間と
   を有する基準信号を積分し、その積分された積分信号を
   上記コンパレータの入力端子に入力するステップと、 上記積分信号を受ける上記コンパレータの出力信号およ
   び該出力信号を遅延させた信号に基づいて、上記コンパ
   レータ部の出力信号が切り換わった時点を検出し、上記
   コンパレータのヒステリシス特性の良否を判定するステ
   ップとを備えたことを特徴とするコンパレータのヒステ
   リシス特性判定方法。
7. 【請求項７】 請求項６に記載のコンパレータのヒステ
   リシス特性判定方法において、正常なコンパレータと非
   正常なコンパレータを判別するために、正常なコンパレ
   ータにおいて、上記基準信号の最初のパルス列による積
   分信号により上記コンパレータの出力信号がオンしてか
   ら、上記基準信号の最後のパルス列が存在しなくなるま
   での間、上記積分信号のレベルが上記コンパレータがオ
   フするスレッショルドレベル以下にならないように、上
   記基準信号を積分するときの積分定数と上記基準信号の
   パルス列が存在しない期間とを設定すると共に、上記基
   準信号の最初のパルス列による積分信号により上記コン
   パレータの出力信号がオンしてから、上記基準信号の最
   後のパルス列が存在しなくなるまでの間、上記コンパレ
   ータの出力信号がオンのままか否かを判定することによ
   って、上記コンパレータのヒステリシス特性の良否を判
   定することを特徴とするコンパレータのヒステリシス特
   性判定方法。