JP3266963B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3266963B2
JP3266963B2 JP03918193A JP3918193A JP3266963B2 JP 3266963 B2 JP3266963 B2 JP 3266963B2 JP 03918193 A JP03918193 A JP 03918193A JP 3918193 A JP3918193 A JP 3918193A JP 3266963 B2 JP3266963 B2 JP 3266963B2
Authority
JP
Japan
Prior art keywords
resist
ion implantation
pattern
substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03918193A
Other languages
English (en)
Other versions
JPH06252043A (ja
Inventor
政孝 遠藤
照人 大西
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP03918193A priority Critical patent/JP3266963B2/ja
Publication of JPH06252043A publication Critical patent/JPH06252043A/ja
Application granted granted Critical
Publication of JP3266963B2 publication Critical patent/JP3266963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものである。
【0002】
【従来の技術】半導体製造において、イオン注入、特に
高ドーズのイオン注入後のレジスト除去は、通常の酸洗
浄によっては不可能であるために、O2を用いたドライ
のアッシングにより行われている。ところが、この方法
によっても完全にレジスト除去はできないという問題が
生じていた。
【0003】以下図面を参照しながら、上記した従来の
パターン形成方法の一例について説明する。図3は従来
のパターン形成方法の工程断面図を示すものである。
【0004】図3(a)では基板1上に、ノボラック樹
脂とナフトキノンジアジドよりなるレジスト(東京応化
製TSMR−V3)2を1.5ミクロン厚に形成する。
イオン注入用の所望のマスク3を介してi線ステッパ
(NA0.50)にて露光4を行い(図3(b))、こ
の後図3(c)では、露光後加熱、現像により、ポジ型
のパターン2Aを形成した。次に高ドーズ(5X1
16)のAs+5をパターン2Aをマスクとして基板に
注入した。この後図3(d)では、パターン2Aを除去
しようとしたが、イオン注入によりレジスト表面が変質
したために、通常の硫酸と過酸化水素水の混合溶液によ
っては全く除去できず、代わりにO2を用いたドライの
アッシング9を行った。レジストパターン2Aはアッシ
ングによりほぼ除去されたが、完全ではなく、残さやパ
ーティクル10が基板1上に観察された(図3
(e))。
【0005】
【発明が解決しようとする課題】このような残さやパー
ティクルは、後工程での不良要因となり、素子の歩留り
低下の原因となっている。また、このような残さやパー
ティクルを取り除くためにさらに酸洗浄を行うことも考
えられるが、ドライアッシング工程ですでに悪くなって
いるスループットが、さらに悪化し、また、プロセスコ
ストも非常に悪くなることから、工業的に採用するには
困難だった。
【0006】本発明は上記問題点に鑑み、イオン注入後
のレジストの除去を高精度に、かつ、簡易的に行う方法
を提供するものである。
【0007】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、所望のイオン注入後に、イオン注入のド
ーズ量よりも低い酸素または水素のイオン注入を行なう
ことにより、性能や生産性の悪いドライアッシングを用
いることなく、酸性溶液のみでレジストパターンを完全
に除去することを特徴とするものである。
【0008】すなわち、本発明は、基板上にレジストを
形成する工程と、所望のマスクを用いて露光し、現像に
よりレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして基板にイオン注入を行う工程
と、前記イオン注入のドーズ量よりも低い酸素または水
素のイオン注入を行なう工程と、酸性溶液により前記レ
ジストパターンを除去する工程とを備えたパターン形成
方法である。
【0009】
【作用】通常、高ドーズのイオン注入を行なうことによ
り、レジストの表面は、炭素原子の多い膜に改質され、
酸性溶液では酸化することが困難である。本発明の方法
によれば、酸素原子または水素原子が炭素原子が多い膜
中に入ることによって、膜中の炭素-炭素結合を弱める
ことができる。このことにより、酸性溶液のみで容易に
膜を酸化除去することができる。本発明の方法は、酸素
または水素のイオン注入のドーズ量を制御することによ
り、レジスト膜の表面硬化している膜厚の如何にかかわ
らず有効な方法である。酸素または水素のイオン注入の
ドーズ量は、任意であるが、これらのイオンによる膜表
面の硬化作用の弊害を回避するために、通常、初めに行
なわれる高ドーズのイオン注入よりも低いドーズ量であ
ることが望ましい。また、これらの酸素または水素のイ
オンは、基板に注入されてもなんら素子の特性に悪影響
を与えることはない。
【0010】
【実施例】
(実施例1)以下本発明の一実施例のパターン形成方法
について、図1を参照しながら説明する。
【0011】図1(a)では基板1上に、ノボラック樹
脂とナフトキノンジアジドよりなるレジスト(東京応化
製TSMR−V3)2を1.5ミクロン厚に形成する。
図1(b)では、イオン注入用の所望のマスク3を介し
てi線ステッパ(NA0.50)にて露光4を行い、こ
の後、露光後加熱、現像により、ポジ型のパターン2A
を形成した(図1(c))。次に高ドーズ(5X1
16)のAs+5をパターン2Aをマスクとして基板に
注入した。
【0012】この後図1(d)では、4X1012の酸素
6を注入して、膜表面を酸化され易く改質した。この後
図1(e)では、130℃で硫酸:過酸化水素水=5:
1の酸性溶液10分にて洗浄をおこなったところ、レジ
ストパターン2Aは、残さやパーティクルなく完全に除
去できた。
【0013】(実施例2)以下本発明の一実施例のパタ
ーン形成方法について、図2を参照しながら説明する。
【0014】図2(a)では基板1上に、(表1)の組
成であるエネルギー線により酸を発生する化合物と酸に
より保護基が脱離してアルカリ可溶性となる樹脂を含む
DUVレジスト7を1.5ミクロン厚に形成する。
【0015】
【表1】
【0016】図2(b)ではイオン注入用の所望のマス
ク3を介してKrFエキシマレーザステッパ(NA0.
42)にて露光4’を行い、この後、露光後加熱、現像
により、ポジ型のパターン7Aを形成した(図2
(c))。次に高ドーズ(5X10 16)のAs+5をパ
ターン7Aをマスクとして基板に注入した。
【0017】この後図2(d)では、5X1013の水素
8を注入して、膜表面を酸化され易く改質した。この後
図2(e)では、130℃で硫酸:過酸化水素水=5:
1の酸性溶液10分にて洗浄をおこなったところ、レジ
ストパターン7Aは、残さやパーティクルなく完全に除
去できた。
【0018】なお、本発明に使用される酸性溶液として
は、硫酸、過酸化水素水、硝酸、または、これらの中か
らの混合溶液などが考えられるがこれらの限りではな
い。本発明に使用されるレジストとしては、ノボラック
樹脂とナフトキノンジアジドよりなるレジスト、酸によ
り保護基が脱離してアルカリ可溶性となる樹脂とエネル
ギー線により酸を発生する化合物よりなるレジストな
ど、任意の有機、無機レジストが挙げられる。
【0019】
【発明の効果】以上のように本発明によれば、従来の方
法では困難であったイオン注入後のレジスト除去を、簡
易的に、完璧に行うことができる。スループットやプロ
セスコストの著しい低減というメリットも兼ね備えてい
ることから、素子の生産性、歩留りを向上させた、極め
て工業的価値が大きい半導体装置の製造方法と言える。
【図面の簡単な説明】
【図1】本発明の実施例1におけるパターン形成方法の
工程断面図
【図2】本発明の実施例2におけるパターン形成方法の
工程断面図
【図3】従来のパターン形成方法の工程断面図
【符号の説明】
1 基板 2 レジスト 3 マスク 4 i線光 4’KrFエキシマレーザ光 5 As+ 6 O+ 7 DUVレジスト 8 H+ 2A,7A パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−148728(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上にレジストを形成する工程と、 所望のマスクを用いて露光し、現像によりレジストパタ
    ーンを形成する工程と、 前記レジストパターンをマスクとして基板にイオン注入
    を行う工程と、 前記イオン注入のドーズ量よりも低い酸素または水素の
    イオン注入を行なう工程と、 酸性溶液により前記レジストパターンを除去する工程と
    を備えたパターン形成方法。
JP03918193A 1993-03-01 1993-03-01 半導体装置の製造方法 Expired - Fee Related JP3266963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03918193A JP3266963B2 (ja) 1993-03-01 1993-03-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03918193A JP3266963B2 (ja) 1993-03-01 1993-03-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06252043A JPH06252043A (ja) 1994-09-09
JP3266963B2 true JP3266963B2 (ja) 2002-03-18

Family

ID=12545949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03918193A Expired - Fee Related JP3266963B2 (ja) 1993-03-01 1993-03-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3266963B2 (ja)

Also Published As

Publication number Publication date
JPH06252043A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
US6653231B2 (en) Process for reducing the critical dimensions of integrated circuit device features
KR20040021596A (ko) 서브-리소그래픽 포토레지스트 피처 형성 프로세스
JP3471335B2 (ja) 半導体素子の微細パターンの形成方法
JPH0122728B2 (ja)
US6780736B1 (en) Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby
JP3077648B2 (ja) 化学増幅系レジストのパターン形成方法
JP3266963B2 (ja) 半導体装置の製造方法
JPH02222951A (ja) 耐酸素プラズマ性フオトレジスト
JPS6150377B2 (ja)
US5472826A (en) Semiconductor device fabrication method
JP3592805B2 (ja) フォトレジストパターン形成方法
JPH06338452A (ja) レジストパタ−ンの形成方法
JP2578930B2 (ja) パターン形成方法
KR0142837B1 (ko) 반도체소자의 미세패턴 형성방법
JP3213461B2 (ja) 半導体装置の製造方法
JPH01189923A (ja) 半導体装置の製造方法
JPS588131B2 (ja) 半導体装置の製造方法
JP2004191833A (ja) 半導体装置の製造方法
JP2003092242A (ja) 半導体装置の製造方法
JP2598054B2 (ja) 半導体装置製造方法
JPH1041309A (ja) 半導体装置の配線形成方法
KR970003735B1 (ko) 바이폴라 집적회로 제조방법
JPH0313949A (ja) レジストパターンの形成方法
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
JPS6116521A (ja) レジスト膜除去方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees