JP3265856B2 - Ｄｍａ転送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ処理用機器の
ＤＭＡ転送装置に関する。

【０００２】

【従来の技術】画像処理装置では、通常、１画素当た
り、各８ビットのＲ，Ｇ，Ｂ、全３バイト、もしくは各
８ビットのＹ，Ｍ，Ｃ，Ｋ、全４バイトの画像データが
取り扱われている。このような画像処理装置では、ＳＣ
ＳＩインターフェースを介して接続されている、ハード
ディスクや、光磁気ディスクなど外部記憶媒体、または
ホストコンピュータから画像データをＤＭＡコントロー
ラにより読み込み、メモリに展開して、各種画像処理を
施した後、プリンタ部等の出力装置により出力する。

【０００３】ところで、上記画像処理装置では、内部バ
スを３２ビットとしており、この場合、画像処理装置の
メモリには、連続した４バイト（３２ビット）単位で１
画素分のデータが記憶されることになる。したがって、
このような画像処理装置では、Ｒ，Ｇ，Ｂデータの３バ
イト（２４ビット）の点順次画像データをＳＣＳＩイン
タフェースを介してメモリへ転送する場合、データの並
び換え、もしくは３バイト←→４バイトのデータ量変換
が必要になる。そこで、従来はソフトウエアによる並び
換え処理と、ＤＭＡ転送で実現していた。

【０００４】図８は従来技術のＤＭＡ転送装置を実現す
るブロック図であり、ＳＣＳＩインタフェース４を介し
て入力された３バイトのＢ，Ｇ，Ｒ点順次画像データ
は、ＤＭＡ制御部２ａによりバッファメモリ５に一旦、
転送される。次いで、ＣＰＵ１の演算部により、４バイ
ト点順次画像データに並び換えられた後、メモリ３に格
納される。この場合、バッファメモリ５をメモリ３と共
用するようにしてもよい。また、特開平４−１５３７４
７号公報に記載されている「２次元データ転送装置」に
は、主走査方向の有効データ数が転送先データ領域
（数）に足りない場合、ダミーサイクルを挿入してＤＭ
Ａアドレスを整合させる方式が開示されている。この場
合、上記有効データ数をＲ，Ｇ，Ｂデータの３バイト画
像データとし、転送先データ数を３２ビット（４バイ
ト）バス幅とすると、ＤＭＡ転送のみで３バイト←→４
バイト変換が実現される。

【０００５】また、その他のデータ形式として、ＣＰＵ
バス上のメモリ内で、４つのメモリ領域に分割されて記
憶されるＹ，Ｍ，Ｃ，Ｋ等の３２ビット（４バイト）面
順次画像データを、ＳＣＳＩ等の８ビット外部バスとの
間で、点順次転送する場合にも、データの並び換えが必
要であり、従来はソフトウエアによる並び換え処理とＤ
ＭＡ転送とで実現されていた。特開平４−２７７８５１
号公報に記載されている「データ記憶装置」では、外部
Ｉ／Ｆとの整合をとるため、Ｉ／Ｆバス幅（例えば、８
ビット）でメモリバス幅（例えば、３２ビット）を４分
割してアクセスする方式が開示されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来のＤＭＡ転送装置では、画像データ等の膨大なデ
ータ転送を行うには、ＣＰＵ１がデータの並び換え処理
を行うため、データを高速で転送できず、また、データ
に寄与しないダミーバスサイクルを挿入する方式では転
送効率が落ちるという欠点があった。また、メモリ内画
像データ形式が面順次の場合には、データの並び換えを
行いながら、外部と点順次画像データ形式でデータ転送
しなければならず、異なるデータ形式の転送に柔軟に対
応できないという問題があった。

【０００７】この発明は上述した事情に鑑みてなされた
もので、高速なデータ転送ができ、かつ異なるデータ形
式の転送に柔軟に対応できるＤＭＡ転送装置を提供する
ことを目的としている。

【０００８】

【課題を解決するための手段】上述した問題点を解決す
るために、この発明では、データの転送サイクル毎に該
データの転送終了を示すＡＣＫ信号をカウントする第１
の計数手段と、前記ＡＣＫ信号を１／ｎに分周する分周
手段と、前記分周手段の出力をカウントする第２の計数
手段と、前記第１の計数手段によるカウント値と前記第
２の計数手段によるカウント値とを加算し、転送アドレ
スを算出する加算手段とを具備することを特徴とする。

【０００９】

【作用】この発明によれば、データの転送終了を示すＡ
ＣＫ信号がデータの転送サイクル毎に第１の計数手段に
よってカウントされる。また、ＡＣＫ信号が分周手段に
よって１／ｎに分周され、該分周手段の出力が第２の計
数手段によってカウントされる。第１の計数手段による
カウント値と第２の計数手段によるカウント値とは、加
算手段によって加算され、転送アドレスとして出力され
る。上記データは、転送アドレスで示されるエリアに転
送される。これにより、転送アドレスの増分値は、自動
的にｎサイクル毎に変化するので、ｎバイト単位で構成
されるデータを転送する場合、上記データはｎバイト単
位で所定のエリアへ順次格納され、高速なデータ転送が
可能となる。また、分周手段の分周比ｎを変えれば、異
なるデータ形式の転送にも柔軟に対応させることが可能
となる。

【００１０】

【実施例】次に図面を参照してこの発明の一実施例につ
いて説明する。 Ａ．第１実施例の構成 図１は本発明の第１実施例によるＤＭＡ転送装置を適用
した画像処理装置の構成を示すブロック図である。な
お、前述した従来技術である図８に対応する部分には同
一の符号を付けて説明を省略する。図において、２ｂ
は、ＤＭＡ制御部であり、特定サイクル毎に転送アドレ
スの増分または減分を切り換えるアドレス生成部を備え
ている。次に、上記アドレス生成部の構成について説明
する。図２はＤＭＡ制御部２ｂのアドレス生成部の構成
を示すブロック図である。図において、６は、カウンタ
であり、１バイトのデータ転送が終了する毎に出力され
るＤＭＡＡＣＫ信号をカウントし、該カウント値ＣＮＴ
１を加算器９の一方の入力端へ供給する。また、７は、
１／３分周器であり、３バイト分のデータ転送が終了す
る毎にキャリー信号ＣＮＴ２をカウンタ８へ供給する。
カウンタ８は、上記１／３分周器７のキャリー信号ＣＮ
Ｔ２をカウントし、該カウント値ＣＮＴ３を加算器９の
他方の入力端へ供給する。加算器９は、上記カウント値
ＣＮＴ１とカウント値ＣＮ３とを加算し、画像データを
転送すべきアドレスを生成し、図１に示すメモリ３のア
ドレスとして出力する。なお、本第１実施例では、メモ
リ３は、Ｒ，Ｇ，Ｂデータが順次格納されるよう構成さ
れている。

【００１１】ここで、以下に示す表１は、上記カウンタ
６、カウンタ８、および加算器９により生成されるアド
レスを示すテーブルである。

【表１】

【００１２】上記表１において、ＤＭＡＡＣＫ信号は、
画像データが１バイト転送される度に供給されるので、
その入力数は、０，１，２，３，…，１０，…と増加す
る。これに対して、カウンタ６は、上記ＤＭＡＡＣＫ信
号をカウントするので、ＤＭＡＡＣＫ信号が供給される
度に、そのカウント値ＣＮＴ１は、１ずつインクリメン
トされる。また、カウンタ８は、１／３分周器７が出力
するキャリー信号ＣＮＴ２をカウントするので、そのカ
ウント値ＣＮＴ３は、０，０，０，１，１，１，２，
２，２，３，３，…というように、３バイト毎に、１ず
つインクリメントされる。そして、加算器９は、上記カ
ウント値ＣＮＴ１とカウント値ＣＮ３とを加算すること
によりアドレスを生成するので、アドレスは、０，１，
２，４，５，６，８，９，１０，１２，１３，…という
ように変化する。

【００１３】Ｂ．第１実施例の動作 次に、上述した第１実施例の動作について説明する。こ
こで、図３は本第１実施例の動作を説明するためのフロ
ーチャートであり、図４は、本第１実施例の動作を説明
するための模式図である。図３において、まず、ステッ
プＳ１において、各カウンタ６，８をクリアする。次
に、ステップＳ２において、カウンタ６に入力バッファ
（メモリ３）の先頭アドレスを設定する。通常、先頭ア
ドレスは「０」ではないが、動作説明を簡単にするため
に「０」とする。この結果、加算器９によって生成され
るアドレスは「０」となる。ステップＳ３では、転送バ
イト数を所定のカウンタに設定する。次に、ステップＳ
４へ進み、ＤＭＡ制御部２ｂによる動作を開始する。Ｄ
ＭＡ制御部２ｂは、ＳＣＳＩインターフェース４から
Ｒ，Ｇ，Ｂデータを１バイトずつ受信し、メモリ３の図
２に示すアドレス生成部によって生成したアドレスに順
次転送する。以下、アドレスの生成手順を説明する。ま
ず、ステップＳ５において、ＤＭＡＡＣＫ信号を受信し
たか否かを判断する。そして、ＤＭＡＡＣＫ信号を受信
していない場合には、１バイト分の画像データの転送が
終了していないので、ステップＳ５における判断結果は
「ＮＯ」となり、同ステップＳ５を繰り返し実行する。
ここで、図４に示す画像データＲ₀が受信され、加算器
９が出力するアドレス、すなわちメモリ３の「０」番地
に転送される。

【００１４】一方、上記画像データＲ₀の転送が終了す
ると、ＤＭＡＡＣＫ信号を受信するので、ステップＳ５
における判断結果は「ＹＥＳ」となり、ステップＳ６へ
進む。ステップＳ６では、転送バイト数が格納されたカ
ウンタを「１」だけデクリメントする。次に、ステップ
Ｓ７において、全ての画像データの転送が終了したか否
かを判断する。これは、上記転送バイト数が格納された
カウンタの内容が「０」になったか否かを判別すればよ
い。そして、画像データの転送が終了してない場合に
は、ステップＳ７における判断結果は「ＮＯ」となり、
ステップＳ８へ進む。ステップＳ８では、カウンタ６を
「１」だけインクリメントする。次に、ステップＳ９に
おいて、１／３分周器７を「１」だけインクリメントす
る。この時点で、カウンタ６のカウンタ値は「１」であ
り、カウンタ８のカウンタ値ＣＮＴ３は「０」である。
この結果、加算器９によって得られるアドレスは「１」
となる。次に、ステップＳ１０では、３回の転送が終了
したか、すなわち、３バイト分のＲ，Ｇ，Ｂデータの転
送が終了したか否かを判断する。そして、３バイト分の
転送が終了していない場合には、ステップＳ１０におけ
る判断結果は「ＮＯ」となり、ステップＳ５へ戻る。

【００１５】ここで、図４に示す画像データＧ₀が受信
されると、該画像データＧ₀は、加算器９が出力するア
ドレス、すなわちメモリ３の「１」番地に転送される。
上記画像データＧ₀の転送が終了すると、ＤＭＡＡＣＫ
信号を受信するので、ステップＳ５における判断結果は
「ＹＥＳ」となり、ステップＳ６で、転送バイト数が格
納されたカウンタを「１」だけデクリメントし、ステッ
プＳ７で、全ての画像データの転送が終了したか否かを
判断する。この場合、まだ、２バイト分の画像データし
か転送していないので、ステップＳ７における判断結果
は「ＮＯ」となり、ステップＳ８へ進む。ステップＳ８
では、カウンタ６を「１」だけインクリメントし、次い
で、ステップＳ９で、１／３分周器７を「１」だけイン
クリメントする。したがって、この時点で、加算器９に
よって得られるアドレスは「２」となる。次に、ステッ
プＳ１０で、３バイト分の画像データの転送が終了した
か否かを判断し、３バイト分の転送が終了していない場
合には、ステップＳ１０における判断結果は「ＮＯ」と
なり、ステップＳ５へ戻る。

【００１６】ここで、図４に示す画像データＢ₀が受信
されると、該画像データＢ₀は、加算器９が出力するア
ドレス、すなわちメモリ３の「２」番地に転送される。
上記画像データＢ₀の転送が終了すると、ＤＭＡＡＣＫ
信号を受信するので、ステップＳ６で、転送バイト数が
格納されたカウンタを「１」だけデクリメントし、ステ
ップＳ７を経て、ステップＳ８へ進む。ステップＳ８で
は、カウンタ６を「１」だけインクリメントし、次い
で、ステップＳ９で、１／３分周器７を「１」だけイン
クリメントする。したがって、この時点で、加算器９に
よって得られるアドレスは「３」となる。次に、ステッ
プＳ１０で、３バイト分の画像データの転送が終了した
か否かを判断する。この場合、画素０の３バイト分の転
送が終了したので、ステップＳ１０における判断結果は
「ＹＥＳ」となり、ステップＳ１１へ進む。ステップＳ
１１では、カウンタ８を「１」だけインクリメントす
る。次に、ステップＳ１２において、１／３分周器７を
クリアし、ステップＳ５へ戻る。この結果、加算器９に
よって得られるアドレスは「４」となる。

【００１７】ここで、次に、図４に示す画像データＲ₁
（画素１）が受信される。この画像データＲ₁は、加算
器９が出力するアドレス、すなわちメモリ３の「４」番
地に転送される。以下、同様にして、図４に示す画像デ
ータＧ₁はメモリ３の「５」番地、画像データＢ₁はメモ
リ３の「６」番地に転送される。また、画素２に対する
画像データＲ₂はメモリ３の「８」番地、画像データＧ₂
はメモリ３の「９」番地、画像データＢ₂はメモリ３の
「１０」番地に転送される。以下、ステップＳ５〜Ｓ１
２を繰り返し実行し、画像データをメモリ３へ格納して
いく。

【００１８】そして、全ての画像データの転送が終了す
ると、すなわち、転送バイト数が格納されたカウンタが
「０」となると、ステップＳ７における判断結果が「Ｙ
ＥＳ」となり、当該処理を終了する。上述したメモリ３
に格納された３バイト毎のＲ，Ｇ，Ｂデータは、図示し
ない画像処理部により、例えばＹ，Ｍ，Ｃ等に変換され
てカラープリントされる。

【００１９】このように、本第１実施例では、Ｒ，Ｇ，
Ｂデータの３バイト（２４ビット）の点順次画像データ
を、４バイト（３２ビット）幅のＣＰＵ１のデータバス
上のメモリ３内にＤＭＡ転送する際に、４バイト目のア
ドレスをスキップさせることで、連続した４バイトのア
ドレスに順次記憶させることができる。なお、メモリ３
からＳＣＳＩインターフェース４を介して外部へ転送す
る場合にも、同様の手順によりＤＭＡ転送すれば、３バ
イトの点順次画像データを連続させて転送することがで
きる。また、ＤＭＡ転送の先頭アドレスが「０」でない
場合には、カウンタ６に先頭アドレスをプリセットして
おけばよい。

【００２０】Ｃ．第２実施例の構成 次に、本発明の第２実施例について説明する。図５は本
発明のＤＭＡ転送装置を適用した第２実施例によるＤＭ
Ａ制御部のアドレス生成部の構成を示すブロック図であ
る。図において、１０は、１／４分周器であり、４バイ
トのデータ転送が終了する毎に、キャリー信号ＣＮＴ４
をカウンタ１１へ供給する。カウンタ１１は、上記１／
４分周器１０のキャリー信号ＣＮＴ４をカウントし、該
カウント値ＣＮＴ５を加算器１５の一方の入力端へ供給
する。また、１２は、４カウント毎にクリアされるカウ
ンタであり、１バイトのデータ転送が終了する毎に出力
されるＤＭＡＡＣＫ信号をカウントし、該カウント値Ｃ
ＮＴ６をセレクタ１４へ供給する。次に、１３ａ〜１３
ｄは、各々、レジスタであり、Ｙ，Ｍ，Ｃ，Ｋデータの
ベースアドレスを保持し、各ベースアドレスをセレクタ
１４へ供給する。セレクタ１４は、上記カウント値ＣＮ
Ｔ６に応じて、上記レジスタ１３ａ〜１３ｄに保持され
ているベースアドレスを循環選択し、加算器１５の他方
の入力端へ供給する。加算器１５は、上記カウント値Ｃ
ＮＴ５とベースアドレスとを加算し、画像データを転送
すべきアドレスを生成し、図１に示すメモリ３のアドレ
スとして出力する。なお、本第２実施例では、メモリ３
は、上記Ｙ，Ｍ，Ｃ，Ｋデータを別々に格納すべく４つ
の領域から構成されている。

【００２１】ここで、以下に示す表２は、上記カウンタ
１１、カウンタ１２、および加算器１５により生成され
るアドレスを示すテーブルである。

【表２】

【００２２】上記表２において、ＤＭＡＡＣＫ信号は、
画像データが１バイト転送される度に供給されるので、
その入力数は、０，１，２，３，…，１０，…と増加す
る。これに対して、カウンタ１２は、上記ＤＭＡＡＣＫ
信号をカウントするので、ＤＭＡＡＣＫ信号が供給され
る度に、そのカウント値ＣＮＴ１は、１ずつインクリメ
ントされ、４カウント毎にクリアされる。すなわち、
０，１，２，３，０，１，…，０，１，２，…となる。
したがって、セレクタ１４からは、レジスタ１３ａのＹ
ベースアドレス、レジスタ１３ｂのＭベースアドレス、
レジスタ１３ｃのＣベースアドレス、レジスタ１３ｄの
Ｋベースアドレス、レジスタ１３ａのＹベースアドレス
と順次出力される。また、カウンタ１１は、１／４分周
器１０が出力するキャリー信号ＣＮＴ４をカウントする
ので、そのカウント値ＣＮＴ５は、０，０，０，０，
１，１，１，１，２，２，２，２，３，３，…というよ
うに、４バイト毎に、１ずつインクリメントされる。そ
して、加算器１５は、上記カウント値ＣＮＴ１とベース
アドレスとを加算することによりアドレスを生成するの
で、アドレスは、Ｙ＋０，Ｍ＋０，Ｃ＋０，Ｋ＋０，Ｙ
＋１，Ｍ＋１，Ｃ＋１，Ｋ＋１，Ｙ＋２，Ｍ＋２，Ｃ＋
２，…というように変化する。

【００２３】Ｄ．第２実施例の動作 次に、上述した第２実施例の動作について説明する。こ
こで、図６は本第２実施例の動作を説明するためのフロ
ーチャートであり、図７は、本第２実施例の動作を説明
するための模式図である。図６において、まず、ステッ
プＳ２０で、各カウンタ１１，１２をクリアする。次
に、ステップＳ２１において、レジスタ１３ａ〜１３ｄ
の各々に、Ｙ，Ｍ，Ｃ，Ｋデータのベース・アドレスを
設定する。次に、ステップＳ２２において、転送バイト
数をカウンタに設定する。次に、ステップＳ２３へ進
み、ＤＭＡ制御部２ｂによる動作を開始する。ＤＭＡ制
御部２ｂは、ＳＣＳＩインターフェース４からＹ，Ｍ，
Ｃ，Ｋデータを１バイトずつ受信し、メモリ３の図５に
示すアドレス生成部によって生成したアドレスに順次転
送する。以下、アドレスの生成手順を説明する。

【００２４】まず、ステップＳ２４において、カウンタ
１２のカウンタ値ＣＮＴ６でベースアドレスを選択す
る。すなわち、セレクタ１４がカウンタ値ＣＮＴ６に応
じて、レジスタ１３ａ〜１３ｄのいずれかからベースア
ドレスを選択し、加算器１５へ供給する。この場合、カ
ウンタ１２のカウンタ値ＣＮＴ６は「０」であるので、
レジスタ１３ａに格納されているＹベースアドレスが選
択され、加算器１５へ供給される。また、カウンタ１１
のカウンタ値ＣＮＴ５も「０」である。したがって、加
算器１５が出力するアドレスは、「Ｙ＋０」となる。次
に、ステップＳ２５において、ＤＭＡＡＣＫ信号を受信
したか否かを判断する。そして、ＤＭＡＡＣＫ信号を受
信していない場合には、１バイト分の画像データの転送
が終了していないので、ステップＳ２５における判断結
果は「ＮＯ」となり、同ステップＳ２４へ戻り、ステッ
プＳ２４，２５を繰り返し実行する。ここで、図７に示
す画像データＹ₀が受信されると、該画像データＹ₀は加
算器１５が出力するアドレス、すなわちメモリ３の「Ｙ
＋０」番地に転送される。

【００２５】一方、上記画像データＹ₀の転送が終了す
ると、ＤＭＡＡＣＫ信号を受信するので、ステップＳ２
５における判断結果は「ＹＥＳ」となり、ステップＳ２
６へ進む。ステップＳ２６では、転送バイト数が格納さ
れたカウンタを「１」だけデクリメントする。次に、ス
テップＳ２７において、全ての画像データの転送が終了
したか否かを判断する。これは、上記転送バイト数が格
納されたカウンタの内容が「０」になったか否かを判別
すればよい。そして、画像データの転送が終了してない
場合には、ステップＳ２７における判断結果は「ＮＯ」
となり、ステップＳ２８へ進む。ステップＳ２８では、
カウンタ１２を「１」だけインクリメントする。次に、
ステップＳ２９において、１／４分周器１０を「１」だ
けインクリメントする。この時点で、カウンタ１１のカ
ウンタ値ＣＮＴ５は「１」であり、カウンタ１２のカウ
ンタ値ＣＮＴ６は「０」である。したがって、セレクタ
１４では、レジスタ１３ｂのＭベースアドレスが選択
れ、加算器１５へ供給される。この結果、加算器１５に
よって得られるアドレスは「Ｍ＋０」となる。次に、ス
テップＳ３０では、４回の転送が終了したか、すなわち
４バイト分の画像データ（Ｙ，Ｍ，Ｃ，Ｋ）の転送が終
了したか否かを判断する。そして、４バイト分の転送が
終了していない場合には、ステップＳ３０における判断
結果は「ＮＯ」となり、ステップＳ２４へ戻る。

【００２６】ここで、図７に示す画像データＭ₀が受信
されると、該画像データＭ₀は加算器１５が出力するア
ドレス、すなわちメモリ３の「Ｍ＋０」番地に転送され
る。上記画像データＭ₀の転送が終了すると、ＤＭＡＡ
ＣＫ信号を受信するので、ステップＳ２５における判断
結果は「ＹＥＳ」となり、ステップＳ２６で、転送バイ
ト数が格納されたカウンタを「１」だけデクリメント
し、ステップＳ２７で、全ての画像データの転送が終了
したか否かを判断する。この場合、まだ、２バイト分の
画像データしか転送していないので、ステップＳ２７に
おける判断結果は「ＮＯ」となり、ステップＳ２８へ進
む。ステップＳ２８では、カウンタ１２を「１」だけイ
ンクリメントし、次いで、ステップＳ２９で、１／４分
周器１０を「１」だけインクリメントする。したがっ
て、この時点で、加算器１５によって得られるアドレス
は「Ｃ＋０」となる。次に、ステップＳ３０で、４バイ
ト分の画像データの転送が終了したか否かを判断し、４
バイト分の転送が終了していない場合には、ステップＳ
３０における判断結果は「ＮＯ」となり、ステップＳ２
４へ戻る。

【００２７】ここで、図７に示す画像データＣ₀が受信
されると、該画像データＣ₀は加算器１５が出力するア
ドレス、すなわちメモリ３の「Ｃ＋０」番地に転送され
る。上記画像データＣ₀の転送が終了すると、ＤＭＡＡ
ＣＫ信号を受信するので、ステップＳ２６で、転送バイ
ト数が格納されたカウンタを「１」だけデクリメント
し、ステップＳ２７を経て、ステップＳ２８へ進む。ス
テップＳ２８では、カウンタ１２を「１」だけインクリ
メントし、次いで、ステップＳ２９で、１／４分周器１
０を「１」だけインクリメントする。したがって、この
時点で、加算器１５によって得られるアドレスは「Ｋ＋
０」となる。次に、ステップＳ３０で、４バイト分の画
像データの転送が終了したか否かを判断し、４バイト分
の転送が終了していない場合には、ステップＳ３０にお
ける判断結果は「ＮＯ」となり、ステップＳ２４へ戻
る。

【００２８】ここで、図７に示す画像データＫ₀が受信
されると、該画像データＫ₀は加算器１５が出力するア
ドレス、すなわちメモリ３の「Ｋ＋０」番地に転送され
る。上記画像データＫ₀の転送が終了すると、ＤＭＡＡ
ＣＫ信号を受信するので、ステップＳ２６で、転送バイ
ト数が格納されたカウンタを「１」だけデクリメント
し、ステップＳ２７を経て、ステップＳ２８へ進む。ス
テップＳ２８では、カウンタ１２を「１」だけインクリ
メントし、次いで、ステップＳ２９で、１／４分周器１
０を「１」だけインクリメントする。次に、ステップＳ
３０で、４バイト分の画像データの転送が終了したか否
かを判断する。この場合、４バイト分の転送が終了した
ので、ステップＳ３０における判断結果は「ＹＥＳ」と
なり、ステップＳ３１へ進む。ステップＳ３１では、カ
ウンタ１１を「１」だけインクリメントする。次に、ス
テップＳ３２において、カウンタ１２をクリアし、ステ
ップＳ２４へ戻る。この結果、加算器１５によって得ら
れるアドレスは「Ｙ＋１」となる。

【００２９】ここで、次に、図７に示す画像データＹ₁
（画素１）が受信される。この画像データＹ₁は、加算
器１５が出力するアドレス、すなわちメモリ３の「Ｙ＋
１」番地に転送される。以下、同様にして、図７に示す
画像データＭ₁はメモリ３の「Ｍ＋１」番地、画像デー
タＣ₁はメモリ３の「Ｃ＋１」番地、画像データＫ₁はメ
モリ３の「Ｋ＋１］に転送される。また、画素２に対す
る画像データＹ₂はメモリ３の「Ｙ＋２」番地、画像デ
ータＭ₂はメモリ３の「Ｍ＋２」番地、画像データＣ₂は
メモリ３の「Ｃ＋２」番地、画像データＫ₂はメモリ３
の「Ｋ＋２」番地に転送される。以下、ステップＳ２４
〜Ｓ３２を繰り返し実行し、画像データをメモリ３へ格
納していく。

【００３０】そして、全ての画像データの転送が終了す
ると、すなわち、転送バイト数が格納されたカウンタが
「０」となると、ステップＳ２７における判断結果が
「ＹＥＳ」となり、当該処理を終了する。上述したメモ
リ３に格納された４バイト毎のＹ，Ｍ，Ｃ，Ｋデータは
図示しないプリント部によりカラープリントされる。

【００３１】このように、本第２実施例では、Ｙ，Ｍ，
Ｃ，Ｋデータの４バイト（３２ビット）の点順次画像デ
ータを、メモリ３の４分割された、それぞれに対応した
領域にＤＭＡ転送することができる。なお、メモリ３か
らＳＣＳＩインターフェース４を介して外部へ転送する
場合にも、同様の手順によりＤＭＡ転送すれば、４バイ
トの点順次画像データを連続して転送することができ
る。

【００３２】

【発明の効果】以上、説明したように、この発明によれ
ば、高速なデータ転送ができ、かつ異なるデータ形式の
転送に柔軟に対応できるという利点が得られる。

【図面の簡単な説明】

【図１】 本発明の第１実施例による画像処理装置の構
成を示すブロック図である。

【図２】 本第１実施例におけるＤＭＡ制御部２ｂのア
ドレス生成部の構成を示すブロック図である。

【図３】 本第１実施例の動作を説明するためのフロー
チャートである。

【図４】 本第１実施例の動作を説明するための模式図
である。

【図５】 本発明の第２実施例によるＤＭＡ制御部のア
ドレス生成部の構成を示すブロック図である。

【図６】 本第２実施例の動作を説明するためのフロー
チャートである。

【図７】 本第２実施例の動作を説明するための模式図
である。

【図８】 従来のカラー画像処理装置の構成を示すブロ
ック図である。

【符号の説明】

１ ＣＰＵ ２ｂ ＤＭＡ制御部 ３ メモリ ４ ＳＣＳＩインターフェース ６ カウンタ（第１の計数手段） ７ １／３分周器（分周手段） ８ カウンタ（第２の計数手段） ９ 加算器（加算手段） １０ １／４分周器（分周手段） １１ カウンタ（第２の計数手段） １２ カウンタ（第１の計数手段） １３ａ〜１３ｂ レジスタ １４ セレクタ １５ 加算器（加算手段）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−93741（ＪＰ，Ａ) 特開 平３−152646（ＪＰ，Ａ) 特開 平４−153747（ＪＰ，Ａ) 特開 平６−12254（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/14,13/28,13/36

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 データの転送サイクル毎に該データの転
   送終了を示すＡＣＫ信号をカウントする第１の計数手段
   と、 前記ＡＣＫ信号を１／ｎに分周する分周手段と、 前記分周手段の出力をカウントする第２の計数手段と、 前記第１の計数手段によるカウント値と前記第２の計数
   手段によるカウント値とを加算し、転送アドレスを算出
   する加算手段とを具備することを特徴とするＤＭＡ転送
   装置。