JPS61107427A - 情報転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は主記憶の一部をフレームメモリに割付け、該フ
レームメモリの内容を表示タイミングに合わせて読出し
表示出力する構成としたシステムに用いて好適する情報
転送装置に関する。

〔発明の技術的背景とその問題点〕

近年、電子計算機の記憶製置（主メモリ）の一部領域を
表示のだめのフレームメモリとし、その記憶内容を表示
タイミングに合わせて順次読み出し、ＣＲＴ等の表示器
に表示する構成とした、電子計算機と表示装置とを密に
結合させたワークステージ震ンが種々開発されている。

このような装置では、フレ、−ムメモリと他のメモリと
の間で情報を高速に転送するためにＤ％ＬＡ　（Ｄｉｒ
ｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ　）機構が使われ
ている。

これらのＤＭＡ機構は、二次元的アドレス制御機能が主
であるが、ソース側とデスティネーシ璽／側ノアドレス
の歩道を制御することで、転送すべき情報を拡大又は縮
小しながら転送することもできる。

この拡大又は縮小機能の伴った転送に関し、従来はソー
ス側のエリアの水平方向のレングスに倍率を剰じた値が
小数点以下の端数を生じる場合は、上記転送動作ができ
ないという問題があった。

〔発明の目的〕

ソース側のエリアの水平方向のレンズに倍率を剰じた値
が小数点以下の端数を生じても、ソースからデスティネ
ーシ冒ンに拡大又は縮小の伴ったデータを転送できる情
報転送装置を提供することを目的とする。

〔発明の概要〕

本発明はソース側の第１の記憶手段とデスティネーショ
ン側の第２の記憶手段との間に於ける二次元情報の拡大
・縮小機能を伴う情報転送機構に於いて、ソース側又は
ｒスティネーシ冒ン側の一方のレングスとレングス減算
値の演算が特定の値となったとき他方のレングスとレン
グス減算値の演算結果も特定の値になったものと見做す
信号を出力させて、二次元的配列構造をもつ情報をソー
ス側からデスティネーション側に拡大又は縮小しながら
転送する構成とし、これによって、上述したような構成
の情報転送装置を用いることによυ、ソース側の情報の
水平方向の長さに倍率を剰じた値が小数点以下の端数を
生じるような拡大／縮小を伴った情報の転送が、高速か
つ容易に実現できる。

〔発明の実施例〕

以下図面を参照して本発明の一実施例を説明する。

第１図は本発明による装置を組み込んだ表示装置の一構
成例を示すブロック図である。図中、１１は装置全体を
制御するマイクロプロセッサ（μｍｐ）でちり、１２は
マイクロプロセッサ１ノのプログラム、及び表示情報の
記憶等に供される主メモリ（ＭＥＭ　）である。１３は
主メモリ１２とビットマップメそす（ＢＭＭ　）　Ｊ　
４との間の情報の転送制御をする本発明の要旨とすると
ころの情報転送装置（ＤＴ　）である。１５は表示のタ
イミングに同期して、順次、ビットマツプメモリ１４か
ら情報を読み出し表示器１６に送出する表示制御装置　
（ＣＲＴＣ）　、１６は表示制御装置１５の制御の下に
文字、図形等を表示する表示器（ＣＲＴ　）でちる。１
７はシステムアドレスをビットマツプメモリ１４に与え
るためのドライバ（Ｄ）、１８は表示情報をビットマツ
プメモリ１４に入出力するだめのドライバ（Ｄ）でちる
。

１０１Ｆｉシステムアドレスバス、１０２はシステムデ
ータバス、１０３はビットマツプメモリ１４のアドレス
バス、１０４は同データバスである。

第２図は上記第１図に示す情報転送装置１３の構成を示
すブロック図である。第２図において、２１，２２．２
３はそれぞれ図示されていない指示信号により加算又は
減算をする演算器である。

２４は外部に出力するアドレス値を保持するファイル、
２５はアドレスの歩道値を保持するファイルである。２
１０は演算器２ノの出力、又はｒ−タパス１０２上の情
報をセレクトしてファイル２４に書込むためのデータセ
レクタ、２１１はファイル２４のアドレスを制御・する
アドレス変換器、２１２はデータバス１０２上のデータ
をファイル２５に入力するためのレノスタ、２１３はフ
ァイル２５のアドレスを制御するアドレス変換器である
。

２６は二次元的配列構造をもつ転送データの横方向と縦
方向の長さを保持するファイル、２１４は演算器２２の
出力、又はデータバス１０２上からの情報をセレクトし
てファイル２６に書込むためのデータセレクタである。

２１５はファイル２６のアドレスを制御するアドレス変
換器である。２７はレングス減算値を保持するファイル
である。２１６はデータバス１０２上のデータをファイ
ル２７に入力するためのレジスタ、２１７はファイル２
７のアドレスを制御するアドレス変換器である。

２８は倍率に対応してアドレスの歩道を制御する信号を
つくる倍率基数を保持するファイルでちる。２９は倍率
変数を保持するためのファイルである。２１８は演算器
２３の出力、又はｒ−タパス１０２上の情報をセレクト
してファイル２８に薔込むためのデータセレクタである
。

２１９はファイル２８のアドレスを制御するアドレス変
換器である。２２０はデータバス１０２上のデータをフ
ァイル２９に入力するためのし）、ｘ、ｆｉ、２２１は
ファイル２９のアドレスｔ−Ｉ１３御するアドレス変換
器である。

２２２はアドレス値を出力する演算器２ノの出力を保持
しアドレスバス１０１上に出カスるためのアドレスホー
ルドレジスタである。２２３はデータバス１０２上に入
出力されるデータを一時保持するためのレジスタである
。２２４は演算器２２．２３及びデータバス１０２を介
してマイクロプロセッサ１１から与えられる情報を外部
入力とし、上記各ファイル２４．２５・・・２９に対し
て７−ケンシャルアドレスと条件信号をそれぞれライン
Ｌ１．Ｌ、ｔ−介して与える制御部である。

上記の各ファイル２４〜２９の構造を第３図に示し、そ
の工ントリイの記号及び内容ｔ−表−１に示す。尚、図
中、舛印金付した記号部分についてはワーク用として動
作中に使用される。

表−１ 第４図（ａ）　、　（ｂ）　、　（ｅ）は上記実施例の
動作を説明するためのもので、動作シーケンスを示した
ものである。

第５図は第４図の様な場合での転送される元の、即ちソ
ース側の情報と転送されたｒスティネーシ蓼ン側の情報
を対応付けて図示したものである。

ここで、上記第１回乃至ｇ３図を参照して一実施例の動
作を説明する。

まず、第１図を参照して一実施例に於ける動作の概要を
説明する。マイクロプロセッサ１１は情報転送装置１３
に対して転送に必要な先頭アドレス、歩進値、スキップ
値、エリアの横方向の長さ、縦方向の長さ、横及び縦に
関する長さの減算値、横及び縦の倍数の基数と変数等の
転送制御情報をそれぞれソース及びデスティネーション
の双方について所定の工ントリイに出力する。その後、
転送の起動をかける。ここではソースを主メモリ１２、
デスティネー７箇ンをビットマツプメモリ１４として説
明する・情報転送装置１３は主メモリ１２の指定された
番地からデータを読み出し、このデータをビットマツプ
メモリ１４の指定された番地に格納する。

ここで、ソース側及びデスティネーション側のアドレス
の進み方は倍率ファイルの基数及び変数の加算の結果生
じるキャリイによって制御される。即ち、詳述すると、
ソースからデスティネーションへの１回の転送毎に倍率
ファイルの基数と変数がソース、デスティネーションで
独立して加算され、キャリイが出た側のアドレスが歩進
されるため、倍率ファイルの内容に応じてソース側とデ
スティネー７．ン側のアドレスの進み方がわかり、拡大
又は縮小動作となる・上記の転送動作は二次元配列情報
の水平方向の情報に関して行なわれる。一つの水平方向
の情報の転送が終了すると次の水平方向の情報の転送が
行なわれる。この場合も倍数ファイルの基数と変数の加
算の結果生じるキャリイがアドレスの歩道を制御してお
シ、垂直方向に関しての拡大・縮小動作が行なわれるこ
とになる。尚、一つの水平方向の転送はソース側の水平
方向のレングスファイルが０となりたときに終了し、次
の水平方向の転送に入る様に回路が構成される。

次に第２図乃至第４図を参照して情報転送装置１３の詳
細な動作を説明する。

第４図（１）は第１回目の転送時の７アイルオイレーシ
璽ンを示したものである。ライフＬｓ　ｔ”介して与え
られるシーケンスアドレスがＯ〜７迄変比変化いる。Ａ
１〜Ａ６　は各ファイル２４〜２９のアドレス変換器２
１９〜２２２の出力値で、実際にアドレスに与えられる
アドレスでおる。

初期値ＡＤＲｇ　、　ＡＤＲｏがソースアドレス、ｒス
テイネ−り曹ンアドレスとして夫々出力される。

又、同時に倍率ファイルの演算の結果、ノース側で生じ
たキャリイによって、初期値に歩進値が加算されてワー
クエントリイＮＡＤＲｓに格納される。一方、デスティ
ネーション側ではキャリイが生じないため、初期値がそ
のままワークエントリイ＊ＡＤＲｏに格納される。又、
ソース側、デスティネーシ１ノ側共に水平方向のレング
スが減算されてワークエンドＩＪイに格納されている。

尚、ＡＩ’＝ＡＩの実フアイルアドレスで（舛）となっ
ている記述は、０が加算されることを示している。

第４図（ｂＪは２回目以降の転送時のファイルオペレー
ジ曹ンを示したものである。

倍率ファイルの演算の結果ソース側及びｒステ（ネーシ
ョ°ン側でキャリイが生じ、その結果ソース、デスティ
ネー７．ン共にアドレスが歩進されてワークエ／トリイ
ＷＡＤＲ＠　、　ＮＡＤＲｏ　ＶＣ格納される。尚、ソ
ース側の倍率ファイルは、一つ前のオペレージ、ンでキ
イリイが出ているため、ＳＨ８＋ΔＳｇＳ→賢ＳＨ８と
初期動作をしている。

又、ソース側、ｒスティネーシ、ン側共に水平方向のレ
ングスが減算されて、ワークエントリイに格納される。

第４図（ｃ）はソース側の水平方向のレングスが減算さ
れて、Ｏになりた場合の７アイル第４し一シ智ンを示し
たものである。ソース側では、垂直方向の倍率ファイル
の演算の結果、キャリイが出たため初期値にスキップ値
が加算されて再び初期値工ントリイＡＤＨ，に格納され
る。一方、デスティネーション側では、キャリイが生じ
ないため、初期値にＯが加算されて初期値エントリイＡ
ＤＲ，に格納される。この動作はソース側のアクセスア
ドレス及びデスティネーション側のアクセスアドレスを
出力した後に続いて行なわれるように構成される。

このようにして、ソース側の水平方向の情報が全て転送
された後、アドレス初期値とスキップ値の和がアドレス
初期値エントリイに格納され、次の情報の転送に備えら
れる。以下、上述した動作が繰返されて全エリアの転送
が行なわれる。

第５図は８×８ドツトの情報を縦、横共にｂ倍して転送
したときの情報の様子を示したものである。ここでは、
ソース側の００．０１．０２゜１０．１１．１２，２０
．２１．２２の９ドットがデスティネーン、ン側の１ド
ツトに縮小されている。

上述したような構成の情報転送装置を用いることにより
、ソース側の情報の水平方向の長さに倍率を剰じた値が
小数点以下の端数を生じるような拡大／縮小を伴った情
報の転送が、高速にかつ容易に実現できる。

〔発明の効果〕

以上詳記したように本発明によれば、ソース側の第１の
記憶手段とデスティネーシ冒／側の第２の記憶手段との
間に於ける二次元情報の拡大・縮小機能を伴う情報転送
機構に於いて、ソース側又はデスティネーション側の一
方のレングスとレングス減算値の演算が特定の値となっ
たとき他方のレングスとレングス減算値の演算結果も特
定の値になったものと見做す信号を出力させて、二次元
的配列構造をもつ情報をソース側からｒスティネーシ１
ン側に拡大又は縮小しながら転送する構成としたことに
よりてノース側の情報の水平方向の長さに倍率を剰じた
小数点以下の端数を生じるような拡大／縮小を伴った情
報の転送が高速かつ容易に実現できる情報転送装置が提
供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステムブロック図、
第２図は上記実施例に於ける情報転送装置の要部の構成
を示すブロック図、第３図は上記第２図に於ける各ファ
イルの構造を示す図、＠４図（＆）乃至（Ｃ）はそれぞ
れ上記実施例に於ける動作シーケンスを示す図、第５図
は上記実施例に於けるソース側の情報とデステイネー７
１ン側の情報を対比して示す図でちる。 １１・・・マイクログロセッ？（μｍｐ）、１２・・・
主メモリ（ＭＥＭ　）、１３・・・情報転送装置（ＤＴ
）、１４・・・ビットマッグメモリ（ＢＭＭ　）、１５
・・・表示制御装置（ＣＲＴＣ）、１６・・・表示器（
ＣＲＴ　）、１７．１８・・・ドライバ（Ｄ）、２１．
２２．２３・・・演算器、２４．２５．・・・、２９・
・・ファイル、２１０　、２１４　、２１８・・・デー
タセレクタ、２１１，２１３２１５　、２１７　、２１
９　、２２１・・・アドレス変換器、２１２゜２１６　
、２２０　、２２２　、２２３・・・レノスタ、２２４
・・・制御部。 出願人代理人　弁理士　鉤　エ　武　彦第１図 １ｆ”１１

Claims (1)

【特許請求の範囲】
1. ソース側の第１の記憶手段とデスティネーション側の第
   ２の記憶手段との間の情報転送路にあって、前記第１の
   記憶手段に記憶された二次元的配列構造の情報を前記第
   ２の記憶手段に転送する際に、転送開始アドレスとアド
   レス歩進値又はアドレススキップ値、水平方向と垂直方
   向のレングス及び減算値、倍率基数及び倍率変数を記憶
   する記憶手段と、この記憶手段の出力を加算又は減算す
   る演算手段をもち、倍率基数と倍率変数の演算、及びレ
   ングスとレングス減算値の演算手段によって得られた結
   果をもとに上記アドレス値とアドレス歩進値又はスキッ
   プ値の演算を制御して前記第１の記憶手段と第２の記憶
   手段の間の情報転送を行なう情報転送に於いて、ソース
   側又はデスティネーション側の一方のレングスとレング
   ス減算値の演算が特定の値となつたとき、他方のレング
   スとレングス減算値の演算結果も特定の値になったもの
   と見做す信号を出力させて、二次元的配列構造をもつ情
   報をソース側からデスティネーション側に拡大又は縮小
   しながら転送することを特徴とする情報転送装置。