JP3259881B2

JP3259881B2 - 表示装置の駆動回路

Info

Publication number: JP3259881B2
Application number: JP30774594A
Authority: JP
Inventors: 邦明田中; 雅雄森下; 久夫岡田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-12-12
Filing date: 1994-12-12
Publication date: 2002-02-25
Anticipated expiration: 2017-02-25
Also published as: JPH08160394A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等の平面
型表示装置の駆動回路に関し、特にその中でも、そのデ
ータ線の駆動に振動電圧法が用いられているアクティブ
マトリクス型液晶表示装置の駆動回路に関するものであ
る。

【０００２】

【従来の技術】図３は従来のアクティブマトリクス型液
晶表示装置の振動電圧法を用いた３ビットデジタル駆動
器を説明するための図であり、該駆動器を構成する複数
の出力回路の１つ（１出力当りの回路構成）を示してい
る。図において、２００は上記３ビットデジタル駆動器
を構成する複数の出力回路の１つであり、該駆動器に
は、このような出力回路２００がアクティブマトリクス
型液晶表示装置の複数のデータ線（ソースライン）毎に
設けられている。

【０００３】この出力回路２００は、映像信号データＤ
０，Ｄ１，Ｄ２に基づいて階調表示信号を、液晶表示装
置の対応するデータ線に出力するもので、該映像信号デ
ータＤ０，Ｄ１，Ｄ２を制御信号に基づいてサンプリン
グするサンプリング回路１０と、該回路の出力を制御信
号ＬＰにより保持記憶する保持記憶回路２０と、該回路
２０の保持データに基づいて階調用基準電圧Ｖ０，Ｖ
２，Ｖ５，Ｖ７を選択し、データ線に所定レベルの階調
表示信号を出力する選択制御回路３０とから構成されて
いる。

【０００４】この選択制御回路３０は、図４に示すよう
に、発生電圧レベルがＶ０，Ｖ２，Ｖ５，Ｖ７である階
調用基準電源に接続された４つのアナログスイッチＡＳ
Ｗ０，ＡＳＷ２，ＡＳＷ５，ＡＳＷ７と、該アナログス
イッチを選択的に開閉制御するデジタル回路である選択
回路３１とから構成されている。該選択回路３１には、
保持記憶手段２０に記憶されている映像信号データＤ０
〜Ｄ２と、図５に示すようなデューティ比が２：１の信
号Ｔ３が供給されており、該選択回路３１は、映像信号
データＤ０〜Ｄ２に基づいて上記アナログスイッチのう
ち所定の２つを選択し、該選択した２つのアナログスイ
ッチを上記信号Ｔ３のタイミングで相補的に開閉制御す
るよう構成されている。ここで、上記階調用基準電源
は、駆動器を構成するＬＳＩの外部に設けられている。

【０００５】次に動作について説明する。

【０００６】上記選択回路３１の論理構成、つまり入力
と出力の関係を論理表（表１）に示す。

【０００７】

【表１】

【０００８】本表にてＤ２、Ｄ１、Ｄ０は、選択回路３
１への３ビットの入力である上記保持データである。Ｓ
０、Ｓ２、Ｓ５、Ｓ７は該選択回路３１の出力で、これ
はアナログスイッチの制御信号となっている。ここでｔ
３は信号Ｔ３がハイレベルのときは１、ローレベルのと
きは０となる値を示し、＊ｔ３は信号Ｔ３がハイレベル
のときは０、ローレベルのときは１となる値を示す。ま
た表にて空白欄は上記制御信号が０であることを示す。

【０００９】例えば、映像信号データの値が１（Ｄ２＝
０、Ｄ１＝０、Ｄ０＝１）のときは、制御信号Ｓ０は信
号Ｔ３の反転波形となり、制御信号Ｓ２は信号Ｔ３と同
一波形となる。各アナログスイッチＡＳＷ０、ＡＳＷ
２、ＡＳＷ５、ＡＳＷ７はその制御信号Ｓ０、Ｓ２、Ｓ
５、Ｓ７がそれぞれハイレベルの時にオンとなるとする
と、この場合、上記出力回路２００の出力ＯＵＴには、
図６（ａ）に示すように、階調基準電圧Ｖ０とＶ２の間
を、１：２のデューティ比で振動する波形が得られるこ
とになる。

【００１０】この信号の周期、言い換えると信号Ｔ３の
周期を、液晶表示体自身の持つローパスフィルタ回路と
しての遮断周波数の周期より十分に短く定めることで、
絵素には振動電圧の平均値として表現される直流成分が
与えられることになる。

【００１１】図６（ｂ），図６（ｃ），図６（ｄ）に映
像信号データの値がそれぞれ３、４、６の時の出力回路
２００の出力波形を示す。また、表２に本３ビット駆動
器に入力される映像信号データと該駆動器の出力電圧と
の関係を示す。

【００１２】

【表２】

【００１３】なお、上述した表示装置の振動電圧駆動法
については、例えば、特開平６−２７９００号公報の第
１１の実施例（５０欄〜５３欄）の説明において詳細に
記載されている。

【００１４】

【発明が解決しようとする課題】ところで、上述した駆
動回路（駆動器）の出力端子ＯＵＴは、ＴＦＴをスイッ
チング素子とするアクティブマトリクス型液晶パネル
（以下、ＴＦＴ液晶パネルという。）のソースライン
（図示せず）に接続されており、図６に示す波形の振動
電圧が該ソースラインに出力された場合について説明す
る。

【００１５】図７は、ＴＦＴ液晶パネルに上記駆動回路
が接続された時の、アナログスイッチからソースライン
までの等価回路を示している。図７において、Ａは駆動
回路の出力端子、Ｒａｓｗはアナログスイッチのオン抵
抗であり、Ｒｃｏｎｃｔ及びＣｃｏｎｃｔは、それぞれ
駆動回路と液晶パネルのソースラインとの間での接続抵
抗及び接続容量であり、ｒ及びｃはそれぞれ、液晶パネ
ルのソースラインに分布定数として存在する抵抗及び容
量である。なお、図中上記各容量ｃに付けられている矢
印は、その先が全て対向電極（図示せず）に接続されて
いることを示している。

【００１６】ここで、駆動回路の出力端子Ａから負荷
（ソースライン）側を見た場合、上記分布定数により表
される抵抗及び容量は、集中定数Ｒｓｔ及びＣに置き換
えて表すことができる。図８は、図７の分布定数を用い
た等価回路を、集中定数を用いた等価回路に置き換えて
示している。通常観測される液晶パネルのソースライン
の時定数はこの集中定数としての値である。この図８に
示す等価回路を、駆動回路の１出力回路に対する負荷の
等価回路として考える。図８において、破線で示した絵
素の容量Ｃｌｃはソースラインの容量Ｃに比べてはるか
に小さい値であり、等価回路の動作からは絵素の容量Ｃ
ｌｃは無視し得る。従って絵素は図８の等価回路の、抵
抗Ｒｓｔと容量Ｃとの接続点である信号ノードＢの電位
と同一の電位に充電されると考えてよい。

【００１７】次に振動電圧が出力されているときの絵素
に充電される電圧について、映像信号データが「１」の
場合を例に挙げて考察する。図９には、階調用基準電圧
Ｖ０，Ｖ２がＶ０＞Ｖ２である場合の出力波形（図６
（ａ））を改めて示しており、この波形の振動電圧が図
８に示す等価回路の端子Ｖｉｎに入力されたときの上記
信号ノードＢにおける１出力期間、つまり１つの走査線
が選択されている期間の電位の変化を図１０に示す。

【００１８】図１０（ａ）に示されているように、上記
信号ノードＢの電位は１出力期間の終には振動電圧の平
均値である（Ｖ０＋２×Ｖ２）／３に近づいていくが、
それでもこの電圧波形は図１０（ｂ）のように振動電圧
の振動周期で変動することとなる。このような電位変動
があると、絵素ＴＦＴのオフするタイミングによって絵
素に充電される電荷がばらつくこととなる。ここでこの
変動の振幅をＶｒｉｐとすると、振動電圧の周波数が十
分に高い場合や液晶パネルのソースラインの時定数ＣＲ
ｓｔが十分に大きい場合は、絵素のＴＦＴがオフするタ
イミングの違いによる、信号ノードＢでの電位の違いは
ほとんど無視することができ、表示品位に全く影響を与
えない。

【００１９】ところが、８ビット等の多階調駆動器で振
動周波数を高くすることができない場合や液晶パネルの
ソースラインの時定数ＣＲが小さい場合には、このＶｒ
ｉｐによる信号ノードＢの電位変動によって、パネルの
面内で表示ムラが生じるという問題がある。ここで、多
階調駆動器で振動周波数を高くすることができないの
は、多階調駆動器では、補間階調電圧のレベルが多数必
要で、上記信号Ｔ３のデューティ比を多種類作成しなけ
ればならない。つまり、所定の周波数のクロック信号か
ら上記多種類のデューティ比の信号を作成しようとする
と、必要とされるデューティ比の数だけ該クロック信号
を逓倍することとなり、この結果、補間階調電圧として
絵素に印加される振動電圧の周波数が低くなってしまう
からである。また、液晶パネルのソースラインの時定数
ＣＲは、特に、駆動回路から一番近い絵素に対して最も
小さくなると考えられる。

【００２０】本発明はこのような従来の問題点を解決す
るためになされたもので、振動電圧により駆動されるデ
ータ線での電位変動を有効に低減することができ、これ
により該データ線での電位変動によるパネルの面内での
表示ムラを抑制することができる表示装置の駆動回路を
得ることが本発明の目的である。

【００２１】

【課題を解決するための手段】この発明に係る表示装置
の駆動回路は、アクティブマトリクス型液晶表示装置を
構成する複数のデータ線を、映像信号データに基づいた
階調表示信号により駆動回路であって、該各データ線に
対応して設けられ、電位レベルが異なる階調用基準電圧
の間での振動電圧を該階調表示信号として該データ線に
出力する複数の信号出力回路を備えている。該信号出力
回路は、該階調表示信号をその出力インピーダンスが低
い状態で出力する第１の出力手段と、該階調表示信号を
その出力インピーダンスが高い状態で出力する第２の出
力手段と、出力期間の初期に、該第１の出力信号に切り
換えて、出力期間の終期に該第２の出力手段に切り換え
て、該出力インピーダンスを切り換えるインピーダンス
切換手段とを有している。そのことにより上記目的が達
成される。

【００２２】この発明は、上記表示装置の駆動回路にお
いて、前記第１の出力手段は、各階調用基準電圧毎に設
けられ、該階調用基準電圧のデータ線への供給及び遮断
を制御する、オン抵抗が小さい第１のアナログスイッチ
を含むものであり、前記第２の出力手段は、各階調用基
準電圧毎に設けられ、該階調用基準電圧のデータ線への
供給及び遮断を制御する、オン抵抗が大きい第２のアナ
ログスイッチを含むものであり、該同一の階調用基準電
圧に対応する第１及び第２のアナログスイッチは、一対
として並列に接続されていることが好ましい。

【００２３】この発明は上記表示装置の駆動回路におい
て、前記制御信号は、本駆動回路外部から供給される１
ビットの制御信号であることが好ましい。

【００２４】

【作用】この発明においては、電位レベルが異なる階調
用基準電圧の間での振動電圧を階調表示信号としてデー
タ線に出力する信号出力回路を、該階調表示信号をその
出力インピーダンスが低い状態で出力する第１の動作モ
ードと、該階調表示信号をその出力インピーダンスが高
い状態で出力する第２の動作モードとの間で制御信号に
基づいて切換え可能に構成したから、絵素を前出力期間
とは反対の極性に充電する必要がある出力期間の初期期
間には、該信号出力回路を第１の動作モードとし、絵素
の電位が振動電圧の平均値に近づいてくる出力期間の残
りの期間には、該信号出力回路を第２の動作モードとす
ることにより、上記出力期間の終期には、出力回路の出
力インピーダンスが高く、言い換えると振動電圧の平滑
効果が大きくなる。これにより、絵素のスイッチトラン
ジスタ（絵素ＴＦＴ）がオフする時点での絵素電位の、
振動電圧の振動に起因するばらつきが大きく低減される
こととなり、液晶パネルの面内での表示ムラをほぼなく
して表示品位を向上することができる。

【００２５】また、ＴＦＴがオフするタイミングには、
信号出力回路を出力インピーダンスの高い動作モードと
するようにすることにより、振動電圧の振動周波数を、
従来よりも低くしても表示品位の劣下を防ぐことがで
き、従来よりも低消費電力の駆動器を構成することも可
能である。つまり、消費電力はｆｃＶ²（ｆ：周波数、
ｃ：負荷容量、Ｖ：電圧）で決まるため、周波数の低下
が消費電力の低減につながる。

【００２６】特に、８ビット駆動器のように振動周波数
を十分高くできないような高多階調の駆動器では、表示
品位の劣下を防ぎ、表示ムラの生じない高多階調駆動器
を実現可能となる。

【００２７】

【実施例】まず、本発明の基本原理について説明する。

【００２８】本発明は、駆動回路の出力インピーダンス
を１出力期間中に切り替え、該出力期間の電流が必要な
初期の期間には大電流が流れるよう低インピーダンスモ
ードにし、その後、絵素の電位がある程度平均電圧に近
づいた時、高インピーダンスモードにするようにしたも
のである。

【００２９】図１１は、上記のように駆動回路の出力イ
ンピーダンスの切り換え制御を行った場合の絵素電位の
変化を示しており、これは図１０に示す従来の駆動回路
による絵素電位の変化に対応するものである。

【００３０】従来の駆動回路では、８ビット等の多階調
駆動器で振動周波数を高くすることができない場合やパ
ネルの時定数ＣＲが小さい場合、図１０のように、ゲー
トのオフするタイミングによって絵素に充電される電荷
がパネルの面内でばらつき表示ムラとなってしまってい
た。これに対し、本発明では、駆動回路の出力インピー
ダンスを１出力期間中に切り換えることにより、ＴＦＴ
がオフする出力期間の後半部分では、駆動回路の出力イ
ンピーダンスを高くし、振動電圧の平滑効果を大きくす
ることができる。これによりＴＦＴがオフするタイミン
グによる絵素に充電される電荷の変動が小さくなり、パ
ネルの面内での表示ムラをほとんどなくして表示品位の
向上を図ることができる。

【００３１】以下、本発明の実施例について説明する。

【００３２】図１は本発明の一実施例による液晶表示装
置の３ビット駆動器を説明するための図であり、該３ビ
ット駆動器の１出力当りの回路構成を示している。

【００３３】図において、１００は本実施例の３ビット
デジタル駆動器を構成する複数の出力回路の１つであ
り、該駆動器には、このような出力回路１００がアクテ
ィブマトリクス型液晶表示装置の複数のデータ線（ソー
スライン）毎に設けられている。

【００３４】この出力回路１００は、映像信号データＤ
０，Ｄ１，Ｄ２に基づいて階調表示信号を、液晶表示装
置の対応するデータ線に出力するもので、該映像信号デ
ータＤ０，Ｄ１，Ｄ２を制御信号に基づいてサンプリン
グするサンプリング回路１０と、該回路の出力を制御信
号ＬＰにより保持記憶する保持記憶回路２０と、該回路
２０の保持データに基づいて階調用基準電圧Ｖ０，Ｖ
２，Ｖ５，Ｖ７を選択し、データ線に所定レベルの階調
電圧を出力する選択制御回路１３０とから構成されてい
る。ここで、サンプリング回路１０と保持記憶回路２０
は従来の３ビット駆動器の出力回路２００におけるもの
と同一構成となっている。

【００３５】そして本実施例では、上記選択制御回路１
３０は、図２に示すように、上記階調用基準電圧Ｖ０，
Ｖ２，Ｖ５，Ｖ７を切り換えて出力するスイッチ部１３
２と、該スイッチ部で階調用基準電圧を選択するための
選択信号を、上記保持回路２０の保持データＤ０，Ｄ
１，Ｄ２に基づいて発生する選択回路３１と、上記選択
回路３１とスイッチ部１３２との間に設けられ、該選択
回路３１からの選択信号を制御信号ＳＷに基づいて遮断
及び導通させる論理ゲート部１３１とから構成されてい
る。ここで、該制御信号ＳＷは、３ビット駆動器からの
映像信号データＤ０，Ｄ１，Ｄ２の１出力期間、つまり
１走査線が選択されている期間の初期の期間Ｔ１には
「１」レベルとなり、該１出力期間の、該初期期間Ｔ１
経過後の残りの期間Ｔ２には「０」レベルとなるもので
ある。なお、該１出力期間における初期期間Ｔ１及び残
りの期間Ｔ２の比率は、液晶パネルの特性に応じて最適
値になるように決定すればよい。

【００３６】上記スイッチ部１３２は、各階調用基準電
圧Ｖｎ（ｎ＝０，２，５，７）と出力端子ＯＵＴとの間
に並列に接続された一対のアナログスイッチＡＳＷｎＬ
とＡＳＷｎＨ（ｎ＝０，２，５，７）からなり、該アナ
ログスイッチＡＳＷｎＬはオン抵抗が小さくなるよう構
成され、アナログスイッチＡＳＷｎＨはオン抵抗が高く
なるよう構成されている。

【００３７】また、上記各アナログスイッチＡＳＷ０
Ｌ、ＡＳＷ２Ｌ、ＡＳＷ５Ｌ、ＡＳＷ７Ｌの制御入力に
は、論理積回路ＡＮＤ１、ＡＮＤ３、ＡＮＤ５、ＡＮＤ
７の出力が接続され、上記各アナログスイッチＡＳＷ０
Ｈ、ＡＳＷ２Ｈ、ＡＳＷ５Ｈ、ＡＳＷ７Ｈの制御入力に
は、論理積回路ＡＮＤ２、ＡＮＤ４、ＡＮＤ６、ＡＮＤ
８の出力が接続されている。

【００３８】そして、上記論理積回路ＡＮＤ１及びＡＮ
Ｄ２の一方の入力には、上記選択回路の出力Ｓ０が接続
され、論理積回路ＡＮＤ３及びＡＮＤ４の一方の入力に
は、上記選択回路の出力Ｓ２が接続され、論理積回路Ａ
ＮＤ５及びＡＮＤ６の一方の入力には、上記選択回路の
出力Ｓ５が接続され、論理積回路ＡＮＤ７及びＡＮＤ８
の一方の入力には、上記選択回路の出力Ｓ７が接続され
ている。また、上記論理積回路ＡＮＤ１、ＡＮＤ３、Ａ
ＮＤ５、ＡＮＤ７の他方の入力には制御信号ＳＷが、上
記論理積回路ＡＮＤ２、ＡＮＤ４、ＡＮＤ６、ＡＮＤ８
の他方の入力には、制御信号ＳＷを入力とするインバー
タＩＮＶの出力が接続されている。ここで該制御信号Ｓ
Ｗは１ビットの信号で、本駆動器の外部から与えても、
あるいはシフトクロックを用いて本駆動器の内部で作成
するようにしてもよい。本実施例では、上記アナログス
イッチＡＳＷｎＬ，ＡＳＷｎＨ、論理積回路ＡＮＤ１〜
ＡＮＤ８、インバータＩＮＶにより、インピーダンス切
換手段が構成されている。

【００３９】次に作用効果について説明する。

【００４０】本実施例においても、従来の駆動器の出力
回路と同様、選択制御回路１３０には、保持記憶手段２
０に記憶されている映像信号データＤ０〜Ｄ２と、図５
に示すようなデューティ比が２：１の信号Ｔ３が供給さ
れている。そして本実施例では、上記選択回路１３０を
構成するインピーダンス切換手段に制御信号ＳＷが供給
されている。また、上記選択回路３１の論理構成、つま
り入力と出力の関係は、従来の３ビット駆動器のものと
同一である。

【００４１】各アナログスイッチＡＳＷｎＬ、ＡＳＷｎ
Ｈ（ｎ＝０、２、５、７）はその制御信号がそれぞれハ
イレベルの時にオンとなるとすると、この場合の出力波
形は図６（ａ）、（ｂ）、（ｃ）、（ｄ）に示す通りで
あるが、制御信号ＳＷが「１」の期間はアナログスイッ
チＡＳＷｎＬ（ｎ＝１、２、５、７）がオンとなり、制
御信号ＳＷが「０」の期間はアナログスイッチＡＳＷｎ
Ｈ（ｎ＝０、２、５、７）がオンとなる。

【００４２】従って、上記制御信号ＳＷは、１出力期間
中に図１１のように「１」レベルから「０」レベルに切
り換わるようになっているので、絵素を前出力期間とは
反対の極性に充電する必要がある出力期間の初期期間Ｔ
１には、オン抵抗が低いアナログスイッチＡＳＷｎＬを
介して階調用基準電圧が絵素に供給されることとなり、
絵素への電荷の充電特性が向上する。一方、絵素の電位
が振動電圧の平均値に近づいてくる出力期間の残りの期
間Ｔ２には、オン抵抗が高いアナログスイッチＡＳＷｎ
Ｈを介して階調基準電圧が絵素に供給されることとなっ
て、出力回路１００の出力インピーダンスが高く、言い
換えると振動電圧の平滑効果が大きくなる。これによ
り、駆動器の１出力期間の絵素ＴＦＴがオフする時点で
の絵素電位の、振動電圧の振動に起因するばらつきが大
きく低減されることとなり、液晶パネルの面内での表示
ムラをほぼなくして表示品位を向上することができる。

【００４３】このように本実施例では、外部から入力さ
れた階調用基準電圧の間に１つ以上の補間階調を振動駆
動法により実現する駆動器において、補間を行うことに
よる階調の変動を補償し、パネルの面内で均一な表示を
実現できる。

【００４４】また、ゲートのオフタイミングにはオン抵
抗の高いアナログスイッチＡＳＷｎＨを用いるようにし
ているので、振動周波数を従来よりも低くしても表示品
位の劣下を防ぐことができ、従来よりも低消費電力の駆
動器を構成することも可能である。これは、消費電力が
ｆｃＶ²（ｆ：周波数、ｃ：負荷容量、Ｖ：電圧）の式
で表されることから明らかであろう。

【００４５】なお、上記実施例では、表示装置の駆動回
路として、３ビット駆動器を例に挙げたが、駆動回路は
これに限るものではない。例えば、本発明を８ビット駆
動器のように振動周波数を十分高くできないような高多
階調の駆動器に適用することにより、表示品位の劣下を
防ぎ、表示ムラの生じない高多階調駆動器を実現するこ
とも可能である。

【００４６】

【発明の効果】以上のように本発明に係る表示装置の駆
動回路によれば、電位レベルが異なる階調用基準電圧の
間での振動電圧を階調表示信号としてデータ線に出力す
る信号出力回路において、該階調表示信号をその出力イ
ンピーダンスが低い状態で出力する第１の出力手段と、
該階調表示信号をその出力インピーダンスが高い状態で
出力する第２の出力手段と、該第１及び第２の出力手段
の一方を制御信号に基づいて選択して出力インピーダン
スを切り換えるインピーダンス切換手段とを備えたの
で、絵素を前出力期間とは反対の極性に充電する必要が
ある出力期間の初期期間には、該信号出力回路を出力イ
ンピーダンスが低い動作モードとし、絵素の電位が振動
電圧の平均値に近づいてくる出力期間の残りの期間に
は、該信号出力回路を出力インピーダンスが高い動作モ
ードとすることにより、絵素ＴＦＴがオフする時点での
絵素電位の、振動電圧の振動に起因するばらつきが大き
く低減されることとなり、液晶パネルの面内での表示ム
ラをほぼなくして表示品位を向上することができる効果
がある。

【００４７】また、絵素ＴＦＴがオフする時点で、信号
出力回路を、出力インピーダンスが高い動作モードとす
るようにすることにより、振動電圧の振動周波数を、従
来よりも低くしても表示品位の劣下を防ぐことができ、
従来よりも低消費電力の駆動器を構成することも可能で
ある。

【図面の簡単な説明】

【図１】本発明の一実施例による、アクティブマトリク
ス型液晶表示装置の３ビット駆動器を構成する複数の出
力回路の１つを示すブロック構成図である。

【図２】上記実施例の出力回路を構成する選択制御回路
の詳細な構成を示す図である。

【図３】従来のアクティブマトリクス型液晶表示装置の
３ビット駆動器を構成する複数の出力回路の１つを示す
ブロック構成図である。

【図４】上記従来の駆動器における選択制御回路の詳細
な構成を示す図である。

【図５】上記本発明及び従来の３ビット駆動器の出力回
路において、補間階調信号を作成するのに用いるディー
ティ比２：１のパルス信号の波形を示す図である。

【図６】上記本発明及び従来の３ビット駆動器の出力回
路から出力される、映像信号データが１、３、４、６の
時の補間階調電圧の波形を示す図である。

【図７】ＴＦＴ液晶パネルに駆動器が接続されたとき
の、これらの等価回路を分布定数を用いて示す図であ
る。

【図８】図７に示す分布定数による等価回路を、集中定
数による等価回路に置き換えて示す図である。

【図９】上記本発明及び従来の３ビット駆動器の出力回
路から出力される、映像信号データが「１」のときの出
力波形を示す図である。

【図１０】図８の等価回路の信号ノードＢにおける１出
力期間の電位変化を示す波形である。

【図１１】上記実施例に対応する図８の等価回路の信号
ノードＢにおける１出力期間の電位変化、及びインピー
ダンスの切り換え制御を行うための制御信号ＳＷの１出
力期間の波形を示す図である。

【符号の説明】

１０サンプリング回路２０保持記憶回路３１選択回路１００３ビット駆動器の出力回路（信号出力回路）１３０選択制御回路１３１論理ゲート部１３２スイッチ部ＡＳＷ０Ｌ，ＡＳＷ０Ｈ，ＡＳＷ２Ｌ，ＡＳＷ２Ｈ，Ａ
ＳＷ５Ｌ，ＡＳＷ５Ｈ，ＡＳＷ７Ｌ，ＡＳＷ７Ｈアナ
ログスイッチＡＮＤ１〜ＡＮＤ８論理積回路Ｄ０，Ｄ１，Ｄ２映像信号データＩＮＶインバータＳＷ制御信号Ｔ３パルス信号Ｖ０，Ｖ２，Ｖ５，Ｖ７階調用基準電圧

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭64−88494（ＪＰ，Ａ) 特開平６−27900（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G09G 3/36

Claims

(57)【特許請求の範囲】

【請求項１】アクティブマトリクス型液晶表示装置を
構成する複数のデータ線を、映像信号データに基づいた
階調表示信号により駆動回路であって、該各データ線に対応して設けられ、電位レベルが異なる
階調用基準電圧の間での振動電圧を該階調表示信号とし
て、対応するデータ線に出力する複数の信号出力回路を
備え、該信号出力回路は、その出力インピーダンスが低い状態で該階調表示信号を
出力する第１の出力手段と、その出力インピーダンスが高い状態で該階調表示信号を
出力する第２の出力手段と、出力期間の初期に、該第１の出力信号に切り換えて、出
力期間の終期に該第２の出力手段に切り換えて、該出力
インピーダンスを切り換えるインピーダンス切換手段と
をするものである表示装置の駆動回路。
【請求項２】請求項１に記載の表示装置の駆動回路で
あって、前記第１の出力手段は、前記各階調用基準電圧毎に設け
られ、該階調用基準電圧のデータ線への供給及び遮断を
制御する、オン抵抗が小さい第１のアナログスイッチを
含むものであり、前記第２の出力手段は、該各階調用基準電圧毎に設けら
れ、該階調用基準電圧のデータ線への供給及び遮断を制
御する、オン抵抗が大きい第２のアナログスイッチを含
むものであり、該同一の階調用基準電圧に対応する第１及び第２のアナ
ログスイッチは、一対として並列に接続されている表示
装置の駆動回路。
【請求項３】請求項２に記載の表示装置の駆動回路に
おいて、前記制御信号は、本駆動回路外部から供給される１ビッ
トの制御信号である表示装置の駆動回路。