JP3250222B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3250222B2 JP3250222B2 JP40555890A JP40555890A JP3250222B2 JP 3250222 B2 JP3250222 B2 JP 3250222B2 JP 40555890 A JP40555890 A JP 40555890A JP 40555890 A JP40555890 A JP 40555890A JP 3250222 B2 JP3250222 B2 JP 3250222B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- inductor
- rectifier
- terminal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y02B70/126—
Description
【０００１】
【産業上の利用分野】本発明は、交流電源を整流平滑し
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
た直流電圧を高周波に変換して負荷に供給するインバー
タ装置に関するものである。
【０００２】
【従来の技術】従来のインバータ装置（特開昭５９−７
８４９６号）の回路構成を図１２に示す。商用交流電源
Ｖｓは全波整流器ＤＢの交流入力端子に接続されてい
る。全波整流器ＤＢの直流出力端子には、ダイオードＤ
3 を介して平滑用のコンデンサＣ 1 が接続されている。
このコンデンサＣ1 には、スイッチング素子Ｑ1 ，Ｑ2
の直列回路が接続されている。各スイッチング素子
Ｑ1 ，Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並
列接続されている。また、全波整流器ＤＢの直流出力端
子には、コンデンサＣ3 ，Ｃ4 の直列回路が接続されて
いる。コンデンサＣ3 ，Ｃ4 の接続点とスイッチング素
子Ｑ1 ，Ｑ2 の接続点の間には、負荷１とインダクタＬ
1 の直列回路が接続されている。
８４９６号）の回路構成を図１２に示す。商用交流電源
Ｖｓは全波整流器ＤＢの交流入力端子に接続されてい
る。全波整流器ＤＢの直流出力端子には、ダイオードＤ
3 を介して平滑用のコンデンサＣ 1 が接続されている。
このコンデンサＣ1 には、スイッチング素子Ｑ1 ，Ｑ2
の直列回路が接続されている。各スイッチング素子
Ｑ1 ，Ｑ2 には、それぞれダイオードＤ1 ，Ｄ2 が逆並
列接続されている。また、全波整流器ＤＢの直流出力端
子には、コンデンサＣ3 ，Ｃ4 の直列回路が接続されて
いる。コンデンサＣ3 ，Ｃ4 の接続点とスイッチング素
子Ｑ1 ，Ｑ2 の接続点の間には、負荷１とインダクタＬ
1 の直列回路が接続されている。
【０００３】以下、図１２の回路の動作について説明す
る。商用交流電源Ｖｓは全波整流器ＤＢにより全波整流
され、ダイオードＤ3 を介してコンデンサＣ1 により平
滑される。スイッチング素子Ｑ1 ，Ｑ2 は高周波的に交
互にＯＮ／ＯＦＦされる。スイッチング素子Ｑ1 がＯＮ
のときは、コンデンサＣ1 から、スイッチング素子
Ｑ 1 、インダクタＬ1 、負荷１、コンデンサＣ4を通っ
てコンデンサＣ1 に戻る経路と、コンデンサＣ3 から、
ダイオードＤ3 、スイッチング素子Ｑ1 、インダクタＬ
1 、負荷１を通ってコンデンサＣ3 に戻る経路とで電流
が流れる。スイッチング素子Ｑ2 がＯＮのときは、コン
デンサＣ4 から、負荷１、インダクタＬ1 、スイッチン
グ素子Ｑ2 を通って、コンデンサＣ4 に戻る経路で上記
とは逆向きに負荷１に電流が流れ、これにより、負荷１
には高周波電流が流れる。
る。商用交流電源Ｖｓは全波整流器ＤＢにより全波整流
され、ダイオードＤ3 を介してコンデンサＣ1 により平
滑される。スイッチング素子Ｑ1 ，Ｑ2 は高周波的に交
互にＯＮ／ＯＦＦされる。スイッチング素子Ｑ1 がＯＮ
のときは、コンデンサＣ1 から、スイッチング素子
Ｑ 1 、インダクタＬ1 、負荷１、コンデンサＣ4を通っ
てコンデンサＣ1 に戻る経路と、コンデンサＣ3 から、
ダイオードＤ3 、スイッチング素子Ｑ1 、インダクタＬ
1 、負荷１を通ってコンデンサＣ3 に戻る経路とで電流
が流れる。スイッチング素子Ｑ2 がＯＮのときは、コン
デンサＣ4 から、負荷１、インダクタＬ1 、スイッチン
グ素子Ｑ2 を通って、コンデンサＣ4 に戻る経路で上記
とは逆向きに負荷１に電流が流れ、これにより、負荷１
には高周波電流が流れる。
【０００４】この回路では、コンデンサＣ3 ，Ｃ4 の容
量を適当に選ぶと、スイッチング素子Ｑ2 がＯＮのとき
には全波整流器ＤＢ、コンデンサＣ3 、負荷１、インダ
クタＬ1 、スイッチング素子Ｑ2 、全波整流器ＤＢを介
する経路でも電流が流れるので、入力電流を絶えず流す
ことができる。スイッチング素子Ｑ2 がＯＮのときに、
全波整流器ＤＢからコンデンサＣ3 を介して負荷１に流
れる電流は交流電源Ｖｓの電源電圧の大きさにほぼ比例
し、電源電圧が高いときほど多くの電流が流れる。した
がって、入力電流は電源電圧にほぼ比例した休止期間の
無い同相の電流となり、高入力力率となる。
量を適当に選ぶと、スイッチング素子Ｑ2 がＯＮのとき
には全波整流器ＤＢ、コンデンサＣ3 、負荷１、インダ
クタＬ1 、スイッチング素子Ｑ2 、全波整流器ＤＢを介
する経路でも電流が流れるので、入力電流を絶えず流す
ことができる。スイッチング素子Ｑ2 がＯＮのときに、
全波整流器ＤＢからコンデンサＣ3 を介して負荷１に流
れる電流は交流電源Ｖｓの電源電圧の大きさにほぼ比例
し、電源電圧が高いときほど多くの電流が流れる。した
がって、入力電流は電源電圧にほぼ比例した休止期間の
無い同相の電流となり、高入力力率となる。
【０００５】
【発明が解決しようとする課題】図１２の回路では、ダ
イオードＤ3 が全波整流器ＤＢからコンデンサＣ1 へ向
かう方向に挿入されていることが特徴であり、交流電源
Ｖｓの電源電圧ＶｉｎがコンデンサＣ1 の電圧Ｖｄｃよ
りも充分に低い期間は、上記のループで負荷１を介して
入力電流が流れるが、電源電圧Ｖｉｎがピーク値付近で
Ｖｉｎ≧Ｖｄｃになると、負荷１以外にもダイオードＤ
3 を介してコンデンサＣ1 に大きな電流が流れる。した
がって、入力電流波形は電源電圧Ｖｉｎのピーク値付近
でパルス状の突入波形が現れ、入力力率は高いものの、
入力電流は高調波成分を多く含んだものとなる。さら
に、突入電流のため入力力率にも限界がある。
イオードＤ3 が全波整流器ＤＢからコンデンサＣ1 へ向
かう方向に挿入されていることが特徴であり、交流電源
Ｖｓの電源電圧ＶｉｎがコンデンサＣ1 の電圧Ｖｄｃよ
りも充分に低い期間は、上記のループで負荷１を介して
入力電流が流れるが、電源電圧Ｖｉｎがピーク値付近で
Ｖｉｎ≧Ｖｄｃになると、負荷１以外にもダイオードＤ
3 を介してコンデンサＣ1 に大きな電流が流れる。した
がって、入力電流波形は電源電圧Ｖｉｎのピーク値付近
でパルス状の突入波形が現れ、入力力率は高いものの、
入力電流は高調波成分を多く含んだものとなる。さら
に、突入電流のため入力力率にも限界がある。
【０００６】本発明は、このような点に鑑みてなされた
ものであり、その目的とするところは、インバータ装置
における交流電源からの突入電流による入力電流の高調
波成分を低減し、入力力率をさらに高くすることにあ
る。
ものであり、その目的とするところは、インバータ装置
における交流電源からの突入電流による入力電流の高調
波成分を低減し、入力力率をさらに高くすることにあ
る。
【０００７】
【課題を解決するための手段】本発明のインバータ装置
においては、上記の課題を解決するために、図１に示す
ように、交流電源Ｖｓを整流する整流器ＤＢと、整流器
ＤＢの出力をインダクタＬ2 を介して平滑する第１のコ
ンデンサＣ1 と、第１のコンデンサＣ1 に並列接続され
て交互にＯＮ／ＯＦＦされる第１及び第２のスイッチン
グ素子Ｑ1 ，Ｑ 2 の直列回路と、前記整流器ＤＢの出力
端と前記インダクタＬ2 との接続点と第１及び第２のス
イッチング素子Ｑ1 ，Ｑ2 の接続点の間に第２のコンデ
ンサＣ3 を介して接続された負荷回路とを有することを
特徴とするものである。
においては、上記の課題を解決するために、図１に示す
ように、交流電源Ｖｓを整流する整流器ＤＢと、整流器
ＤＢの出力をインダクタＬ2 を介して平滑する第１のコ
ンデンサＣ1 と、第１のコンデンサＣ1 に並列接続され
て交互にＯＮ／ＯＦＦされる第１及び第２のスイッチン
グ素子Ｑ1 ，Ｑ 2 の直列回路と、前記整流器ＤＢの出力
端と前記インダクタＬ2 との接続点と第１及び第２のス
イッチング素子Ｑ1 ，Ｑ2 の接続点の間に第２のコンデ
ンサＣ3 を介して接続された負荷回路とを有することを
特徴とするものである。
【０００８】
【作用】図１の回路では、このように、ダイオードＤ3
に代えて、インダクタＬ2 を用いたことにより、整流器
ＤＢの出力電圧とコンデンサＣ1 の電圧差をインダクタ
Ｌ2 で分担することができ、交流電源Ｖｓからの入力電
圧がコンデンサＣ1 の電圧よりも低い期間でも入力電流
を流すことができ、入力電流の高調波歪みを低減するこ
とができる。また、この入力電流の大きさは入力電圧の
大きさに比例するので、入力電流波形を入力電圧と相似
形とすることができ、入力力率を高くすることができ
る。さらに、交流電源Ｖｓの電圧のピーク値付近での突
入電流もインダクタＬ2 のために少なくなり、入力電流
の高調波成分を低減できる。本発明のさらに詳しい構成
及び作用については、以下に述べる実施例の説明におい
て詳述する。
に代えて、インダクタＬ2 を用いたことにより、整流器
ＤＢの出力電圧とコンデンサＣ1 の電圧差をインダクタ
Ｌ2 で分担することができ、交流電源Ｖｓからの入力電
圧がコンデンサＣ1 の電圧よりも低い期間でも入力電流
を流すことができ、入力電流の高調波歪みを低減するこ
とができる。また、この入力電流の大きさは入力電圧の
大きさに比例するので、入力電流波形を入力電圧と相似
形とすることができ、入力力率を高くすることができ
る。さらに、交流電源Ｖｓの電圧のピーク値付近での突
入電流もインダクタＬ2 のために少なくなり、入力電流
の高調波成分を低減できる。本発明のさらに詳しい構成
及び作用については、以下に述べる実施例の説明におい
て詳述する。
【０００９】
【実施例】本発明の第１実施例を図１に示す。本実施例
は、図１２の従来例において、ダイオードＤ3 の代わり
に、インダクタＬ2 を接続したものである。このインダ
クタＬ2 はインバータの電流ループの一部に挿入されて
おり、このインダクタＬ2 が交流電源Ｖｓからの突入電
流を抑制する。スイッチング素子Ｑ1 ，Ｑ2 は交互に高
周波でＯＮ／ＯＦＦし、負荷１に高周波電力を供給す
る。
は、図１２の従来例において、ダイオードＤ3 の代わり
に、インダクタＬ2 を接続したものである。このインダ
クタＬ2 はインバータの電流ループの一部に挿入されて
おり、このインダクタＬ2 が交流電源Ｖｓからの突入電
流を抑制する。スイッチング素子Ｑ1 ，Ｑ2 は交互に高
周波でＯＮ／ＯＦＦし、負荷１に高周波電力を供給す
る。
【００１０】以下、本実施例の動作について説明する。
スイッチング素子Ｑ1 がＯＮのときは、コンデンサＣ1
から、スイッチング素子Ｑ1 、インダクタＬ1 、負荷
１、コンデンサＣ4 を通って、コンデンサＣ1 に戻る経
路と、コンデンサＣ3 から、インダクタＬ2 、スイッチ
ング素子Ｑ1 、インダクタＬ1 、負荷１を通って、コン
デンサＣ3 に戻る経路で電流が流れる。スイッチング素
子Ｑ2 がＯＮのときには、コンデンサＣ4 から、負荷
１、インダクタＬ1 、スイッチング素子Ｑ2 を通って、
コンデンサＣ4 に戻る経路と、コンデンサＣ1 から、イ
ンダクタＬ2 、コンデンサＣ3 、負荷１、インダクタＬ
1 、スイッチング素子Ｑ2 を通って、コンデンサＣ1 に
戻る経路で上記とは逆向きに負荷１に電流が流れて、こ
れにより負荷１には高周波電力が供給される。
スイッチング素子Ｑ1 がＯＮのときは、コンデンサＣ1
から、スイッチング素子Ｑ1 、インダクタＬ1 、負荷
１、コンデンサＣ4 を通って、コンデンサＣ1 に戻る経
路と、コンデンサＣ3 から、インダクタＬ2 、スイッチ
ング素子Ｑ1 、インダクタＬ1 、負荷１を通って、コン
デンサＣ3 に戻る経路で電流が流れる。スイッチング素
子Ｑ2 がＯＮのときには、コンデンサＣ4 から、負荷
１、インダクタＬ1 、スイッチング素子Ｑ2 を通って、
コンデンサＣ4 に戻る経路と、コンデンサＣ1 から、イ
ンダクタＬ2 、コンデンサＣ3 、負荷１、インダクタＬ
1 、スイッチング素子Ｑ2 を通って、コンデンサＣ1 に
戻る経路で上記とは逆向きに負荷１に電流が流れて、こ
れにより負荷１には高周波電力が供給される。
【００１１】ここで、スイッチング素子Ｑ2 がＯＮで、
コンデンサＣ1 から、インダクタＬ 2 、コンデンサ
Ｃ3 、負荷１、インダクタＬ1 、スイッチング素子
Ｑ2 、コンデンサＣ1 のループで電流が流れているとき
には、インダクタＬ2 には図中の矢印Ｖ2 の向きに電圧
が発生する。この電圧Ｖ2 はコンデンサＣ4 の容量を適
度に小さくすると、全波整流器ＤＢの出力電圧とコンデ
ンサＣ1 の電圧の差とすることができる。これにより、
入力電圧Ｖｉｎが低くても全波整流器ＤＢが導通可能と
なり、全波整流器ＤＢ、コンデンサＣ3 、負荷１、イン
ダクタＬ1 、スイッチング素子Ｑ2 、全波整流器ＤＢの
ループで電流が流れる。また、入力電圧Ｖｉｎが充分に
高いと、上記のループの他にスイッチング素子Ｑ1 がＯ
Ｎしたときにも全波整流器ＤＢ、インダクタＬ2 、スイ
ッチング素子Ｑ1 、インダクタＬ1 、負荷１、コンデン
サＣ4 、全波整流器ＤＢの経路と、全波整流器ＤＢ、イ
ンダクタＬ 2 、コンデンサＣ1 、全波整流器ＤＢの経路
とで電流が流れる。本実施例の入力電流Ｉｉｎの大きさ
は電源電圧Ｖｉｎにほぼ比例し、同相の電流となり、高
入力力率となる。
コンデンサＣ1 から、インダクタＬ 2 、コンデンサ
Ｃ3 、負荷１、インダクタＬ1 、スイッチング素子
Ｑ2 、コンデンサＣ1 のループで電流が流れているとき
には、インダクタＬ2 には図中の矢印Ｖ2 の向きに電圧
が発生する。この電圧Ｖ2 はコンデンサＣ4 の容量を適
度に小さくすると、全波整流器ＤＢの出力電圧とコンデ
ンサＣ1 の電圧の差とすることができる。これにより、
入力電圧Ｖｉｎが低くても全波整流器ＤＢが導通可能と
なり、全波整流器ＤＢ、コンデンサＣ3 、負荷１、イン
ダクタＬ1 、スイッチング素子Ｑ2 、全波整流器ＤＢの
ループで電流が流れる。また、入力電圧Ｖｉｎが充分に
高いと、上記のループの他にスイッチング素子Ｑ1 がＯ
Ｎしたときにも全波整流器ＤＢ、インダクタＬ2 、スイ
ッチング素子Ｑ1 、インダクタＬ1 、負荷１、コンデン
サＣ4 、全波整流器ＤＢの経路と、全波整流器ＤＢ、イ
ンダクタＬ 2 、コンデンサＣ1 、全波整流器ＤＢの経路
とで電流が流れる。本実施例の入力電流Ｉｉｎの大きさ
は電源電圧Ｖｉｎにほぼ比例し、同相の電流となり、高
入力力率となる。
【００１２】さらに、電源電圧Ｖｉｎのピーク値付近で
の突入電流もインダクタＬ2 のため少なくなり、入力電
流Ｉｉｎの高調波成分を低減でき、その分、入力力率も
更に高くなる。また、本実施例では、インダクタＬ2 を
１個追加しただけであり、回路構成は簡単である。
の突入電流もインダクタＬ2 のため少なくなり、入力電
流Ｉｉｎの高調波成分を低減でき、その分、入力力率も
更に高くなる。また、本実施例では、インダクタＬ2 を
１個追加しただけであり、回路構成は簡単である。
【００１３】なお、交流電源Ｖｓと全波整流器ＤＢの間
に挿入されたフィルター回路２は、入力電流Ｉｉｎの高
周波成分を除去するためのものである。また、コンデン
サＣ 4 は省略しても同様の作用と効果を得ることができ
る。本実施例における入力電圧Ｖｉｎと入力電流Ｉｉｎ
の波形を図２に示す。
に挿入されたフィルター回路２は、入力電流Ｉｉｎの高
周波成分を除去するためのものである。また、コンデン
サＣ 4 は省略しても同様の作用と効果を得ることができ
る。本実施例における入力電圧Ｖｉｎと入力電流Ｉｉｎ
の波形を図２に示す。
【００１４】図３は本発明の第２実施例の回路図であ
る。本実施例では、インダクタＬ2 を全波整流器ＤＢの
負極側に接続し、コンデンサＣ3 を省略したものであ
る。この構成では、スイッチング素子Ｑ1 がＯＮしたと
きに、インダクタＬ2 に図中のＶ 2 の向きに電圧が発生
し、全波整流器ＤＢとコンデンサＣ1 の電圧差を分担す
ることになる。この実施例では、負荷１として放電灯を
用いている。放電灯のフィラメントの非電源側端子間に
並列接続されたコンデンサＣ2 は、インダクタＬ1 との
共振用であり、その共振作用により放電灯１には正弦波
電流が流れる。入力電流高調波の低減作用については、
図１の実施例と同様である。
る。本実施例では、インダクタＬ2 を全波整流器ＤＢの
負極側に接続し、コンデンサＣ3 を省略したものであ
る。この構成では、スイッチング素子Ｑ1 がＯＮしたと
きに、インダクタＬ2 に図中のＶ 2 の向きに電圧が発生
し、全波整流器ＤＢとコンデンサＣ1 の電圧差を分担す
ることになる。この実施例では、負荷１として放電灯を
用いている。放電灯のフィラメントの非電源側端子間に
並列接続されたコンデンサＣ2 は、インダクタＬ1 との
共振用であり、その共振作用により放電灯１には正弦波
電流が流れる。入力電流高調波の低減作用については、
図１の実施例と同様である。
【００１５】図４は本発明の第３実施例の回路図であ
る。本実施例では、２つのインダクタＬ2 ，Ｌ3 を全波
整流器ＤＢの正極側、負極側のそれぞれに接続したもの
である。その効果については、図１の実施例と同様であ
る。
る。本実施例では、２つのインダクタＬ2 ，Ｌ3 を全波
整流器ＤＢの正極側、負極側のそれぞれに接続したもの
である。その効果については、図１の実施例と同様であ
る。
【００１６】図５は本発明の第４実施例の回路図であ
る。本実施例では、図４の実施例において、コンデンサ
Ｃ4 を省略したものである。この場合、インダクタＬ3
の働きは、図４の実施例におけるインダクタＬ3とは異
なる。まず、スイッチング素子Ｑ2 がＯＮすると、イン
ダクタＬ2 に電圧が発生し、全波整流器ＤＢとコンデン
サＣ1 の電圧差を分担し、全波整流器ＤＢが導通する。
すると、入力電流は、全波整流器ＤＢ、コンデンサ
Ｃ3 、放電灯１、インダクタＬ1 、スイッチング素子Ｑ
2 、インダクタＬ3 のループで流れる。このとき、イン
ダクタＬ3 はインダクタＬ2 のように電圧差を分担する
働きはしない。ところが、スイッチング素子Ｑ 2 がＯＦ
Ｆすると、インダクタＬ3 には誘起電圧が発生して、全
波整流器ＤＢ、コンデンサＣ3 、放電灯１、インダクタ
Ｌ1 、ダイオードＤ1 、コンデンサＣ1 、インダクタＬ
3 のループでコンデンサＣ1 を充電する。すなわち、イ
ンダクタＬ3 はチョッパーの働きをしている。この実施
例においても、入力電流の突入電流を無くする働きがあ
り、入力電流の高調波は従来例に比べて少なくなる。
る。本実施例では、図４の実施例において、コンデンサ
Ｃ4 を省略したものである。この場合、インダクタＬ3
の働きは、図４の実施例におけるインダクタＬ3とは異
なる。まず、スイッチング素子Ｑ2 がＯＮすると、イン
ダクタＬ2 に電圧が発生し、全波整流器ＤＢとコンデン
サＣ1 の電圧差を分担し、全波整流器ＤＢが導通する。
すると、入力電流は、全波整流器ＤＢ、コンデンサ
Ｃ3 、放電灯１、インダクタＬ1 、スイッチング素子Ｑ
2 、インダクタＬ3 のループで流れる。このとき、イン
ダクタＬ3 はインダクタＬ2 のように電圧差を分担する
働きはしない。ところが、スイッチング素子Ｑ 2 がＯＦ
Ｆすると、インダクタＬ3 には誘起電圧が発生して、全
波整流器ＤＢ、コンデンサＣ3 、放電灯１、インダクタ
Ｌ1 、ダイオードＤ1 、コンデンサＣ1 、インダクタＬ
3 のループでコンデンサＣ1 を充電する。すなわち、イ
ンダクタＬ3 はチョッパーの働きをしている。この実施
例においても、入力電流の突入電流を無くする働きがあ
り、入力電流の高調波は従来例に比べて少なくなる。
【００１７】図６は本発明の第５実施例の回路図であ
る。本実施例では、図５の実施例におけるインダクタＬ
3 を全波整流器ＤＢの正極側に接続し、コンデンサＣ4
を付加したものである。動作は図５の実施例と同じであ
る。また、その効果についても図５の実施例と同様であ
る。
る。本実施例では、図５の実施例におけるインダクタＬ
3 を全波整流器ＤＢの正極側に接続し、コンデンサＣ4
を付加したものである。動作は図５の実施例と同じであ
る。また、その効果についても図５の実施例と同様であ
る。
【００１８】図７は本発明の第６実施例の回路図であ
る。本実施例では、全波整流器ＤＢの出力端にインダク
タＬ3 、ダイオードＤ3 を介して平滑用のコンデンサＣ
1 を接続したものであり、ダイオードＤ3 がインバータ
の電流ループに含まれている。スイッチング素子Ｑ1 ，
Ｑ2 は交互に高周波でＯＮ／ＯＦＦして、負荷１に高周
波電力を供給する。スイッチング素子Ｑ1 がＯＮのとき
には、コンデンサＣ1 から、スイッチング素子Ｑ1 、イ
ンダクタＬ1、放電灯１、コンデンサＣ4 を経てコンデ
ンサＣ1 に戻る経路と、コンデンサＣ3 から、ダイオー
ドＤ3 、スイッチング素子Ｑ1 、インダクタＬ1 、放電
灯１を介して、コンデンサＣ3 に戻る経路で電流が流れ
る。スイッチング素子Ｑ2 がＯＮのときには、コンデン
サＣ4 から、放電灯１、インダクタＬ1 、スイッチング
素子Ｑ2 を介して、コンデンサＣ4 に戻る経路で上記と
は逆方向に電流が流れて、放電灯１に高周波電力が供給
される。本回路では、コンデンサＣ4 は必須である。な
ぜなら、コンデンサＣ4 が無いと、コンデンサＣ1 から
の電流を放出するループが無くなるからである。ダイオ
ードＤ3 はスイッチング素子Ｑ2 がＯＮしたときに、コ
ンデンサＣ1 からの電流の放出を阻止し、コンデンサＣ
1 の電圧と全波整流器ＤＢの出力電圧の差を分担するこ
とになる。したがって、全波整流器ＤＢからインダクタ
Ｌ3 、コンデンサＣ3 、放電灯１、インダクタＬ1 、ス
イッチング素子Ｑ2 、全波整流器ＤＢのループで入力電
流が流れる。さらに、スイッチング素子Ｑ2 がＯＦＦす
ると、インダクタＬ3 の誘導起電圧でダイオードＤ3 を
ＯＮさせ、コンデンサＣ1 を充電するチョッパーとして
働く。また、電源電圧のピーク値付近での突入電流もイ
ンダクタＬ3 により抑制される。そのほか、入力電流の
高調波を低減する効果については、上記各実施例と同様
である。
る。本実施例では、全波整流器ＤＢの出力端にインダク
タＬ3 、ダイオードＤ3 を介して平滑用のコンデンサＣ
1 を接続したものであり、ダイオードＤ3 がインバータ
の電流ループに含まれている。スイッチング素子Ｑ1 ，
Ｑ2 は交互に高周波でＯＮ／ＯＦＦして、負荷１に高周
波電力を供給する。スイッチング素子Ｑ1 がＯＮのとき
には、コンデンサＣ1 から、スイッチング素子Ｑ1 、イ
ンダクタＬ1、放電灯１、コンデンサＣ4 を経てコンデ
ンサＣ1 に戻る経路と、コンデンサＣ3 から、ダイオー
ドＤ3 、スイッチング素子Ｑ1 、インダクタＬ1 、放電
灯１を介して、コンデンサＣ3 に戻る経路で電流が流れ
る。スイッチング素子Ｑ2 がＯＮのときには、コンデン
サＣ4 から、放電灯１、インダクタＬ1 、スイッチング
素子Ｑ2 を介して、コンデンサＣ4 に戻る経路で上記と
は逆方向に電流が流れて、放電灯１に高周波電力が供給
される。本回路では、コンデンサＣ4 は必須である。な
ぜなら、コンデンサＣ4 が無いと、コンデンサＣ1 から
の電流を放出するループが無くなるからである。ダイオ
ードＤ3 はスイッチング素子Ｑ2 がＯＮしたときに、コ
ンデンサＣ1 からの電流の放出を阻止し、コンデンサＣ
1 の電圧と全波整流器ＤＢの出力電圧の差を分担するこ
とになる。したがって、全波整流器ＤＢからインダクタ
Ｌ3 、コンデンサＣ3 、放電灯１、インダクタＬ1 、ス
イッチング素子Ｑ2 、全波整流器ＤＢのループで入力電
流が流れる。さらに、スイッチング素子Ｑ2 がＯＦＦす
ると、インダクタＬ3 の誘導起電圧でダイオードＤ3 を
ＯＮさせ、コンデンサＣ1 を充電するチョッパーとして
働く。また、電源電圧のピーク値付近での突入電流もイ
ンダクタＬ3 により抑制される。そのほか、入力電流の
高調波を低減する効果については、上記各実施例と同様
である。
【００１９】図８は本発明の第７実施例の回路図であ
る。この回路は、図７の実施例におけるスイッチング素
子Ｑ1 ，Ｑ2 の位置と、コンデンサＣ3 ，Ｃ4 の位置を
入れ換えたものである。本実施例において、インダクタ
Ｌ3 が突入電流を防止し、且つチョッパーの働きをする
ことについては、図７の実施例と同様である。
る。この回路は、図７の実施例におけるスイッチング素
子Ｑ1 ，Ｑ2 の位置と、コンデンサＣ3 ，Ｃ4 の位置を
入れ換えたものである。本実施例において、インダクタ
Ｌ3 が突入電流を防止し、且つチョッパーの働きをする
ことについては、図７の実施例と同様である。
【００２０】図９は本発明の第８実施例の回路図であ
る。この回路は、図１の実施例において、スイッチング
素子Ｑ1 ，Ｑ2 の位置と、コンデンサＣ3 ，Ｃ4 の位置
を入れ換えたものである。本実施例において、インダク
タＬ2 が突入電流を防止し、且つ全波整流器ＤＢとコン
デンサＣ1 の電圧差を分担することは、図１の実施例と
同様である。
る。この回路は、図１の実施例において、スイッチング
素子Ｑ1 ，Ｑ2 の位置と、コンデンサＣ3 ，Ｃ4 の位置
を入れ換えたものである。本実施例において、インダク
タＬ2 が突入電流を防止し、且つ全波整流器ＤＢとコン
デンサＣ1 の電圧差を分担することは、図１の実施例と
同様である。
【００２１】図１０は本発明の第９実施例の回路図であ
る。この回路は、図９の実施例において、インダクタＬ
2 を整流器ＤＢの負極側に接続し、スイッチング素子Ｑ
1 ，Ｑ2 をＭＯＳＦＥＴとしたものである。したがっ
て、逆並列のダイオードＤ1 ，Ｄ2 は、図中の破線で示
したＭＯＳＦＥＴの内蔵ダイオードで代用できる。さら
に、この実施例では、インダクタＬ2 にダイオードＤ4
とコンデンサＣ5 とで閉ループを形成し、インダクタＬ
2 からの電流の放出ループを構成している。スイッチン
グ素子Ｑ2 がＯＮしたときには、コンデンサＣ1 からコ
ンデンサＣ3 、インダクタＬ1 、放電灯１、スイッチン
グ素子Ｑ2 のループで電流を流す。スイッチング素子Ｑ
2 がＯＦＦした後は、インダクタＬ2 はダイオードＤ4
を介してコンデンサＣ5 を充電する。これにより、スイ
ッチング素子Ｑ2 がＯＦＦした後のインダクタＬ2 の電
流放出による回路素子へのストレスが低減される。この
コンデンサＣ5 の電圧は、スイッチング素子Ｑ2 の制御
電源等に利用することができる。
る。この回路は、図９の実施例において、インダクタＬ
2 を整流器ＤＢの負極側に接続し、スイッチング素子Ｑ
1 ，Ｑ2 をＭＯＳＦＥＴとしたものである。したがっ
て、逆並列のダイオードＤ1 ，Ｄ2 は、図中の破線で示
したＭＯＳＦＥＴの内蔵ダイオードで代用できる。さら
に、この実施例では、インダクタＬ2 にダイオードＤ4
とコンデンサＣ5 とで閉ループを形成し、インダクタＬ
2 からの電流の放出ループを構成している。スイッチン
グ素子Ｑ2 がＯＮしたときには、コンデンサＣ1 からコ
ンデンサＣ3 、インダクタＬ1 、放電灯１、スイッチン
グ素子Ｑ2 のループで電流を流す。スイッチング素子Ｑ
2 がＯＦＦした後は、インダクタＬ2 はダイオードＤ4
を介してコンデンサＣ5 を充電する。これにより、スイ
ッチング素子Ｑ2 がＯＦＦした後のインダクタＬ2 の電
流放出による回路素子へのストレスが低減される。この
コンデンサＣ5 の電圧は、スイッチング素子Ｑ2 の制御
電源等に利用することができる。
【００２２】図１１は本発明の第１０実施例の回路図で
ある。この回路は、図５の回路において、インダクタＬ
2 に直列にコンデンサＣ5 を接続し、インダクタＬ2 、
コンデンサＣ5 の直列回路と並列にダイオードＤ3 を接
続したものである。全波整流器ＤＢの負極側のインダク
タＬ3 は省略している。この構成では、ダイオードＤ 3
により従来例と同様に電源電圧のピーク値付近で突入電
流が流れる。しかし、ダイオードＤ3 と並列に接続した
インピーダンス成分にインバータの負荷回路の振動に伴
って電流が流れて、インダクタＬ2 とコンデンサＣ5 の
両端にダイオードＤ3 が逆バイアスされるように電圧が
発生する期間が生じる。この期間では、電流はインダク
タＬ2 、コンデンサＣ5 を介して流れるので、このイン
ピーダンス成分のために、交流電源Ｖｓからの突入電流
は低減される。
ある。この回路は、図５の回路において、インダクタＬ
2 に直列にコンデンサＣ5 を接続し、インダクタＬ2 、
コンデンサＣ5 の直列回路と並列にダイオードＤ3 を接
続したものである。全波整流器ＤＢの負極側のインダク
タＬ3 は省略している。この構成では、ダイオードＤ 3
により従来例と同様に電源電圧のピーク値付近で突入電
流が流れる。しかし、ダイオードＤ3 と並列に接続した
インピーダンス成分にインバータの負荷回路の振動に伴
って電流が流れて、インダクタＬ2 とコンデンサＣ5 の
両端にダイオードＤ3 が逆バイアスされるように電圧が
発生する期間が生じる。この期間では、電流はインダク
タＬ2 、コンデンサＣ5 を介して流れるので、このイン
ピーダンス成分のために、交流電源Ｖｓからの突入電流
は低減される。
【００２３】
【発明の効果】本発明によれば、整流器の出力端にイン
ダクタを介して平滑コンデンサを接続したので、電源電
圧のピーク値付近での突入電流を低減でき、したがっ
て、入力電流の高調波成分を低減できるという効果があ
り、また、整流器の出力電圧と平滑コンデンサの電圧差
をインダクタで分担することができ、交流電源からの入
力電圧が平滑コンデンサの電圧よりも低い期間でも入力
電流を流すことができ、入力電流の高調波歪みを低減
し、入力力率を高くすることができる
ダクタを介して平滑コンデンサを接続したので、電源電
圧のピーク値付近での突入電流を低減でき、したがっ
て、入力電流の高調波成分を低減できるという効果があ
り、また、整流器の出力電圧と平滑コンデンサの電圧差
をインダクタで分担することができ、交流電源からの入
力電圧が平滑コンデンサの電圧よりも低い期間でも入力
電流を流すことができ、入力電流の高調波歪みを低減
し、入力力率を高くすることができる
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例の動作波形図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】本発明の第４実施例の回路図である。
【図６】本発明の第５実施例の回路図である。
【図７】本発明の第６実施例の回路図である。
【図８】本発明の第７実施例の回路図である。
【図９】本発明の第８実施例の回路図である。
【図１０】本発明の第９実施例の回路図である。
【図１１】本発明の第１０実施例の回路図である。
【図１２】従来例の回路図である。
Ｖｓ 商用交流電源 ＤＢ 全波整流器 Ｃ1 平滑用のコンデンサ Ｃ2 共振用のコンデンサ Ｃ3 コンデンサ Ｃ4 コンデンサ Ｄ1 ダイオード Ｄ2 ダイオード Ｌ1 インダクタ Ｌ2 インダクタ Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 １ 負荷
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H05B 41/24 H02M 7/538 H02M 7/5387
Claims (4)
- 【請求項１】 交流電源を整流する整流器と、整流器の
出力をインダクタを介して平滑する第１のコンデンサ
と、第１のコンデンサに並列接続されて交互にＯＮ／Ｏ
ＦＦされる第１及び第２のスイッチング素子の直列回路
と、前記整流器の出力端と前記インダクタとの接続点と
第１及び第２のスイッチング素子の接続点の間に第２の
コンデンサを介して接続された負荷回路とを有すること
を特徴とするインバータ装置。 - 【請求項２】 交流電源を整流する整流器と、前記整流
器の出力をインダクタを介して平滑する第１のコンデン
サと、前記整流器の一方の出力端と前記インダクタの接
続点と前記整流器の他方の出力端との間に並列接続され
て交互にＯＮ／ＯＦＦされる第１及び第２のスイッチン
グ素子の直列回路と、第１のコンデンサの一方の端子と
前記インダクタの接続点と第１のコンデンサの他方の端
子との間に並列接続された第２及び第３のコンデンサの
直列回路と、第２及び第３のコンデンサの接続点と第１
及び第２のスイッチング素子の接続点の間に接続された
負荷回路とを有することを特徴とするインバータ装置。 - 【請求項３】 交流電源を整流する整流器と、前記整流
器の一方の出力端に一端を接続されたインダクタと、こ
のインダクタの他端に第１の端子を接続されたダイオー
ドと、前記整流器の出力を前記インダクタとダイオード
の直列回路を介して平滑する第１のコンデンサと、第１
のコンデンサの一方の端子と前記ダイオードの第２の端
子との接続点と第１のコンデンサの他方の端子との間に
並列接続されて交互にＯＮ／ＯＦＦする第１及び第２の
スイッチング素子の直列回路と、前記インダクタの他端
と前記ダイオードの第１の端子の接続点と前記整流器の
他方の出力端との間に並列接続された第２及び第３のコ
ンデンサの直列回路と、第２及び第３のコンデンサの接
続点に一端を接続され第１及び第２のスイッチング素子
の接続点に他端を接続された負荷回路とを有し、第２及
び第３のコンデンサは負荷回路の前記一端に電流を流す
唯一の経路であることを特徴とするインバータ装置。 - 【請求項４】 交流電源を整流する整流器と、前記整流
器の一方の出力端に一端を接続されたインダクタと、こ
のインダクタの他端に第１の端子を接続され たダイオー
ドと、前記整流器の出力を前記インダクタとダイオード
の直列回路を介して平滑する第１のコンデンサと、前記
インダクタの他端と前記ダイオードの第１の端子の接続
点と前記整流器の他方の出力端との間に並列接続されて
交互にＯＮ／ＯＦＦされる第１及び第２のスイッチング
素子の直列回路と、第１のコンデンサの一方の端子と前
記ダイオードの第２の端子との接続点と第１のコンデン
サの他方の端子との間に並列接続された第２及び第３の
コンデンサの直列回路と、第２及び第３のコンデンサの
接続点と第１及び第２のスイッチング素子の接続点の間
に接続された負荷回路とを有することを特徴とするイン
バータ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40555890A JP3250222B2 (ja) | 1990-12-25 | 1990-12-25 | インバータ装置 |
| DE69118501T DE69118501T2 (de) | 1990-12-25 | 1991-12-17 | Wechselrichteranordnung |
| EP91203325A EP0492715B1 (en) | 1990-12-25 | 1991-12-17 | Inverter device |
| CA002058207A CA2058207C (en) | 1990-12-25 | 1991-12-20 | Inverter with shared chopper function for high input power factor with restrained higher harmonies |
| US07/811,967 US5251119A (en) | 1990-12-25 | 1991-12-23 | Inverter with shared chopper function for high input power factor with restrained higher harmonics |
| KR1019910024213A KR0145690B1 (ko) | 1990-12-25 | 1991-12-24 | 인버터장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40555890A JP3250222B2 (ja) | 1990-12-25 | 1990-12-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04222469A JPH04222469A (ja) | 1992-08-12 |
| JP3250222B2 true JP3250222B2 (ja) | 2002-01-28 |
Family
ID=18515164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40555890A Expired - Lifetime JP3250222B2 (ja) | 1990-12-25 | 1990-12-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250222B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19937925A1 (de) * | 1999-08-11 | 2001-02-15 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Halbbrückenwechselrichter |
-
1990
- 1990-12-25 JP JP40555890A patent/JP3250222B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04222469A (ja) | 1992-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768112A (en) | Sub-resonant series resonant converter having improved form factor and reduced EMI | |
| JP2677409B2 (ja) | インバータ装置 | |
| KR100207020B1 (ko) | 디씨/디씨 컨버터의 소프트 스위칭을 위한 무손실 스너버회로와 입력역률 개선회로 | |
| JP3250222B2 (ja) | インバータ装置 | |
| JP3261829B2 (ja) | インバータ装置 | |
| JP3414143B2 (ja) | 電源装置 | |
| JP3085703B2 (ja) | インバータ装置 | |
| JP3252394B2 (ja) | インバータ装置 | |
| JP3054954B2 (ja) | コンデンサー交流昇圧回路 | |
| JP3429538B2 (ja) | インバータ装置 | |
| JP3560717B2 (ja) | プッシュプル型スイッチング電源装置 | |
| JP3291507B2 (ja) | 放電灯用インバータ装置 | |
| JP3993704B2 (ja) | アクティブフィルタ装置 | |
| JP2673996B2 (ja) | インバータ装置 | |
| JP3400160B2 (ja) | スイッチング電源 | |
| JP3163657B2 (ja) | インバータ装置 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP3163656B2 (ja) | インバータ装置 | |
| JP3498528B2 (ja) | 電源装置 | |
| JP2831069B2 (ja) | 電源装置 | |
| JP2690418B2 (ja) | 電源装置 | |
| JPH066972A (ja) | ゼロ電流スイッチングｄｃ−ｄｃコンバータ | |
| JP3413966B2 (ja) | インバータ装置 | |
| JPH0556659A (ja) | 電源装置 | |
| JPH0270267A (ja) | 並列形共振コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |