JP3429538B2 - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JP3429538B2
JP3429538B2 JP26763993A JP26763993A JP3429538B2 JP 3429538 B2 JP3429538 B2 JP 3429538B2 JP 26763993 A JP26763993 A JP 26763993A JP 26763993 A JP26763993 A JP 26763993A JP 3429538 B2 JP3429538 B2 JP 3429538B2
Authority
JP
Japan
Prior art keywords
diode
switching element
full
wave rectifier
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26763993A
Other languages
English (en)
Other versions
JPH07123737A (ja
Inventor
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP26763993A priority Critical patent/JP3429538B2/ja
Publication of JPH07123737A publication Critical patent/JPH07123737A/ja
Application granted granted Critical
Publication of JP3429538B2 publication Critical patent/JP3429538B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、商用交流電源を整流・
平滑した直流電源を高周波に変換して負荷に供給するイ
ンバータ装置に関するものであり、例えば、放電灯の高
周波点灯装置の電子安定器に利用されるものである。
【0002】
【従来の技術】図17は従来のインバータ装置の回路図
である。図中、11は昇圧チョッパー、12はハーフブ
リッジインバータ、13は突入電流抑制回路である。以
下、その回路構成について説明する。交流電源Vsはフ
ィルタ回路FTを介してダイオードブリッジDBの交流
入力端子に接続されている。ダイオードブリッジDBの
直流出力端子には、インダクタL2とトランジスタQ3
の直列回路が突入電流抑制回路3を介して接続されてい
る。トランジスタQ3の両端には、ダイオードD3を介
して平滑用のコンデンサC1が接続されている。コンデ
ンサC1の両端には、トランジスタQ1,Q2の直列回
路とコンデンサC3,C4の直列回路が並列的に接続さ
れている。各トランジスタQ1,Q2には、それぞれダ
イオードD1,D2が逆並列接続されている。トランジ
スタQ1,Q2の接続点とコンデンサC3,C4の接続
点の間には、共振用のインダクタL1を介して負荷とし
て放電灯Laが接続されている。放電灯Laのフィラメ
ントの非電源側端子間には、共振用のコンデンサC2が
並列接続されている。ハーフブリッジインバータ12で
は、トランジスタQ1,Q2は交互にオン・オフ動作
し、インダクタL1とコンデンサC2の共振作用により
放電灯Laに高周波の正弦波電圧が印加される。また、
昇圧チョッパー11では、トランジスタQ3はオン・オ
フ動作し、トランジスタQ3のオン時にはインダクタL
2に電源電圧に応じた電磁エネルギーを蓄え、トランジ
スタQ3のオフ時に電源電圧とインダクタL2の誘起電
圧を重畳してコンデンサC1を充電する。フィルタ回路
FTは昇圧チョッパー11に流れるスイッチング電流の
高周波分を除去する。突入電流抑制回路13は、具体的
には図18に示すようにサイリスタQ5を用いたものが
一般的である。この回路では、抵抗Rと並列に接続され
たサイリスタQ5は電源投入時にはオフされており、電
源投入後、所定時間が経過すると、タイマー回路15に
よりトリガーされて、サイリスタQ5がオンされる。し
たがって、電源投入後、所定時間は抵抗Rにより突入電
流が抑制されるものであり、所定時間の経過後は、抵抗
Rと並列に接続されたサイリスタQ5が導通することに
より、抵抗Rによる電力ロスが低減されるものである。
また、図19に示すように、バイポーラトランジスタ等
のスイッチング素子Q4を接続しただけの回路もあり、
この場合には、電源電圧の0ボルト付近でスイッチング
素子Q4をオンさせるゼロクロス・スイッチングが行わ
れることが一般的である。
【0003】
【発明が解決しようとする課題】このようなインバータ
装置の課題として、入力電流歪みの改善、電源投入
時の突入電流の抑制の2つが挙げられ、更に世界中の
広範囲な電源電圧に対応すること(例えば100V、2
00V、240Vの全てに使用可能とすること)等も要
求されるようになっている。このうち、課題の入力電
流歪みの改善については、昇圧チョッパーがほぼ電源電
圧に比例した電流を流すので満足する。また、課題の
電源投入時の突入電流の抑制については、突入電流抑制
回路により満足することができる。さらに、課題の世
界中の広範囲な電源電圧に対応することについては、昇
圧チョッパーの出力電圧、すなわち、コンデンサC1の
電圧を電源電圧によらず、一定化するように制御すれば
良い。ただし、この制御は昇圧チョッパーにおけるトラ
ンジスタQ3のオンデューティ又はスイッチング周波数
を変えることで行うものであるが、この変化幅を相当広
くせねばならず、制御回路が複雑になる。さらに、これ
に加えてインバータの出力を変化させる、すなわち、負
荷が変動する場合にも適用しようとすると、さらに制御
は複雑になり、設計も困難になる。また、図17の従来
例では、入力電流歪みを改善するために、昇圧チョッパ
ーが必要となり、突入電流抑制のためにサイリスタ等を
設けているため、インバータ以外にスイッチング素子が
2個必要であり、コストが高くなり、回路が複雑とな
る。
【0004】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、入力電流歪みを
改善し、電源投入時の突入電流を抑制し、広範囲の電源
電圧に対応できる簡単な構成のインバータ装置を提供す
ることにある。
【0005】
【課題を解決するための手段】請求項1のインバータ装
置にあっては、上記の課題を解決するために、図2に示
すように、交流電源Vsを全波整流する全波整流器DB
と、全波整流器DBの一方の整流出力端に一端を接続さ
れたインダクタL2と、全波整流器DBの他方の整流出
力端と前記インダクタL2の他端の間に全波整流器DB
の整流出力と順方向が一致するように接続された第1の
スイッチング素子Q3と、全波整流器DBの整流出力と
逆方向となるように一端を前記インダクタL2の一端に
接続された第1のダイオードD5と、第1のダイオード
D5の他端と前記インダクタL2の他端の間に接続され
た平滑コンデンサC1と、第1のダイオードD5の他端
と平滑コンデンサC1の接続点に一端を接続されて平滑
コンデンサC1を充電する方向に配置された第2のダイ
オードD2と、第2のダイオードD2の他端と全波整流
器DBの前記他方の整流出力端の間に順方向が第2のダ
イオードD2と一致するように接続された第2のスイッ
チング素子Q2と、第2のダイオードD2と第2のスイ
ッチング素子Q2の直列回路に逆並列に接続された第3
のダイオードD4と、第1のスイッチング素子Q3と順
方向が逆になるように直列接続されると共に第1のスイ
ッチング素子Q3と第3のダイオードD4および平滑コ
ンデンサC1の直列回路と並列接続されて、第1のスイ
ッチング素子Q3がオンされたときに平滑コンデンサC
1が短絡されることを防止するための第4のダイオード
D3と、第2のダイオードD2と平滑コンデンサC1の
直列回路に並列に接続されると共に第2のスイッチング
素子Q2と順方向が一致するように直列に接続された第
3のスイッチング素子Q1と、前記平滑コンデンサC1
と並列に接続された2個のコンデンサC3,C4の直列
回路と、前記2個のコンデンサC3,C4の接続点と第
2および第3のスイッチング素子Q2,Q1の接続点と
の間に接続されて第2および第3のスイッチング素子Q
2,Q1のオン・オフ動作により生じる高周波の電圧振
動により駆動される負荷回路と、第1、第2および第3
のスイッチング素子Q3,Q2,Q1のオン・オフ動作
を制御する制御回路Sとを備え、前記制御回路Sは、第
1のスイッチング素子Q3がオフのままで第2および第
3のスイッチング素子Q2,Q1が交互にオン・オフ動
作を繰り返す第1の制御と、第3のスイッチング素子Q
1が第1および第2のスイッチング素子Q3,Q2と交
互にオン・オフ動作を繰り返す第2の制御と、第2のス
イッチング素子Q2が第1および第3のスイッチング素
子Q3,Q1と交互にオン・オフ動作を繰り返す第3の
制御とを切り替え可能としたことを特徴とするものであ
る。図1は本発明を概念的に説明するために図2に示す
回路を機能面からブロック化して示した説明図である。
図1の昇圧又は昇降圧チョッパー回路1は、図2の全波
整流器DB、インダクタL2、スイッチング素子Q3、
ダイオードD3,D5で構成される回路に対応してお
り、交流電源Vsを整流してスイッチング素子Q3とイ
ンダクタL2を用いて平滑コンデンサC1に平滑直流電
圧を出力する。この平滑直流電圧を高周波に変換して負
荷3に供給するインバータ回路2は、図2のスイッチン
グ素子Q1,Q2、ダイオードD1,D2,D4および
コンデンサC3,C4で構成される回路に対応してお
り、このインバータ回路2は降圧チョッパーを兼用する
スイッチング素子Q2を有している。制御回路4は前記
昇圧又は昇降圧チョッパー回路1のスイッチング素子Q
3とインバータ回路2のスイッチング素子Q2のオン・
オフのタイミングを制御して、降圧、昇降圧、昇圧のい
ずれのチョッパー回路としても動作させ得るように、上
述の第1、第2、第3の制御を切り替え可能としてい
る。
【0006】
【作用】本発明の作用を図2の回路について説明する。
第1の制御では、第1のスイッチング素子Q3がオフの
ままで第2および第3のスイッチング素子Q2,Q1が
交互にオン・オフ動作を繰り返す。この場合、第2のス
イッチング素子Q2がオンすると、全波整流器DB、イ
ンダクタL2、ダイオードD3、平滑コンデンサC1、
ダイオードD2、第2のスイッチング素子Q2、全波整
流器DBを通る経路で電流が流れて、平滑コンデンサC
1を充電しつつ、インダクタL2にエネルギーを蓄積す
る。第2のスイッチング素子Q2がオフすると、インダ
クタL2、ダイオードD3、平滑コンデンサC1、ダイ
オードD5、インダクタL2を通る経路で電流が流れ
て、インダクタL2の誘起電圧で平滑コンデンサC1を
充電する。すなわち、第1の制御では第2のスイッチン
グ素子Q2は降圧チョッパー用のスイッチング素子とし
て作用する。第2の制御では、第3のスイッチング素子
Q1が第1および第2のスイッチング素子Q3,Q2
交互にオン・オフ動作を繰り返す。この場合、第1およ
び第2のスイッチング素子Q3,Q2がオンすると、全
波整流器DB、インダクタL2、第1のスイッチング素
子Q3、全波整流器DBを通る経路で電流が流れて、イ
ンダクタL2にエネルギーを蓄積する。また、第1およ
び第2のスイッチング素子Q3,Q2がオフすると、イ
ンダクタL2、ダイオードD3、平滑コンデンサC1、
ダイオードD5、インダクタL2を通る経路で電流が流
れて、インダクタL2の誘起電圧で平滑コンデンサC1
を充電する。すなわち、第2の制御では第1のスイッチ
ング素子Q3は昇降圧チョッパー用のスイッチング素子
として作用する。第3の制御では、第2のスイッチング
素子Q2が第1および第3のスイッチング素子Q3,Q
1と交互にオン・オフ動作を繰り返す。この場合、第1
のスイッチング素子Q3がオン、第2のスイッチング素
子Q2がオフすると、全波整流器DB、インダクタL
2、第1のスイッチング素子Q3、全波整流器DBを通
る経路で電流が流れて、インダクタL2にエネルギーを
蓄積する。また、第1のスイッチング素子Q3がオフ、
第2のスイッチング素子Q2がオンすると、全波整流器
DB、インダクタL2、ダイオードD3、平滑コンデン
サC1、ダイオードD2、第2のスイッチング素子Q
2、全波整流器DBを通る経路で電流が流れて、インダ
クタL2の誘起電圧を電源電圧に重畳して平滑コンデン
サC1を充電する。すなわち、第3の制御では第1のス
イッチング素子Q3は昇圧チョッパー用のスイッチング
素子として作用する。なお、第1、第2、第3の制御の
いずれにおいても、第2および第3のスイッチング素子
Q2,Q1は交互にオン・オフ動作を繰り返すことにな
るので、平滑コンデンサC1と並列に接続された2個の
コンデンサC3,C4の接続点と第2および第3のスイ
ッチング素子Q2,Q1の接続点との間に接続された負
荷回路は、第2および第3のスイッチング素子Q2,Q
1のオン・オフ動作により生じる高周波の電圧振動によ
り駆動される。本発明によれば、上述のように、第1、
第2、第3の制御を切り替えることにより、降圧、昇降
圧、昇圧の各チョッパー動作を行うことができるので、
昇圧チョッパー又は昇降圧チョッパーのいずれかの動作
を行うことにより入力電流歪みを改善することができ、
また、降圧チョッパー又は昇降圧チョッパーのいずれか
の動作を行うことにより突入電流を抑制することができ
る。さらに、複数のチョッパー動作を切り換えること
で、広範囲の電源電圧に対応することができる。また、
本発明は、昇圧又は昇降圧チョッパー回路1のインダク
タが従来例における突入電流抑制回路3を兼用してい
る。本発明の更に詳しい作用については、以下に述べる
実施例の説明において詳述される。
【0007】
【実施例】図2は本発明の第1実施例の回路図である。
以下、その回路構成について説明する。交流電源Vsは
フィルタ回路FTを介してダイオードブリッジDBの交
流入力端子に接続されている。ダイオードブリッジDB
の直流出力端子には、インダクタL2とトランジスタQ
3の直列回路が接続されている。インダクタL2の両端
には、ダイオードD3,D5を介してコンデンサC1が
接続されている。コンデンサC1の両端には、コンデン
サC3,C4の直列回路が並列接続されると共に、トラ
ンジスタQ1,Q2の直列回路がダイオードD4を介し
て並列接続されている。トランジスタQ1にはダイオー
ドD1が逆並列接続されている。トランジスタQ2とダ
イオードD4の直列回路にはダイオードD2が逆並列接
続されている。トランジスタQ1,Q2の接続点と、コ
ンデンサC3,C4の接続点の間に、共振用のインダク
タL1を介して放電灯Laが接続されている。放電灯L
aのフィラメントの非電源側端子間には共振用のコンデ
ンサC2が並列接続されている。トランジスタQ1,Q
2,Q3は制御回路Sによりそれぞれオン・オフ制御さ
れている。トランジスタQ3が昇圧チョッパー、昇降圧
チョッパーとして作用するスイッチング素子であり、ト
ランジスタQ2が降圧チョッパーとして作用するスイッ
チング素子である。そして、トランジスタQ1,Q2は
インバータとして作用するスイッチング素子である。本
実施例では、制御回路SによりトランジスタQ1,Q
2,Q3の相互のタイミングを制御し、降圧チョッパ
ー、昇降圧チョッパー、昇圧チョッパーのいずれにも動
作させ得るものである。
【0008】以下、本実施例の動作について説明する。
まず、降圧チョッパー動作について説明する。この動作
での制御信号は図3のようになり、トランジスタQ3は
常にオフである。また、トランジスタQ1,Q2は交互
にオン・オフする。トランジスタQ2がオンのときは、
図6に示すように、ダイオードブリッジDB、インダク
タL2、ダイオードD3、コンデンサC1、ダイオード
D2、トランジスタQ2、ダイオードブリッジDBを通
る経路で電流が流れて、コンデンサC1を充電しつつ、
インダクタL2にエネルギーを蓄積する。トランジスタ
Q2がオフのときは、図7に示すように、インダクタL
2、ダイオードD3、コンデンサC1、ダイオードD
5、インダクタL2を通る経路で電流が流れて、インダ
クタL2の誘起電圧でコンデンサC1を充電する。そし
て、トランジスタQ1とトランジスタQ2を相反するよ
うにオン・オフさせることにより、ハーフブリッジイン
バータが動作し、負荷に高周波を出力することができ
る。なお、図6〜図11では、動作に無関係の素子は図
示を省略してある。
【0009】次に、昇降圧チョッパー動作について説明
する。この動作での制御信号は図4のようになり、トラ
ンジスタQ3とトランジスタQ2は同期してオン・オフ
する。トランジスタQ3,Q2がオンのときは、図8に
示すように、ダイオードブリッジDB、インダクタL
2、トランジスタQ3、ダイオードブリッジDBを通る
経路で電流が流れて、インダクタL2にエネルギーを蓄
積する。また、トランジスタQ3,Q2がオフのとき
は、図9に示すように、インダクタL2、ダイオードD
3、コンデンサC1、ダイオードD5、インダクタL2
を通る経路で電流が流れて、インダクタL2の誘起電圧
でコンデンサC1を充電する。すなわち、トランジスタ
Q3は昇降圧チョッパー用のスイッチング素子として作
用する。そして、トランジスタQ1とトランジスタQ2
を相反するようにオン・オフさせることにより、ハーフ
ブリッジインバータが動作し、負荷に高周波を出力する
ことができる。
【0010】次に、昇圧チョッパー動作について説明す
る。この動作での制御信号は図5のようになり、トラン
ジスタQ3とトランジスタQ2は反転してオン・オフす
る。トランジスタQ3がオン、トランジスタQ2がオフ
のときは、図10に示すように、ダイオードブリッジD
B、インダクタL2、トランジスタQ3、ダイオードブ
リッジDBを通る経路で電流が流れて、インダクタL2
にエネルギーを蓄積する。また、トランジスタQ3がオ
フ、トランジスタQ2がオンのときは、図11に示すよ
うに、ダイオードブリッジDB、インダクタL2、ダイ
オードD3、コンデンサC1、ダイオードD2、トラン
ジスタQ2、ダイオードブリッジDBを通る経路で電流
が流れて、インダクタL2の誘起電圧を電源電圧に重畳
してコンデンサC1を充電する。そして、トランジスタ
Q1とトランジスタQ2を相反するようにオン・オフさ
せることにより、ハーフブリッジインバータが動作し、
負荷に高周波を出力することができる。
【0011】以上のように、トランジスタQ3を常にオ
フすれば、降圧チョッパーとして動作し、トランジスタ
Q3をトランジスタQ2と同期してオン・オフさせれ
ば、昇降圧チョッパーとして動作し、トランジスタQ3
をトランジスタQ2と反転してオン・オフさせれば、昇
圧チョッパーとして動作することが分かる。したがっ
て、トランジスタQ3のオン・オフ、又はトランジスタ
Q3とトランジスタQ2の同期・反転を制御回路Sで制
御すれば、上記いずれのチョッパーとしても働く。
【0012】したがって、例えば、電源投入時の突入電
流を抑制するには、コンデンサC1が充電されるまでは
トランジスタQ3をオフさせて、トランジスタQ1とト
ランジスタQ2だけをオン・オフさせれば、降圧チョッ
パーの作用で、突入電流を抑制することができる。特
に、トランジスタQ2のオン時間を適度に変化させて、
徐々にコンデンサC1が充電されるように制御すれば効
果的である。また、コンデンサC1を充電した後の定常
時においては、トランジスタQ3をトランジスタQ2と
相反するようにオン・オフさせることにより、昇圧チョ
ッパーとして動作し、入力電流歪みが改善される。そし
て、トランジスタQ1とトランジスタQ2は相反してオ
ン・オフさせて、インバータとして動作させる。
【0013】また、広範囲の電源電圧に対応するには、
200Vのときには、トランジスタQ3をトランジスタ
Q2と同期してオン・オフ動作させて昇降圧チョッパー
動作を行い、100Vのときには、トランジスタQ3を
トランジスタQ2と反転してオン・オフ動作させて昇圧
チョッパー動作を行うことにより、コンデンサC1の電
圧が同じになるように制御すれば良い。このようにすれ
ば、従来例に比べて制御が格段に容易になる。これによ
って、従来例に比べて、主回路の部品点数は殆ど増やさ
ずに、インバータとチョッパーのスイッチング素子のオ
ン・オフのタイミングを変えるだけで昇圧、昇降圧、降
圧の3種類のチョッパー動作が可能である。
【0014】次に、定常時の出力制御を行うには、トラ
ンジスタQ1、トランジスタQ2は常に一定の周波数で
オン・オフし、インバータ動作させる。トランジスタQ
3とトランジスタQ2の位相差を0度〜180度(18
0度〜360度)の間で連続的に変化可能にする。トラ
ンジスタQ3とトランジスタQ2が同期してオン・オフ
動作するときには、位相差が0度となり、昇降圧チョッ
パーとして動作する。トランジスタQ3とトランジスタ
Q2が反転してオン・オフ動作するときには、位相差が
180度となり、昇圧チョッパーとして動作する。い
ま、トランジスタQ3とトランジスタQ2の位相差θが
0度〜180度又は180度〜360度のときには、昇
圧チョッパーと昇降圧チョッパーの中間的な動作とな
る。これらの動作の違いは、コンデンサC1に得られる
直流電圧Vdcの違いになって現れる。簡単のため、昇
圧チョッパー動作のときにVdc=300V、昇降圧チ
ョッパー動作のときにVdc=150Vとすると、トラ
ンジスタQ3とトランジスタQ2の位相差θを変えるこ
とでコンデンサC1に得られる直流電圧Vdcは150
〜300Vの範囲で変化させることができる。
【0015】コンデンサC1はインバータの直流電源と
なっており、インバータの発振周波数が一定であれば、
その出力はほぼ入力直流電圧の大きさに比例して変化す
る。したがって、トランジスタQ3とトランジスタQ2
の位相差を変化させることでコンデンサC1に得られる
直流電圧Vdcの大きさを変化させることができ、この
ため、インバータの出力も変化する。すなわち、インバ
ータの出力をトランジスタQ3とトランジスタQ2の位
相差によって制御でき、トランジスタQ1、トランジス
タQ2の周波数を変える必要がなく、制御回路が簡単化
される。
【0016】上述のチョッパー動作の切換えは交流電源
Vsの100V、200Vの定格による切換えだけでな
く、商用周期内での電源電圧の変化に応じて切換えても
よい。例えば、電源電圧のピーク値をVpとしたとき、
電源電圧がVp/2より低いときには昇圧チョッパー動
作、Vp/2より高いときには昇降圧チョッパー動作と
するような制御をしても良い。以上の制御例は、以下の
実施例においても適用可能であり、また、ここで述べて
いない制御例についても一部の実施例を除いて適用可能
である。本実施例では負荷は放電灯としているが、放電
灯に限定するものではなく、また、インダクタL1とコ
ンデンサC2の共振回路に限定する必要もない。
【0017】図12は本発明の第2実施例の回路図であ
る。図2の実施例に比べると、ダイオードD3の接続箇
所がトランジスタQ1の側からトランジスタQ2の側に
変わった点が異なる。ダイオードD3は、トランジスタ
Q3がオンのときにコンデンサC1が短絡することを防
止するためのものであり、その接続箇所はトランジスタ
Q1、トランジスタQ2のどちらの側でも良い。その他
の構成及び動作については、図2の実施例と同様であ
る。
【0018】図13は本発明の第3実施例の回路図であ
る。図12の実施例において、インダクタL2をダイオ
ードブリッジDBの負極側へ接続したものである。その
場合、ダイオードD4はトランジスタQ1の側に接続す
る必要がある。また、ダイオードD5は図示されたよう
に接続される。ダイオードD3については、トランジス
タQ1の側に接続しているが、これは、上述のようにト
ランジスタQ2の側に接続しても良い。本実施例では、
トランジスタQ1が降圧チョッパーのスイッチング素子
として作用する。したがって、図2の実施例において述
べたトランジスタQ2の動作は、本実施例のトランジス
タQ1の動作にもそのまま適用される。すなわち、トラ
ンジスタQ1、トランジスタQ2は交互にオン・オフし
ており、トランジスタQ3を常にオフすれば降圧チョッ
パーとして動作し、トランジスタQ3とトランジスタQ
1を同期してオン・オフ動作させれば、昇降圧チョッパ
ーとして動作し、トランジスタQ3とトランジスタQ1
を反転してオン・オフ動作させれば、昇圧チョッパーと
して動作する。なお、ダイオードD3はトランジスタQ
2の側でもよいが、図13の実施例のように、トランジ
スタQ1の側とすれば、トランジスタQ2、トランジス
タQ3のエミッタが共通となり、駆動は簡単となるの
で、制御回路の構成も簡単となる。
【0019】図14は本発明の第4実施例の回路図であ
る。本実施例では、変形ハーフブリッジインバータに本
発明を応用したものであり、トランジスタQ2が降圧チ
ョッパー用のスイッチング素子として動作している。ダ
イオードD3,D5の役割は、図2の実施例と同じもの
には同じ記号を付している。また、トランジスタQ1、
トランジスタQ2、トランジスタQ3の関係は図2の実
施例と同じである。
【0020】図15は本発明の第5実施例の回路図であ
る。本実施例では、図14のインダクタL2をダイオー
ドブリッジDBの負極側に接続したものである。トラン
ジスタQ1は降圧チョッパー用のスイッチング素子とし
て動作している。ダイオードD3,D5の役割は、図1
4の実施例と同じものには同じ記号を付している。
【0021】図16は本発明の第6実施例の回路図であ
る。本実施例は、一石インバータへの応用例であり、ト
ランジスタQ1がオン・オフすることで負荷に高周波電
力が出力される。一石インバータはスイッチング素子が
1個なので、必然的にトランジスタQ1が降圧チョッパ
ー用のスイッチング素子となる。まず、降圧チョッパー
動作について説明すると、トランジスタQ3は常にオフ
であり、トランジスタQ1がオンのときには、ダイオー
ドブリッジDB、インダクタL2、ダイオードD3、コ
ンデンサC1、ダイオードD1、トランジスタQ1、ダ
イオードブリッジDBを通る経路で電流が流れる。ま
た、トランジスタQ1がオフのときには、インダクタL
2、ダイオードD3、コンデンサC1、ダイオードD
5、インダクタL2を通る経路で電流が流れる。トラン
ジスタQ1は降圧チョッパーのスイッチング素子として
作用すると同時に、インバータのスイッチング素子とし
ても働き、負荷に高周波電力を与える。次に、昇降圧チ
ョッパー動作について説明する。トランジスタQ3がオ
ン、トランジスタQ1もオンのときには、ダイオードブ
リッジDB、インダクタL2、トランジスタQ3、ダイ
オードブリッジDBを通る経路で電流が流れる。また、
トランジスタQ3がオフ、トランジスタQ1もオフのと
きには、インダクタL2、ダイオードD3、コンデンサ
C1、ダイオードD5、インダクタL2を通る経路で電
流が流れる。次に、昇圧チョッパー動作について説明す
る。トランジスタQ3がオン、トランジスタQ1がオフ
のときには、ダイオードブリッジDB、インダクタL
2、トランジスタQ3、ダイオードブリッジDBを通る
経路で電流が流れる。また、トランジスタQ3がオフ、
トランジスタQ1がオンのときには、ダイオードブリッ
ジDB、インダクタL2、ダイオードD3、コンデンサ
C1、ダイオードD1、トランジスタQ1、ダイオード
ブリッジDBを通る経路で電流が流れる。したがって、
トランジスタQ3のオン・オフ、又はトランジスタQ3
とトランジスタQ1の同期・反転を制御回路Sで制御す
れば、上記いずれのチョッパーとしても働く。
【0022】
【発明の効果】本発明によれば、上述のように、第1、
第2、第3の制御を切り替えることにより、降圧チョッ
パー、昇降圧チョッパー、昇圧チョッパーのいずれの回
路としても動作させることができる制御回路を有するこ
とで、入力電流歪みの改善、電源投入時の突入電流の抑
制及び広範囲の電源電圧への対応が可能で、且つ簡単な
構成のインバータ装置が実現できる。
【図面の簡単な説明】
【図1】本発明を概念的に説明するための説明図であ
る。
【図2】本発明の第1実施例の回路図である。
【図3】本発明の第1実施例の降圧チョッパー動作時の
制御信号の波形図である。
【図4】本発明の第1実施例の昇降圧チョッパー動作時
の制御信号の波形図である。
【図5】本発明の第1実施例の降圧チョッパー動作時の
制御信号の波形図である。
【図6】本発明の第1実施例の降圧チョッパー動作時の
回路図である。
【図7】本発明の第1実施例の降圧チョッパー動作時の
回路図である。
【図8】本発明の第1実施例の昇降圧チョッパー動作時
の回路図である。
【図9】本発明の第1実施例の昇降圧チョッパー動作時
の回路図である。
【図10】本発明の第1実施例の昇圧チョッパー動作時
の回路図である。
【図11】本発明の第1実施例の昇圧チョッパー動作時
の回路図である。
【図12】本発明の第2実施例の回路図である。
【図13】本発明の第3実施例の回路図である。
【図14】本発明の第4実施例の回路図である。
【図15】本発明の第5実施例の回路図である。
【図16】本発明の第6実施例の回路図である
【図17】従来のチョッパー付きインバータ装置の回路
図である。
【図18】従来の突入電流抑制回路付きのインバータ装
置の回路図である。
【図19】従来の突入電流抑制回路付きの他のインバー
タ装置の回路図である。
【符号の説明】
Q1〜Q3 トランジスタ L1〜L3 インダクタ C1〜C4 コンデンサ D1〜D5 ダイオード DB ダイオードブリッジ FT フィルタ回路 Vs 交流電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H05B 41/24 H05B 41/24 L U 41/282 41/29 C

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 交流電源を全波整流する全波整流器
    と、 全波整流器の一方の整流出力端に一端を接続されたイン
    ダクタと、 全波整流器の他方の整流出力端と前記インダクタの他端
    の間に全波整流器の整流出力と順方向が一致するように
    接続された第1のスイッチング素子と、 全波整流器の整流出力と逆方向となるように一端を前記
    インダクタの一端に接続された第1のダイオードと、 第1のダイオードの他端と前記インダクタの他端の間に
    接続された平滑コンデンサと、 第1のダイオードの他端と平滑コンデンサの接続点に一
    端を接続されて平滑コンデンサを充電する方向に配置さ
    れた第2のダイオードと、 第2のダイオードの他端と全波整流器の前記他方の整流
    出力端の間に順方向が第2のダイオードと一致するよう
    に接続された第2のスイッチング素子と、 第2のダイオードと第2のスイッチング素子の直列回路
    に逆並列に接続された第3のダイオードと、 第1のスイッチング素子と順方向が逆になるように直列
    接続されると共に第1のスイッチング素子と第3のダイ
    オードおよび平滑コンデンサの直列回路と並列接続され
    て、第1のスイッチング素子がオンされたときに平滑コ
    ンデンサが短絡されることを防止するための第4のダイ
    オードと、 第2のダイオードと平滑コンデンサの直列回路に並列に
    接続されると共に第2のスイッチング素子と順方向が一
    致するように直列に接続された第3のスイッチング素子
    と、 前記平滑コンデンサと並列に接続された2個のコンデン
    サの直列回路と、 前記2個のコンデンサの接続点と第2および第3のスイ
    ッチング素子の接続点との間に接続されて第2および第
    3のスイッチング素子のオン・オフ動作により生じる高
    周波の電圧振動により駆動される負荷回路と、 第1、第2および第3のスイッチング素子のオン・オフ
    動作を制御する制御回路とを備え、 前記制御回路は、 第1のスイッチング素子がオフのままで第2および第3
    のスイッチング素子が交互にオン・オフ動作を繰り返す
    第1の制御と、 第3のスイッチング素子が第1および第2のスイッチン
    グ素子と交互にオン・オフ動作を繰り返す第2の制御
    と、 第2のスイッチング素子が第1および第3のスイッチン
    グ素子と交互にオン・オフ動作を繰り返す第3の制御と
    を切り替え可能としたことを特徴とするインバータ装
    置。
  2. 【請求項2】 交流電源を全波整流する全波整流器
    と、 全波整流器の一方の整流出力端に一端を接続されたイン
    ダクタと、 全波整流器の他方の整流出力端と前記インダクタの他端
    の間に全波整流器の整流出力と順方向が一致するように
    接続された第1のスイッチング素子と、 全波整流器の整流出力と逆方向となるように一端を前記
    インダクタの一端に接続された第1のダイオードと、 第1のダイオードの他端と前記インダクタの他端の間に
    接続された平滑コンデンサと、 第1のダイオードの他端と平滑コンデンサの接続点に一
    端を接続されて平滑コンデンサを充電する方向に配置さ
    れた第2のダイオードと、 第2のダイオードの他端と全波整流器の前記他方の整流
    出力端の間に順方向が第2のダイオードと一致するよう
    に接続された第2のスイッチング素子と、 第2のダイオードと第2のスイッチング素子の直列回路
    に逆並列に接続された第3のダイオードと、 第1のスイッチング素子と順方向が逆になるように直列
    接続されると共に第1のスイッチング素子と第3のダイ
    オードおよび平滑コンデンサの直列回路と並列接続され
    て、第1のスイッチング素子がオンされたときに平滑コ
    ンデンサが短絡されることを防止するための第4のダイ
    オードと、 第2のダイオードと平滑コンデンサの直列回路に並列に
    接続されると共に第2のスイッチング素子と順方向が一
    致するように直列に接続された第3のスイッチング素子
    と、 第3のスイッチング素子と並列に接続されると共に第2
    のスイッチング素子と直列に接続されて第2および第3
    のスイッチング素子のオン・オフ動作により生じる高周
    波の電圧振動により駆動される負荷回路と、 第1、第2および第3のスイッチング素子のオン・オフ
    動作を制御する制御回路とを備え、 前記制御回路は、 第1のスイッチング素子がオフのままで第2および第3
    のスイッチング素子が交互にオン・オフ動作を繰り返す
    第1の制御と、 第3のスイッチング素子が第1および第2のスイッチン
    グ素子と交互にオン・オフ動作を繰り返す第2の制御
    と、 第2のスイッチング素子が第1および第3のスイッチン
    グ素子と交互にオン・オフ動作を繰り返す第3の制御と
    を切り替え可能としたことを特徴とするインバータ装
    置。
  3. 【請求項3】 交流電源を全波整流する全波整流器
    と、 全波整流器の一方の整流出力端に一端を接続されたイン
    ダクタと、 全波整流器の他方の整流出力端と前記インダクタの他端
    の間に全波整流器の整流出力と順方向が一致するように
    接続された第1のスイッチング素子と、 全波整流器の整流出力と逆方向となるように一端を前記
    インダクタの一端に接続された第1のダイオードと、 第1のダイオードの他端と前記インダクタの他端の間に
    接続された平滑コンデンサと、 第1のダイオードの他端と平滑コンデンサの接続点に一
    端を接続されて平滑コンデンサを充電する方向に配置さ
    れた第2のダイオードと、 第2のダイオードの他端と全波整流器の前記他方の整流
    出力端の間に順方向が第2のダイオードと一致するよう
    に接続された第2のスイッチング素子と、 第2のダイオードと第2のスイッチング素子の直列回路
    に逆並列に接続された第3のダイオードと、 第1のスイッチング素子と順方向が逆になるように直列
    接続されると共に第1のスイッチング素子と第3のダイ
    オードおよび平滑コンデンサの直列回路と並列接続され
    て、第1のスイッチング素子がオンされたときに平滑コ
    ンデンサが短 絡されることを防止するための第4のダイ
    オードと、 第2のダイオードと平滑コンデンサの直列回路に並列に
    接続されたLC共振回路と、 前記LC共振回路に並列接続されて第2のスイッチング
    素子のオン・オフ動作により生じる高周波の電圧振動に
    より駆動される負荷回路と、 第1および第2のスイッチング素子のオン・オフ動作を
    制御する制御回路とを備え、 前記制御回路は、 第1のスイッチング素子がオフのままで第2のスイッチ
    ング素子がオン・オフ動作を繰り返す第1の制御と、 第1および第2のスイッチング素子が同時にオン・オフ
    動作を繰り返す第2の制御と、 第1および第2のスイッチング素子が交互にオン・オフ
    動作を繰り返す第3の制御とを切り替え可能としたこと
    を特徴とするインバータ装置。
JP26763993A 1993-10-26 1993-10-26 インバータ装置 Expired - Lifetime JP3429538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26763993A JP3429538B2 (ja) 1993-10-26 1993-10-26 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26763993A JP3429538B2 (ja) 1993-10-26 1993-10-26 インバータ装置

Publications (2)

Publication Number Publication Date
JPH07123737A JPH07123737A (ja) 1995-05-12
JP3429538B2 true JP3429538B2 (ja) 2003-07-22

Family

ID=17447471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26763993A Expired - Lifetime JP3429538B2 (ja) 1993-10-26 1993-10-26 インバータ装置

Country Status (1)

Country Link
JP (1) JP3429538B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3806995B2 (ja) * 1996-11-26 2006-08-09 松下電工株式会社 インバータ装置
JP4595272B2 (ja) * 2001-09-25 2010-12-08 パナソニック電工株式会社 放電灯点灯装置
JP5967511B2 (ja) * 2010-12-20 2016-08-10 パナソニックIpマネジメント株式会社 Led点灯装置及びそれを用いた照明器具

Also Published As

Publication number Publication date
JPH07123737A (ja) 1995-05-12

Similar Documents

Publication Publication Date Title
JP3644615B2 (ja) スイッチング電源
JPH02211065A (ja) インバータ装置
JPH03226276A (ja) 電源回路
JP3429538B2 (ja) インバータ装置
JP3261829B2 (ja) インバータ装置
JPH1066351A (ja) 電源装置
JP3417078B2 (ja) インバータ装置
JP3811958B2 (ja) 放電灯点灯回路
JP2906056B2 (ja) 放電灯点灯回路
JP3341501B2 (ja) 電源装置
JPH0620789A (ja) 放電灯点灯装置
JP3163656B2 (ja) インバータ装置
JP3250222B2 (ja) インバータ装置
JP2690418B2 (ja) 電源装置
JP3235295B2 (ja) 電源装置
JP3163657B2 (ja) インバータ装置
JP3729050B2 (ja) インバータ装置
JP2003158881A (ja) 高周波変換回路
JP3261706B2 (ja) インバータ装置
JPH10271846A (ja) 電源装置
JPH10285934A (ja) 電源装置
JPH0386084A (ja) 電源装置
JPH097780A (ja) 放電灯点灯回路
JP2000188871A (ja) インバータ装置
JPH11215842A (ja) 電源装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

EXPY Cancellation because of completion of term