JP3806995B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3806995B2 JP3806995B2 JP31532796A JP31532796A JP3806995B2 JP 3806995 B2 JP3806995 B2 JP 3806995B2 JP 31532796 A JP31532796 A JP 31532796A JP 31532796 A JP31532796 A JP 31532796A JP 3806995 B2 JP3806995 B2 JP 3806995B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inductor
- chopper
- inverter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、交流電源を整流平滑して得た直流電圧をインバータにより高周波電圧に変換して負荷に供給するインバータ装置に関するものである。
【０００２】
【従来の技術】
従来より、この種のインバータ装置として図２７に示すようなインバータ装置が知られている。図２７のインバータ装置は、商用交流電源Ｖｓを全波整流器ＤＢで全波整流して得られた直流電圧を、インダクタＬ2 、チョッパ用スイッチング素子たるスイッチング素子Ｑ5 、ダイオードＤ5 及びコンデンサＣ1 より構成される昇圧チョッパ１で昇圧し、この昇圧した平滑直流電圧（コンデンサＣ1 の電圧）をハーフブリッジ型のインバータ２に印加するようにしたものである。このハーフブリッジ型のインバータ２は、スイッチング素子Ｑ1 ，Ｑ2 の直列回路をコンデンサＣ1 に並列接続し、両スイッチング素子Ｑ1 ，Ｑ2 の接続点にコンデンサＣ3 とインダクタＬ1 よりなる直列共振回路の一端を接続し、この直列共振回路と負荷Ｌａとの直列回路をスイッチング素子Ｑ2 に並列接続した構成を有する。また、負荷ＬａにはコンデンサＣ2 が並列接続され、各スイッチング素子Ｑ1 ，Ｑ2 にはそれぞれダイオードＤ1 ，Ｄ2 が逆並列接続されている。ここで、スイッチング素子Ｑ1 ，Ｑ2 は図示しない制御回路によって交互にオンオフされるが、昇圧チョッパ１のスイッチング素子Ｑ5 のオンオフ制御とは独立に制御される。
【０００３】
これに対し、図２８に示すインバータ装置は、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ2 が図２７における昇圧チョッパ１のスイッチング素子Ｑ5 を兼用し、ハーフブリッジ型のインバータ２のダイオードＤ1 が図２７における昇圧チョッパ１のダイオードＤ5 を兼用している。このため、図２８に示すインバータ装置においては、昇圧チョッパ１とハーフブリッジ型のインバータ２との制御が従属している。
【０００４】
【発明が解決しようとする課題】
ところで、図２７の従来構成においては上述のように、昇圧型チョッパ１のスイッチング素子Ｑ5 の制御と、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ1 ，Ｑ2 の制御とが独立に行われているが、負荷Ｌａが放電灯である場合、負荷状態として予熱、始動、全点灯等のモードや、その他に調光、エミレス、無負荷等の軽負荷モードがあり、負荷Ｌａの状態によりコンデンサＣ1 の電圧ＶDCが変動してしまう。
【０００５】
回路の耐圧を考慮すると、負荷Ｌａの負荷状態に応じてスイッチング素子Ｑ5 を制御し、コンデンサＣ1 の電圧ＶDCを略一定に保つようにするのが望ましいが、このためにはスイッチング素子Ｑ5 の制御回路（図示せず）に、コンデンサＣ1 の電圧ＶDCを検出してこの検出された電圧ＶDCに応じてスイッチング素子Ｑ5 の駆動周波数やデューティ比等を変化させる機能を設ける必要があり、制御性が良くないという不具合があった。
【０００６】
図２８の従来構成においても負荷Ｌａの状態に応じてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させるが、昇圧型チョッパ１とハーフブリッジ型のインバータ２とでスイッチング素子を兼用したことにより、コンデンサＣ1 の電圧ＶDCを一定に保つための制御が複雑で制御の自由度が小さくなって、軽負荷時に電圧ＶDCのピーク値が上昇してしまうという不具合があった。このため、回路を構成する素子の耐圧を大きくする必要があり、素子が大型化したりコストが高くなるという不具合があった。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、負荷状態によらず平滑直流電圧を簡単な制御で略一定に保つことができるインバータ装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源に接続される整流器と、前記整流器の出力側に接続され第１のインダクタ、チョッパ用スイッチング素子、コンデンサを有し前記チョッパ用スイッチング素子を制御することにより前記コンデンサの両端に平滑直流電圧を発生させるチョッパと、前記コンデンサの両端に接続されスイッチング素子を制御することにより前記平滑直流電圧を高周波電圧に変換して負荷に供給するインバータとを備え、前記チョッパ用スイッチング素子と前記インバータのスイッチング素子との間に少なくとも第２のインダクタを接続することにより前記整流器の出力側に前記第１のインダクタ、前記第２のインダクタ、前記インバータのスイッチング素子を含む経路を設け、前記負荷の負荷状態に応じて前記チョッパ用スイッチング素子と前記インバータのスイッチング素子とを関連させて制御することを特徴とするものであり、負荷状態に関わらず簡単な制御で平滑直流電圧を略一定に保つことが可能になる。
【０００９】
請求項２の発明は、請求項１の発明において、負荷状態によらず平滑直流電圧が略一定値になるようにチョッパ用スイッチング素子及びインバータのスイッチング素子を制御するので、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めればよいから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となる。
【００１０】
請求項３の発明は、請求項１又は請求項２の発明において、チョッパを昇圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
【００１１】
請求項４の発明は、請求項１又は請求項２の発明において、チョッパを昇降圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
請求項５の発明は、請求項１又は請求項２の発明において、チョッパを降圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
請求項６の発明は、請求項１又は請求項２の発明において、チョッパを共振型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
（実施形態１）
図１に本実施形態の回路構成を示す。本実施形態の基本回路構成は図２７に示した従来構成と略同じであって、昇圧型チョッパ１のスイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、ハーフブリッジ型のインバータの両スイッチング素子Ｑ1 ，Ｑ2 の接続点との間に第２のインピーダンス要素たるインダクタＬ3 を接続した点で相違する。ここで、インダクタＬ2 が第１のインピーダンス要素を構成している。
【００１３】
以下、負荷Ｌａとして放電灯を採用した場合について図２に基づいて説明する。なお、図２においてコンデンサＣ2 は共振用コンデンサと予熱用コンデンサとを兼ねている。
本実施形態の基本動作は図２７に示した従来構成の動作と略同じであって、昇圧型チョッパ１のコンデンサＣ1 の平滑直流電圧ＶDCを直流電源とし、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ1 ，Ｑ2 を図示しない制御回路によって交互にオンオフして、コンデンサＣ3 、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａからなるハーフブリッジ型のインバータ２の負荷回路に高周波電圧を供給している。
【００１４】
本実施形態では、放電灯よりなる負荷Ｌａの点灯時には、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させ、負荷Ｌａの調光時にはスイッチング素子Ｑ5 をオフ状態で停止させるようにしている。
まず、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合の動作を説明する。スイッチング素子Ｑ5 がオンすると、全波整流器ＤＢの出力端はインダクタＬ2 で短絡され、インダクタＬ2 に流れる電流は、交流電源Ｖｓの瞬時値に比例する傾きで増加する。また、スイッチング素子Ｑ5 のオン時にはスイッチング素子Ｑ2 もオンしているから、インダクタＬ3 の両端は短絡される。一方、スイッチング素子Ｑ5 がオフすると、インダクタＬ2 に誘導起電圧が発生し、この誘導起電圧が全波整流器ＤＢの出力電圧に重畳されダイオードＤ5 を介してコンデンサＣ1 が充電される。この時（スイッチング素子Ｑ5 のオフ時）は、スイッチング素子Ｑ1 がオンでスイッチング素子Ｑ2 がオフであって、ダイオードＤ5 が導通状態なので、インダクタＬ3 ，インダクタＬ2 の接続点の電位は、コンデンサＣ1 の電位に略等しく、インダクタＬ3 の他端側の電位もコンデンサＣ1 の電位に略等しくなる。つまり、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合は、スイッチング素子Ｑ5 のオンオフに関わらずインダクタＬ3 には電圧が印加されず、電流も流れない。
【００１５】
次に、スイッチング素子Ｑ5 をオフ状態で停止させた場合の動作について説明する。スイッチング素子Ｑ2 がオンの時には、全波整流器ＤＢの出力端間がインダクタＬ2 とインダクタＬ3 との直列回路を介して短絡され、インダクタＬ2 ，Ｌ3 に流れる電流は、交流電源Ｖｓの瞬時値に比例する傾きで増加する。その後、スイッチング素子Ｑ2 がオフすると、インダクタＬ2 ，Ｌ3 に誘導起電圧が発生し、この誘導起電圧が全波整流器ＤＢの出力電圧に重畳されコンデンサＣ1 が充電される。つまり、昇圧型チョッパ１のインダクタンス要素としてインダクタＬ2 ，Ｌ3 の両方が働き、スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合からスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させなくても、入力電力が減るのである。
【００１６】
このため、本実施形態では、インダクタＬ2 ，Ｌ3 を適当に選定すれば、調光時には、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を変えるだけの簡単な制御で、点灯時のコンデンサＣ1 の電圧ＶDCを一定に保ちつつ調光が可能となるのである。すなわち、本実施形態では、負荷状態に関わらず簡単な制御で平滑直流電圧ＶDCを略一定に保つことが可能になり、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めることができるから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となる。
【００１７】
（実施形態２）
図３に本実施形態の回路構成を示す。本実施形態の基本回路構成及びその基本動作は実施形態１と略同じであって、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａよりなる共振回路を並列に２組設けた点で実施形態１と相違する。
ところで、図２７に示した従来のインバータ装置において、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａよりなる共振回路を並列に２組設けると、１灯が消えた場合、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を制御しないと消費電力が減少するので、入力電力が過剰になりコンデンサＣ1 の平滑直流電圧ＶDCが上昇してしまうという不具合がある。
【００１８】
これに対し、本実施形態では、２灯点灯時にはスイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させ、１灯だけが消えた時にはスイッチング素子Ｑ5 をオフ状態で停止させるように制御を行うものである。このため、本実施形態では、１灯だけが消えても、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させずにスイッチング素子Ｑ5 をオフ状態で停止させるという簡単な制御で入力電力を減少させコンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑えることができるのである。
【００１９】
（実施形態３）
図４に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１と略同じであって、負荷Ｌａ，コンデンサＣ2 の部分をトランスＴにより他の部分から絶縁したものである。ここで、図５に示すようにトランスＴをリーケージトランスにして、トランスＴが図４におけるインダクタＬ1 を兼ねるようにすれば部品点数を削減することができる。
【００２０】
（実施形態４）
図６に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１と略同じであって、インダクタＬ3 に直列にスイッチング素子Ｑ6 を接続し、インダクタＬ3 をスイッチング素子Ｑ1 ，Ｑ2 の接続点から切り離すことができるようにしたものである。本実施形態では、スイッチング素子Ｑ6 を常時オンにした場合は実施形態１と同様の動作が行われ、スイッチング素子Ｑ6 を常時オフにした場合は図２７に示した従来構成と同様の動作が行われる。
【００２１】
また、スイッチング素子Ｑ6 をスイッチング素子Ｑ1 ，Ｑ2 とタイミングを合わせつつ、間欠的にオンオフした場合、実施形態１と図２７に示した従来構成との中間的な動作が得られるから、入力電力を広範囲で可変でき、負荷状態の変化に合わせて入力電力の微調整が可能となる。その特徴となる動作について、以下の（１）〜（４）で説明する。
【００２２】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合、スイッチング素子Ｑ6 のオンオフにかかわらず昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（２）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 がオンしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路になる。
【００２３】
（３）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 もオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（４）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 が間欠的にオンオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 と、インダクタＬ2 ，インダクタＬ3 の直列回路との中間になる。
【００２４】
（実施形態５）
図７に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１と略同じであって、実施形態１においてインダクタＬ3 に、インダクタＬ4 とスイッチング素子Ｑ6 との直列回路を並列接続したものである。ここで、インダクタＬ4 はスイッチング素子Ｑ6 によりインダクタＬ3 から切り離すことができるようにしてある。以下、特徴となる動作を（１）〜（３）に説明する。
【００２５】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合、スイッチング素子Ｑ6 のオンオフにかかわらず昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（２）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 もオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路になる。
【００２６】
（３）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 がオンしている場合、昇圧型チョッパ１のインダクタンス要素は、インダクタＬ3 ，インダクタＬ4 の並列回路と、インダクタＬ2 との直列回路になる。
すなわち、本実施形態では、スイッチング素子Ｑ5 ，Ｑ6 のオンオフ制御だけで３通りのチョッパ動作が可能となるのである。ここで、上述の（１）〜（３）について負荷回路への入力電力の大小を比較すると、（１）＞（３）＞（２）となる。したがって、負荷Ｌａとして放電灯を採用した場合、例えば、予熱時には（２）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御し、調光時には（３）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御し、また全点灯時には（１）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御すればよい。
【００２７】
したがって、本実施形態では、予熱時にスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くしても、昇圧型チョッパ１のインダクタンス要素のインダクタンスが大きいので、入力電力が小さく、コンデンサＣ1 の平滑直流電圧ＶDCは適正な値に保たれる。また、全点灯時にはスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を低くし、ハーフブリッジ型のインバータ２の出力を大きくして、ランプ出力を増加させるが、昇圧型チョッパ１のインダクタンス要素のインダクタンスが小さくなっており、入力電力が増えるので、平滑直流電圧ＶDCは適正な値に保たれる。また、調光時には全点灯時よりもスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くし、ハーフブリッジ型のインバータ２の出力を絞って負荷Ｌａを調光状態にするが、昇圧型チョッパ１のインダクタンス要素のインダクタンスは全点灯時よりも大きく且つ予熱時よりも小さくなっており、平滑直流電圧ＶDCは適正な値に保たれる。
【００２８】
したがって、本実施形態では、インダクタＬ2 ，Ｌ3 のインダクタンスを適切に選ぶことにより、デューティ比をほとんど変えなくても上述の（１）〜（３）のような簡単な制御の選択で平滑直流電圧ＶDCを一定に保つことができる。
（実施形態６）
図８に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１と略同じあり、実施形態１におけるインダクタＬ3 を可飽和型のインダクタに代えたものである。したがって、本実施形態では、スイッチング素子Ｑ2 ，Ｑ5 のオンオフ関係で昇圧型チョッパ１の動作を変化させる他に、可飽和型のインダクタＬ3 のインダクタンスを変化させることによって、入力電力を自由に可変することができるようになる。
【００２９】
（実施形態７）
図９に本実施形態の回路構成を示す。本実施形態は、実施形態１におけるスイッチング素子Ｑ1 ，Ｑ2 をＭＯＳＦＥＴにより構成するとともにダイオードＤ1 ，Ｄ2 をＭＯＳＦＥＴの寄生ダイオード（図示せず）で兼ねるようにし、スイッチング素子Ｑ5 の代わりにＭＯＳＦＥＴよりなるスイッチング素子Ｑ8 を用い、ダイオードＤ5 の代わりにＭＯＳＦＥＴよりなるスイッチング素子Ｑ7 を用いたものである。
【００３０】
本実施形態における各スイッチング素子の制御例について、以下の（１）〜（３）に説明する。
（１）スイッチング素子Ｑ1 ，Ｑ2 を交互にオンオフし、スイッチング素子Ｑ7 ，Ｑ8 を停止した場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 ，Ｌ3 の直列回路となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素はインダクタＬ1 となる。ここで、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ2 は昇圧型チョッパ１のスイッチング素子としても動作する。
【００３１】
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止させ、スイッチング素子Ｑ7 ，Ｑ8 を交互にオンオフした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 となり、ハーフブリッジ型のインバータ２の共振用のインダクタはインダクタＬ1 ，Ｌ3 の直列回路となる。ここで、スイッチング素子Ｑ7 ，Ｑ8 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ8 は昇圧型チョッパ１のスイッチング素子としても動作する。
【００３２】
（３）スイッチング素子Ｑ1 ，Ｑ7 を同期させ且つスイッチング素子Ｑ2 ，Ｑ8 を同期させて、スイッチング素子Ｑ1 ，Ｑ7 がオンでスイッチング素子Ｑ2 ，Ｑ8 がオフの状態と、スイッチング素子Ｑ1 ，Ｑ7 がオフでスイッチング素子Ｑ2 ，Ｑ8 がオンの状態とを交互に繰り返した場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素はインダクタＬ1 となる。ここで、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ8 が昇圧型チョッパ１のスイッチング素子として動作する。なお、スイッチング素子Ｑ7 は動作安定化のため、スイッチング素子Ｑ8 と反転動作させることが望ましい。
【００３３】
（実施形態８）
図１０に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態７と略同じであって、実施形態７の回路に一対のスイッチング素子の直列回路を複数付加し、各直列回路におけるスッチング素子同士の接続点を互いにインダクタを介して接続しあったものである。
【００３４】
本実施形態では、負荷状態に応じて以下の（１）や（２）に示すようなスイッチング素子の制御を行う。
（１）一対のスイッチング素子Ｑi1，Ｑi2（１≦ｉ≦ｎ）のみ動作させ、他のスイッチング素子を全て停止させた場合、昇圧型チョッパ１のインダクタンス要素のインダクタンスは、Ｌi+1 ＋Ｌi+2 ＋・・・＋Ｌn+1 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素のインダクタンスは、Ｌ1 ＋Ｌ2 ＋・・・＋Ｌi となり、全てのインダクタが、昇圧型チョッパ１あるいはハーフブリッジ型のインバータ２のいずれかの動作に寄与する。
【００３５】
（２）一対のスイッチング素子Ｑi1，Ｑj1を同期させ且つ他の一対のスイッチング素子Ｑi2，Ｑj2を同期させ（ｊ＞ｉ）、その他のスイッチング素子を全て停止させた場合、昇圧型チョッパ１のインダクタンスはＬj+1 ＋・・・＋Ｌn+1 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンスはＬ1 ＋・・・＋Ｌi となり、インダクタＬi+1 〜Ｌj は回路動作に寄与しない。
【００３６】
したがって、本実施形態では、（１）、（２）の選択、及び動作させるスイッチング素子を適宜選択することにより、様々な入力電力、出力電力を制御することができる。
（実施形態９）
図１１に本実施形態の回路構成を示す。本実施形態の基本回路構成は図９に示した実施形態７と略同じであり、全波整流器ＤＢの高電位側の出力端とコンデンサＣ1 の高電位側との間にダイオードＤ5 を接続し、インダクタＬ3 に直列にコンデンサＣ4 を接続した点で相違する。以下、その特徴となる動作について（１）〜（３）に説明する。
【００３７】
（１）スイッチング素子Ｑ1 ，Ｑ2 を交互にオンオフし、スイッチング素子Ｑ7 ，Ｑ8 を停止した場合、チョッパ１はインダクタＬ2 ，Ｌ3 とコンデンサＣ4 とを有する直列共振型チョッパになり、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 とコンデンサＣ2 により構成される。
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止し、スイッチング素子Ｑ7 ，Ｑ8 を交互にオンオフした場合、チョッパ１はインダクタンス要素としてインダクタＬ2 をだけを有し、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 、インダクタＬ2 の直列回路と、コンデンサＣ2 ，コンデンサＣ4 の直列回路とが接続された回路により構成される。つまり、本実施形態では、ハーフブリッジ型のインバータ２の共振回路の回路構成が大きく変わり、インダクタンス要素のインダクタンスが大きくなり且つコンデンサ容量が小さくなるので、全体としてのインピーダンスが大きくなり、出力電力が減る。
【００３８】
（３）スイッチング素子Ｑ1 ，Ｑ7 を同期させ且つスイッチング素子Ｑ2 ，Ｑ8 を同期させ、スイッチング素子Ｑ1 ，Ｑ7 がオンでスイッチング素子Ｑ2 ，Ｑ8 がオフの状態と、スイッチング素子Ｑ1 ，Ｑ7 がオフでスイッチング素子Ｑ2 ，Ｑ8 がオンの状態とを交互に繰り返した場合、チョッパ１はインダクタンス要素としてインダクタＬ2 をだけを有し、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 とコンデンサＣ2 とにより構成され、インダクタＬ3 及びコンデンサＣ4 には電流は流れない。
【００３９】
したがって、本実施形態においても、負荷Ｌａの状態に応じて上記（１）〜（３）のような制御を適宜行うことにより、コンデンサＣ1 の平滑直流電圧ＶDCが必要以上に大きくなるのを簡単な制御で防止することができるのである。
（実施形態１０）
図１２に本実施形態の回路構成を示す。本実施形態は、実施形態１のハーフブリッジ型のインバータの替わりにフルブリッジ型のインバータ２を設けたものであって、このフルブリッジ型のインバータ２は、スイッチング素子Ｑ1 ，Ｑ4 を同期させ且つスイッチング素子Ｑ2 ，Ｑ3 を同期させている。
【００４０】
以下、特徴となる動作について（１）〜（３）に説明する。
（１）スイッチング素子Ｑ5 をスイッチング素子Ｑ4 と同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなり、フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４１】
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路で構成され、フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
而して、本実施形態においても実施形態１と同様に、簡単な制御で負荷状態によらずコンデンサＣ1 の平滑直流電圧ＶDCを略一定に保つことができるのである。
【００４２】
（実施形態１１）
図１３に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１０と略同じであり、スイッチング素子Ｑ5 ，インダクタＬ3 の接続点と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にインダクタＬ4 を接続した点で相違する。以下、特徴となる動作について（１）〜（３）に説明する。
【００４３】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ3 には、コンデンサＣ1 からスイッチング素子Ｑ3 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ4 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４４】
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ4 には、コンデンサＣ1 からスイッチング素子Ｑ1 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ3 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４５】
（３）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１ではインダクタＬ3 とインダクタＬ4 とが交互にインダクタンス要素として動作し、インダクタＬ3 とインダクタＬ4 とが並列接続されているのと同様の動作が行われる。ここで、インダクタＬ2 はフィルタの役割をもつようになる。フルブリッジ型のインバータ２の共振回路のインダクタンス要素としてはインダクタＬ1 だけとなる。
【００４６】
上記（１）と（２）の場合は、回路全体の動作的には同じであり、昇圧型チョッパ１とフルブリッジ型のインバータ２が独立して制御されている場合と同様である。
これに対し、上記（３）の場合は、インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値の関係で入力電力が変わる。このため、例えば各インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値を同一にすることにより、調光時に（１）のような制御を行い、全点灯時に（３）のような制御を行うようにし、調光時にはスイッチング素子Ｑ1 〜Ｑ4 の駆動周波数を高くしてフルブリッジ型のインバータの出力を絞るようにすればよい。
【００４７】
（実施形態１２）
図１４に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１１と略同じであり、インダクタＬ3 に直列にダイオードＤ6 を接続するとともに、インダクタＬ4 にダイオードＤ7 を直列に接続し、さらに、インバータ２の共振回路に直列に直流カット用のコンデンサＣ3 を接続した点で相違する。なお、コンデンサＣ3 はインバータ２の共振に殆ど影響を与えないような容量のものを採用している。
【００４８】
以下、特徴となる動作を（１）〜（６）に説明する。
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ3 には、コンデンサＣ1 からスイッチング素子Ｑ3 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ4 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４９】
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ4 には、コンデンサＣ1 からスイッチング素子Ｑ1 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ3 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００５０】
（３）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１ではインダクタＬ3 とインダクタＬ4 とが交互にインダクタンス要素として動作し、インダクタＬ3 とインダクタＬ4 とが並列接続されているのと同様の動作が行われる。ここで、インダクタＬ2 はフィルタの役割をもつようになる。フルブリッジ型のインバータ２の共振回路のインダクタンス要素としてはインダクタＬ1 だけとなる。
【００５１】
（４）スイッチング素子Ｑ5 を常時オフ、スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフとした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ4 との直列回路で構成され、インバータ２はハーフブリッジ型のインバータとして動作する。
（５）スイッチング素子Ｑ5 を常時オフ、スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフとした場合は、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路で構成され、インバータ２はハーフブリッジ型のインバータとして動作する。
【００５２】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフとした場合、インバータ２の共振回路に直流カット用のコンデンサＣ3 が直列接続され、スイッチング素子Ｑ3 を介してスイッチング素子Ｑ1 の両端にこのコンデンサＣ3 接続され、インバータ２はハーフブリッジ型のインバータとして動作する。このため、スイッチング素子の駆動周波数を変えることなしに、フルブリッジ型のインバータの動作からハーフブリッジ型のインバータの動作へ動作を変えることができる。なお、この場合、スイッチング素子Ｑ4 ，Ｑ5 がオフし、ダイオードＤ6 があることによりインダクタＬ3 へ電流は流れない。
【００５３】
而して、本実施形態では、昇圧型チョッパ１の入力電流を減らすことができるだけでなく、（４）や（５）のようなスイッチング素子の制御を行うことによりインバータ２をハーフブリッジ型のインバータとして動作させることができるので、インバータ２の出力電力も減らすことができる。
したがって、例えば全点灯時に（１）のような制御を行うようにし、調光時に（４）のような制御を行うようにすれば、調光時の方が入力電流も出力電流も減るので、インダクタＬ2 ，インダクタＬ4 のインダクダンスを適宜選定することにより、スイッチング素子の駆動周波数を変化させることなしに調光制御を行うことが可能になり、制御回路の構成が簡単になる。なお、全点灯、調光制御の組み合わせは上記の組み合わせに限定するものではなく、他の組み合わせでもよい。
【００５４】
（実施形態１３）
図１５に本実施形態の回路構成を示す。本実施形態は、インバータ２として実施形態１のハーフブリッジ型のインバータの替わりに一石式のインバータを設けたものである。一石式インバータの基本回路構成及び基本動作は周知なので説明を省略し、以下、本実施形態の特徴となる動作について（１）及び（２）に説明する。
【００５５】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 を同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなる。
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路により構成される。
【００５６】
したがって、本実施形態においても、負荷Ｌａの状態に応じて（１）や（２）の制御を使い分けることにより簡単に、コンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑制することができる。
（実施形態１４）
図１６に本実施形態の回路構成を示す。本実施形態は、インバータ２として実施形態１のハーフブリッジ型のインバータの替わりに、プッシュプル型のインバータを設けたものである。プッシュプル型のインバータの基本回路構成及び基本動作は周知なので説明を省略し、以下、本実施形態の特徴となる動作について（１）及び（２）に説明する。
【００５７】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 を同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなる。
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路により構成される。
【００５８】
したがって、本実施形態においても、負荷Ｌａの状態に応じて（１）や（２）の制御を使い分けることにより簡単に、コンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑制することができる。
（実施形態１５）
図１７は本実施形態の回路構成を示しており、チョッパ１として昇降圧型チョッパを用いたものである。
【００５９】
本実施形態の特徴となる動作を以下（１）〜（３）に説明する。
（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 を同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。インバータ２の動作としては、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータのスイッチング素子として交互にオンオフされ、インダクタＬ1 ，コンデンサＣ2 ，負荷Ｌａからなる負荷回路に高周波電圧を印加する。チョッパ動作としては、スイッチング素子Ｑ5 のオン時、全波整流器ＤＢの出力端間がインダクタＬ2 で短絡される。このため、インダクタＬ2 には交流電源Ｖｓの瞬時値に比例する傾きで電流が増加する。そして、スイッチング素子Ｑ5 がオフすると、インダクタＬ2 に誘導起電圧が発生し、ダイオードＤ5 ，Ｄ6 を介してコンデンサＣ1 を充電する。つまり、チョッパ１のインダクタンス要素としては上述のようにインダクタＬ2 だけが働く。
【００６０】
（２）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 を反転動作させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。なお、スイッチング素子Ｑ5 のオン時にスイッチング素子Ｑ1 がオンすると、コンデンサＣ1 からスイッチング素子Ｑ1 、インダクタＬ3 、スイッチング素子Ｑ5 、ダイオードＤ3 の経路で、インダクタＬ3 へ電流が流れる。そして、スイッチング素子Ｑ5 のオフ時には、インダクタＬ3 に誘導起電圧が発生し、ダイオードＤ5 、ダイオードＤ2 を介してコンデンサＣ1 へ回生電流を流す。
【００６１】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 との直列回路により昇降圧型チョッパを構成する。
したがって、本実施形態でも、スイッチング素子Ｑ5 の制御によって、入力電力を変えることができ、調光制御も容易になる。
（実施形態１６）
本実施形態は図１８に示すような回路構成であって、実施形態１５のハーフブリッジ型のインバータの替わりにフルブリッジ型のインバータを設けたものであり、特徴となる動作は実施形態１５と略同じで実施形態１５と同様の効果が得られる。
【００６２】
（実施形態１７）
本実施形態は図１９に示すような回路構成であって、実施形態１６の回路において、スイッチング素子Ｑ5 ，インダクタＬ3 の接続点と、スイッチング素子Ｑ3 ，Ｑ4 の接続点との間にインダクタＬ4 を接続したものである。
本実施形態の特徴となる動作について以下（１）〜（３）に説明する。
【００６３】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。
（２）スイッチング素子Ｑ5 とスイッチング素子Ｑ4 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。
【００６４】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 とが交互に昇降圧型チョッパのインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 とが並列に接続されているのと同じような動作をする。なお、インダクタＬ2 はフィルタの役目をする。
（１）と（２）は動作的には同じであり、どちらもチョッパ１とインバータ２とが独立して制御される場合と同様である。これに対し、（３）は各インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値の関係で入力電力が変わる。例えば各インダクタＬ2 ，Ｌ3 ，Ｌ4 が全て同じインダクタンス値であれば、調光時に（１）の制御を行い、全点灯時に（３）の制御を行い、調光時にはインバータ２のスイッチング素子Ｑ1 〜Ｑ4 の駆動周波数を高くし、インバータ２の出力を絞るようにする。
【００６５】
（実施形態１８）
図２０に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１７と略同じであって、インダクタＬ3 と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にダイオードＤ12を接続するとともに、インダクタＬ4 と、スイチング素子Ｑ3 ，Ｑ4 の接続点との間にダイオードＤ13を接続した点で実施形態１７と相違する。
【００６６】
本実施形態の特徴となる動作について以下の（１）〜（７）に説明する。
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとなる。
（２）スイッチング素子Ｑ5 とスイッチング素子Ｑ4 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとなる。
【００６７】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 とが交互に昇降圧型チョッパのインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 とが並列に接続されているのと同じような動作をする。なお、インダクタＬ2 はフィルタの役目をする。インバータ２はフルブリッジ型のインバータとなる。
【００６８】
（４）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ4 ，Ｑ5 を同期させた場合、チョッパ１はインダクタＬ2 による昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータになる。
（５）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ5 を常時オフとした場合、チョッパ１はインダクタＬ2 とインダクタＬ4 が直列接続された昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとなる。
【００６９】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ2 ，Ｑ5 を同期させた場合、チョッパ１はインダクタＬ2 による昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータになる。
（７）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 が直列接続された昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとなる。
【００７０】
したがって、本実施形態では、負荷Ｌａの状態に応じて（１）〜（７）の制御を適宜選択することによりコンデンサＣ1 の平滑直流電圧ＶDCが必要以上に上昇するのを防止することができる。
（実施形態１９）
本実施形態は図２１に示すようにインバータ２を一石式のインバータで構成したものであって、（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフさせた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 とインダクタＬ3 との直列回路を有する昇降圧型チョッパとなる。
【００７１】
而して、本実施形態では、（１）の制御と（２）の制御とを切り替えるだけの簡単な制御で入力電力を変化させることができる。
（実施形態２０）
本実施形態は図２２に示すようにチョッパ１を降圧型チョッパで構成したものである。本実施形態では、（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタＬ2 による降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 が直列接続された降圧型チョッパとなる。本実施形態においても、スイッチング素子Ｑ5 の制御によって入力電力を変えることができ、調光制御が容易になる。
【００７２】
以下、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合の動作について簡単に説明する。
インバータ２は、コンデンサＣ1 の平滑直流電圧ＶDCを電源として、スイッチング素子Ｑ1 ，Ｑ2 をハーフブリッジ型のインバータのスイッチング素子として交互にオンオフし、インダクタＬ1 、コンデンサＣ2 ，負荷Ｌａからなる負荷回路に高周波電圧を供給する。ここで、インダクタＬ2 に流れる電流は、Ｖｓ−ＶDCの瞬時値に比例する傾きで増加する。そして、スイッチング素子Ｑ5 がオンすると、インダクタＬ2 に誘導起電圧が発生し、ダイオードＤ6 を介してコンデンサＣ1 を充電する。チョッパ１は、インダクタＬ2 のみがチョッパ動作に関係する。
【００７３】
なお、このような動作が得られるのは、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とが同期している場合、スイッチング素子Ｑ5 のオン時はスイッチング素子Ｑ2 もオンしており、インダクタＬ3 とダイオードＤ7 の直列回路の両端が短絡された状態になるからである。一方、スイッチング素子Ｑ5 のオフ時はインダクタＬ2 の誘導起電圧でダイオードＤ6 を介してコンデンサＣ1 を充電するので、インダクタＬ2 ，インダクタＬ3 の接続点の電位がコンデンサＣ1 の電位に略等しくなる。このときスイッチング素子Ｑ1 がオンすると、ダイオードＤ7 のカソード側の電位もコンデンサＣ1 の電位に略等しくなるので、スイッチング素子Ｑ5 のオンオフに関わらず、インダクタＬ3 とダイオードＤ7 の直列回路の両端には電圧がかからず電流は流れない。
【００７４】
（実施形態２１）
本実施形態は図２３に示すようにチョッパ１を降圧型チョッパにより構成したものである。本実施形態においても、実施形態２０と同様に、（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフした場合、チョッパはインダクタＬ2 とインダクタＬ3 が直列接続された降圧型チョッパとなる。
【００７５】
而して、本実施形態においても、（１）の制御と（２）の制御とを切り替えるだけの簡単な制御で入力電力を変化させることができる。
（実施形態２２）
本実施形態は図２４に示すようにインバータ２をフルブリッジ型のインバータにより構成したものであり、スイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にインダクタＬ3 ，ダイオードＤ7 の直列回路を接続するとともに、スイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、スイッチング素子Ｑ3 ，Ｑ4 の接続点との間にインダクタＬ4 ，ダイオードＤ8 の直列回路を接続した点に特徴がある。
【００７６】
本実施形態では、以下に説明する（１）〜（７）のような制御が可能である。
（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとして動作する。
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとして動作する。
【００７７】
（３）スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 が交互にインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 が並列接続されているのと同様に動作し（なお、インダクタＬ2 はフィルタの役目をする）、インバータ２はフルブリッジ型のインバータとして動作する。
【００７８】
（４）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
（５）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ4 とが直列接続された降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
【００７９】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
（７）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 とが直列接続された降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
【００８０】
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷Ｌａの状態に応じて（１）〜（７）の制御のいずれかを行うことにより入力電力や出力電力を調整できるので、コンデンサＣ1 の平滑直流電圧ＶDCが必要以上に上昇するのを防止することができる。
（実施形態２３）
本実施形態は図２５に示すようにインバータ２を共振型チョッパにより構成したものであり、以下の述べる（１）〜（３）のような動作が可能となる。
【００８１】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 には電流は流れない。
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止した場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 ，インダクタＬ3 の直列回路とコンデンサＣ2 による共振回路を有する。
【００８２】
（３）スイッチング素子Ｑ5 ，Ｑ6 を停止させた場合、チョッパ１はインダクタＬ2 ，インダクタＬ3 の直列回路とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷の状態に応じて（１）〜（３）のように各スイッチング素子の制御を行うことによりコンデンサＣ1 の電圧ＶDCが必要以上に上昇するのを防止することができる。
【００８３】
（実施形態２４）
本実施形態は図２６に示すような回路構成であり、インバータ２をフルブリッジ型のインバータで構成した点で実施形態３と相違する。本実施形態では、以下に述べる（１）〜（６）のような動作が可能となる。
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 に電流は流れない。
【００８４】
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止した場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 ，インダクタＬ3 の直列回路とコンデンサＣ2 による共振回路を有する。
（３）スイッチング素子Ｑ5 ，Ｑ6 を停止させた場合、チョッパ１はインダクタＬ2 ，インダクタＬ3 の直列回路とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。
（４）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 に電流は流れず、また、インバータ２はハーフブリッジ型のインバータとして動作する。
【００８５】
（５）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ1 ，Ｑ2 を停止させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とインダクタＬ3 との直列回路とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。なお、スイッチング素子Ｑ3 を常時オフ、スイッチング素子Ｑ4 を常時オンとした場合でも同様の動作が可能である。
【００８６】
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷の状態に応じて（１）〜（５）のようなスイッチング素子の制御を行うことによりコンデンサＣ1 の電圧ＶDCが必要以上に上昇するのを防止することができる。
【００８７】
【発明の効果】
請求項１の発明は、交流電源に接続される整流器と、前記整流器の出力側に接続され第１のインダクタ、チョッパ用スイッチング素子、コンデンサを有し前記チョッパ用スイッチング素子を制御することにより前記コンデンサの両端に平滑直流電圧を発生させるチョッパと、前記コンデンサの両端に接続されスイッチング素子を制御することにより前記平滑直流電圧を高周波電圧に変換して負荷に供給するインバータとを備え、前記チョッパ用スイッチング素子と前記インバータのスイッチング素子との間に少なくとも第２のインダクタを接続することにより前記整流器の出力側に前記第１のインダクタ、前記第２のインダクタ、前記インバータのスイッチング素子を含む経路を設け、前記負荷の負荷状態に応じて前記チョッパ用スイッチング素子と前記インバータのスイッチング素子とを関連させて制御するので、負荷状態に関わらず簡単な制御で平滑直流電圧を略一定に保つことが可能になるという効果がある。
【００８８】
請求項２の発明は、請求項１の発明において、負荷状態によらず平滑直流電圧が略一定値になるようにチョッパ用スイッチング素子及びインバータのスイッチング素子を制御するので、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めればよいから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す回路図である。
【図２】同上の負荷を放電灯とした場合の回路図である。
【図３】実施形態２を示す回路図である。
【図４】実施形態３を示す回路図である。
【図５】同上の他の回路図である。
【図６】実施形態４を示す回路図である。
【図７】実施形態５を示す回路図である。
【図８】実施形態６を示す回路図である。
【図９】実施形態７を示す回路図である。
【図１０】実施形態８を示す回路図である。
【図１１】実施形態９を示す回路図である。
【図１２】実施形態１０を示す回路図である。
【図１３】実施形態１１を示す回路図である。
【図１４】実施形態１２を示す回路図である。
【図１５】実施形態１３を示す回路図である。
【図１６】実施形態１４を示す回路図である。
【図１７】実施形態１５を示す回路図である。
【図１８】実施形態１６を示す回路図である。
【図１９】実施形態１７を示す回路図である。
【図２０】実施形態１８を示す回路図である。
【図２１】実施形態１９を示す回路図である。
【図２２】実施形態２０を示す回路図である。
【図２３】実施形態２１を示す回路図である。
【図２４】実施形態２２を示す回路図である。
【図２５】実施形態２３を示す回路図である。
【図２６】実施形態２４を示す回路図である。
【図２７】従来例を示す回路図である。
【図２８】他の従来例を示す回路図である。
【符号の説明】
１ 昇圧型チョッパ
２ インバータ
Ｖｓ 交流電源
ＤＢ 全波整流器
Ｌａ 負荷
Ｑ1 ，Ｑ2 スイッチング素子
Ｑ5 スイッチング素子
Ｃ1 コンデンサ
Ｌ3 インダクタ
【発明の属する技術分野】
本発明は、交流電源を整流平滑して得た直流電圧をインバータにより高周波電圧に変換して負荷に供給するインバータ装置に関するものである。
【０００２】
【従来の技術】
従来より、この種のインバータ装置として図２７に示すようなインバータ装置が知られている。図２７のインバータ装置は、商用交流電源Ｖｓを全波整流器ＤＢで全波整流して得られた直流電圧を、インダクタＬ2 、チョッパ用スイッチング素子たるスイッチング素子Ｑ5 、ダイオードＤ5 及びコンデンサＣ1 より構成される昇圧チョッパ１で昇圧し、この昇圧した平滑直流電圧（コンデンサＣ1 の電圧）をハーフブリッジ型のインバータ２に印加するようにしたものである。このハーフブリッジ型のインバータ２は、スイッチング素子Ｑ1 ，Ｑ2 の直列回路をコンデンサＣ1 に並列接続し、両スイッチング素子Ｑ1 ，Ｑ2 の接続点にコンデンサＣ3 とインダクタＬ1 よりなる直列共振回路の一端を接続し、この直列共振回路と負荷Ｌａとの直列回路をスイッチング素子Ｑ2 に並列接続した構成を有する。また、負荷ＬａにはコンデンサＣ2 が並列接続され、各スイッチング素子Ｑ1 ，Ｑ2 にはそれぞれダイオードＤ1 ，Ｄ2 が逆並列接続されている。ここで、スイッチング素子Ｑ1 ，Ｑ2 は図示しない制御回路によって交互にオンオフされるが、昇圧チョッパ１のスイッチング素子Ｑ5 のオンオフ制御とは独立に制御される。
【０００３】
これに対し、図２８に示すインバータ装置は、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ2 が図２７における昇圧チョッパ１のスイッチング素子Ｑ5 を兼用し、ハーフブリッジ型のインバータ２のダイオードＤ1 が図２７における昇圧チョッパ１のダイオードＤ5 を兼用している。このため、図２８に示すインバータ装置においては、昇圧チョッパ１とハーフブリッジ型のインバータ２との制御が従属している。
【０００４】
【発明が解決しようとする課題】
ところで、図２７の従来構成においては上述のように、昇圧型チョッパ１のスイッチング素子Ｑ5 の制御と、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ1 ，Ｑ2 の制御とが独立に行われているが、負荷Ｌａが放電灯である場合、負荷状態として予熱、始動、全点灯等のモードや、その他に調光、エミレス、無負荷等の軽負荷モードがあり、負荷Ｌａの状態によりコンデンサＣ1 の電圧ＶDCが変動してしまう。
【０００５】
回路の耐圧を考慮すると、負荷Ｌａの負荷状態に応じてスイッチング素子Ｑ5 を制御し、コンデンサＣ1 の電圧ＶDCを略一定に保つようにするのが望ましいが、このためにはスイッチング素子Ｑ5 の制御回路（図示せず）に、コンデンサＣ1 の電圧ＶDCを検出してこの検出された電圧ＶDCに応じてスイッチング素子Ｑ5 の駆動周波数やデューティ比等を変化させる機能を設ける必要があり、制御性が良くないという不具合があった。
【０００６】
図２８の従来構成においても負荷Ｌａの状態に応じてスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させるが、昇圧型チョッパ１とハーフブリッジ型のインバータ２とでスイッチング素子を兼用したことにより、コンデンサＣ1 の電圧ＶDCを一定に保つための制御が複雑で制御の自由度が小さくなって、軽負荷時に電圧ＶDCのピーク値が上昇してしまうという不具合があった。このため、回路を構成する素子の耐圧を大きくする必要があり、素子が大型化したりコストが高くなるという不具合があった。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、負荷状態によらず平滑直流電圧を簡単な制御で略一定に保つことができるインバータ装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源に接続される整流器と、前記整流器の出力側に接続され第１のインダクタ、チョッパ用スイッチング素子、コンデンサを有し前記チョッパ用スイッチング素子を制御することにより前記コンデンサの両端に平滑直流電圧を発生させるチョッパと、前記コンデンサの両端に接続されスイッチング素子を制御することにより前記平滑直流電圧を高周波電圧に変換して負荷に供給するインバータとを備え、前記チョッパ用スイッチング素子と前記インバータのスイッチング素子との間に少なくとも第２のインダクタを接続することにより前記整流器の出力側に前記第１のインダクタ、前記第２のインダクタ、前記インバータのスイッチング素子を含む経路を設け、前記負荷の負荷状態に応じて前記チョッパ用スイッチング素子と前記インバータのスイッチング素子とを関連させて制御することを特徴とするものであり、負荷状態に関わらず簡単な制御で平滑直流電圧を略一定に保つことが可能になる。
【０００９】
請求項２の発明は、請求項１の発明において、負荷状態によらず平滑直流電圧が略一定値になるようにチョッパ用スイッチング素子及びインバータのスイッチング素子を制御するので、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めればよいから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となる。
【００１０】
請求項３の発明は、請求項１又は請求項２の発明において、チョッパを昇圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
【００１１】
請求項４の発明は、請求項１又は請求項２の発明において、チョッパを昇降圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
請求項５の発明は、請求項１又は請求項２の発明において、チョッパを降圧型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
請求項６の発明は、請求項１又は請求項２の発明において、チョッパを共振型チョッパとしたもので、請求項１又は請求項２の発明の実施態様である。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
（実施形態１）
図１に本実施形態の回路構成を示す。本実施形態の基本回路構成は図２７に示した従来構成と略同じであって、昇圧型チョッパ１のスイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、ハーフブリッジ型のインバータの両スイッチング素子Ｑ1 ，Ｑ2 の接続点との間に第２のインピーダンス要素たるインダクタＬ3 を接続した点で相違する。ここで、インダクタＬ2 が第１のインピーダンス要素を構成している。
【００１３】
以下、負荷Ｌａとして放電灯を採用した場合について図２に基づいて説明する。なお、図２においてコンデンサＣ2 は共振用コンデンサと予熱用コンデンサとを兼ねている。
本実施形態の基本動作は図２７に示した従来構成の動作と略同じであって、昇圧型チョッパ１のコンデンサＣ1 の平滑直流電圧ＶDCを直流電源とし、ハーフブリッジ型のインバータ２のスイッチング素子Ｑ1 ，Ｑ2 を図示しない制御回路によって交互にオンオフして、コンデンサＣ3 、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａからなるハーフブリッジ型のインバータ２の負荷回路に高周波電圧を供給している。
【００１４】
本実施形態では、放電灯よりなる負荷Ｌａの点灯時には、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させ、負荷Ｌａの調光時にはスイッチング素子Ｑ5 をオフ状態で停止させるようにしている。
まず、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合の動作を説明する。スイッチング素子Ｑ5 がオンすると、全波整流器ＤＢの出力端はインダクタＬ2 で短絡され、インダクタＬ2 に流れる電流は、交流電源Ｖｓの瞬時値に比例する傾きで増加する。また、スイッチング素子Ｑ5 のオン時にはスイッチング素子Ｑ2 もオンしているから、インダクタＬ3 の両端は短絡される。一方、スイッチング素子Ｑ5 がオフすると、インダクタＬ2 に誘導起電圧が発生し、この誘導起電圧が全波整流器ＤＢの出力電圧に重畳されダイオードＤ5 を介してコンデンサＣ1 が充電される。この時（スイッチング素子Ｑ5 のオフ時）は、スイッチング素子Ｑ1 がオンでスイッチング素子Ｑ2 がオフであって、ダイオードＤ5 が導通状態なので、インダクタＬ3 ，インダクタＬ2 の接続点の電位は、コンデンサＣ1 の電位に略等しく、インダクタＬ3 の他端側の電位もコンデンサＣ1 の電位に略等しくなる。つまり、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合は、スイッチング素子Ｑ5 のオンオフに関わらずインダクタＬ3 には電圧が印加されず、電流も流れない。
【００１５】
次に、スイッチング素子Ｑ5 をオフ状態で停止させた場合の動作について説明する。スイッチング素子Ｑ2 がオンの時には、全波整流器ＤＢの出力端間がインダクタＬ2 とインダクタＬ3 との直列回路を介して短絡され、インダクタＬ2 ，Ｌ3 に流れる電流は、交流電源Ｖｓの瞬時値に比例する傾きで増加する。その後、スイッチング素子Ｑ2 がオフすると、インダクタＬ2 ，Ｌ3 に誘導起電圧が発生し、この誘導起電圧が全波整流器ＤＢの出力電圧に重畳されコンデンサＣ1 が充電される。つまり、昇圧型チョッパ１のインダクタンス要素としてインダクタＬ2 ，Ｌ3 の両方が働き、スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合からスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させなくても、入力電力が減るのである。
【００１６】
このため、本実施形態では、インダクタＬ2 ，Ｌ3 を適当に選定すれば、調光時には、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を変えるだけの簡単な制御で、点灯時のコンデンサＣ1 の電圧ＶDCを一定に保ちつつ調光が可能となるのである。すなわち、本実施形態では、負荷状態に関わらず簡単な制御で平滑直流電圧ＶDCを略一定に保つことが可能になり、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めることができるから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となる。
【００１７】
（実施形態２）
図３に本実施形態の回路構成を示す。本実施形態の基本回路構成及びその基本動作は実施形態１と略同じであって、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａよりなる共振回路を並列に２組設けた点で実施形態１と相違する。
ところで、図２７に示した従来のインバータ装置において、インダクタＬ1 、コンデンサＣ2 、負荷Ｌａよりなる共振回路を並列に２組設けると、１灯が消えた場合、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を制御しないと消費電力が減少するので、入力電力が過剰になりコンデンサＣ1 の平滑直流電圧ＶDCが上昇してしまうという不具合がある。
【００１８】
これに対し、本実施形態では、２灯点灯時にはスイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させ、１灯だけが消えた時にはスイッチング素子Ｑ5 をオフ状態で停止させるように制御を行うものである。このため、本実施形態では、１灯だけが消えても、スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数やデューティ比を変化させずにスイッチング素子Ｑ5 をオフ状態で停止させるという簡単な制御で入力電力を減少させコンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑えることができるのである。
【００１９】
（実施形態３）
図４に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１と略同じであって、負荷Ｌａ，コンデンサＣ2 の部分をトランスＴにより他の部分から絶縁したものである。ここで、図５に示すようにトランスＴをリーケージトランスにして、トランスＴが図４におけるインダクタＬ1 を兼ねるようにすれば部品点数を削減することができる。
【００２０】
（実施形態４）
図６に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１と略同じであって、インダクタＬ3 に直列にスイッチング素子Ｑ6 を接続し、インダクタＬ3 をスイッチング素子Ｑ1 ，Ｑ2 の接続点から切り離すことができるようにしたものである。本実施形態では、スイッチング素子Ｑ6 を常時オンにした場合は実施形態１と同様の動作が行われ、スイッチング素子Ｑ6 を常時オフにした場合は図２７に示した従来構成と同様の動作が行われる。
【００２１】
また、スイッチング素子Ｑ6 をスイッチング素子Ｑ1 ，Ｑ2 とタイミングを合わせつつ、間欠的にオンオフした場合、実施形態１と図２７に示した従来構成との中間的な動作が得られるから、入力電力を広範囲で可変でき、負荷状態の変化に合わせて入力電力の微調整が可能となる。その特徴となる動作について、以下の（１）〜（４）で説明する。
【００２２】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合、スイッチング素子Ｑ6 のオンオフにかかわらず昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（２）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 がオンしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路になる。
【００２３】
（３）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 もオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（４）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 が間欠的にオンオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 と、インダクタＬ2 ，インダクタＬ3 の直列回路との中間になる。
【００２４】
（実施形態５）
図７に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１と略同じであって、実施形態１においてインダクタＬ3 に、インダクタＬ4 とスイッチング素子Ｑ6 との直列回路を並列接続したものである。ここで、インダクタＬ4 はスイッチング素子Ｑ6 によりインダクタＬ3 から切り離すことができるようにしてある。以下、特徴となる動作を（１）〜（３）に説明する。
【００２５】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させている場合、スイッチング素子Ｑ6 のオンオフにかかわらず昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけになる。
（２）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 もオフしている場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路になる。
【００２６】
（３）スイッチング素子Ｑ5 がオフでスイッチング素子Ｑ6 がオンしている場合、昇圧型チョッパ１のインダクタンス要素は、インダクタＬ3 ，インダクタＬ4 の並列回路と、インダクタＬ2 との直列回路になる。
すなわち、本実施形態では、スイッチング素子Ｑ5 ，Ｑ6 のオンオフ制御だけで３通りのチョッパ動作が可能となるのである。ここで、上述の（１）〜（３）について負荷回路への入力電力の大小を比較すると、（１）＞（３）＞（２）となる。したがって、負荷Ｌａとして放電灯を採用した場合、例えば、予熱時には（２）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御し、調光時には（３）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御し、また全点灯時には（１）のように各スイッチング素子Ｑ5 ，Ｑ6 を制御すればよい。
【００２７】
したがって、本実施形態では、予熱時にスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くしても、昇圧型チョッパ１のインダクタンス要素のインダクタンスが大きいので、入力電力が小さく、コンデンサＣ1 の平滑直流電圧ＶDCは適正な値に保たれる。また、全点灯時にはスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を低くし、ハーフブリッジ型のインバータ２の出力を大きくして、ランプ出力を増加させるが、昇圧型チョッパ１のインダクタンス要素のインダクタンスが小さくなっており、入力電力が増えるので、平滑直流電圧ＶDCは適正な値に保たれる。また、調光時には全点灯時よりもスイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くし、ハーフブリッジ型のインバータ２の出力を絞って負荷Ｌａを調光状態にするが、昇圧型チョッパ１のインダクタンス要素のインダクタンスは全点灯時よりも大きく且つ予熱時よりも小さくなっており、平滑直流電圧ＶDCは適正な値に保たれる。
【００２８】
したがって、本実施形態では、インダクタＬ2 ，Ｌ3 のインダクタンスを適切に選ぶことにより、デューティ比をほとんど変えなくても上述の（１）〜（３）のような簡単な制御の選択で平滑直流電圧ＶDCを一定に保つことができる。
（実施形態６）
図８に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１と略同じあり、実施形態１におけるインダクタＬ3 を可飽和型のインダクタに代えたものである。したがって、本実施形態では、スイッチング素子Ｑ2 ，Ｑ5 のオンオフ関係で昇圧型チョッパ１の動作を変化させる他に、可飽和型のインダクタＬ3 のインダクタンスを変化させることによって、入力電力を自由に可変することができるようになる。
【００２９】
（実施形態７）
図９に本実施形態の回路構成を示す。本実施形態は、実施形態１におけるスイッチング素子Ｑ1 ，Ｑ2 をＭＯＳＦＥＴにより構成するとともにダイオードＤ1 ，Ｄ2 をＭＯＳＦＥＴの寄生ダイオード（図示せず）で兼ねるようにし、スイッチング素子Ｑ5 の代わりにＭＯＳＦＥＴよりなるスイッチング素子Ｑ8 を用い、ダイオードＤ5 の代わりにＭＯＳＦＥＴよりなるスイッチング素子Ｑ7 を用いたものである。
【００３０】
本実施形態における各スイッチング素子の制御例について、以下の（１）〜（３）に説明する。
（１）スイッチング素子Ｑ1 ，Ｑ2 を交互にオンオフし、スイッチング素子Ｑ7 ，Ｑ8 を停止した場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 ，Ｌ3 の直列回路となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素はインダクタＬ1 となる。ここで、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ2 は昇圧型チョッパ１のスイッチング素子としても動作する。
【００３１】
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止させ、スイッチング素子Ｑ7 ，Ｑ8 を交互にオンオフした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 となり、ハーフブリッジ型のインバータ２の共振用のインダクタはインダクタＬ1 ，Ｌ3 の直列回路となる。ここで、スイッチング素子Ｑ7 ，Ｑ8 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ8 は昇圧型チョッパ１のスイッチング素子としても動作する。
【００３２】
（３）スイッチング素子Ｑ1 ，Ｑ7 を同期させ且つスイッチング素子Ｑ2 ，Ｑ8 を同期させて、スイッチング素子Ｑ1 ，Ｑ7 がオンでスイッチング素子Ｑ2 ，Ｑ8 がオフの状態と、スイッチング素子Ｑ1 ，Ｑ7 がオフでスイッチング素子Ｑ2 ，Ｑ8 がオンの状態とを交互に繰り返した場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素はインダクタＬ1 となる。ここで、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータ２のスイッチング素子として動作し、スイッチング素子Ｑ8 が昇圧型チョッパ１のスイッチング素子として動作する。なお、スイッチング素子Ｑ7 は動作安定化のため、スイッチング素子Ｑ8 と反転動作させることが望ましい。
【００３３】
（実施形態８）
図１０に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態７と略同じであって、実施形態７の回路に一対のスイッチング素子の直列回路を複数付加し、各直列回路におけるスッチング素子同士の接続点を互いにインダクタを介して接続しあったものである。
【００３４】
本実施形態では、負荷状態に応じて以下の（１）や（２）に示すようなスイッチング素子の制御を行う。
（１）一対のスイッチング素子Ｑi1，Ｑi2（１≦ｉ≦ｎ）のみ動作させ、他のスイッチング素子を全て停止させた場合、昇圧型チョッパ１のインダクタンス要素のインダクタンスは、Ｌi+1 ＋Ｌi+2 ＋・・・＋Ｌn+1 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンス要素のインダクタンスは、Ｌ1 ＋Ｌ2 ＋・・・＋Ｌi となり、全てのインダクタが、昇圧型チョッパ１あるいはハーフブリッジ型のインバータ２のいずれかの動作に寄与する。
【００３５】
（２）一対のスイッチング素子Ｑi1，Ｑj1を同期させ且つ他の一対のスイッチング素子Ｑi2，Ｑj2を同期させ（ｊ＞ｉ）、その他のスイッチング素子を全て停止させた場合、昇圧型チョッパ１のインダクタンスはＬj+1 ＋・・・＋Ｌn+1 となり、ハーフブリッジ型のインバータ２の共振用のインダクタンスはＬ1 ＋・・・＋Ｌi となり、インダクタＬi+1 〜Ｌj は回路動作に寄与しない。
【００３６】
したがって、本実施形態では、（１）、（２）の選択、及び動作させるスイッチング素子を適宜選択することにより、様々な入力電力、出力電力を制御することができる。
（実施形態９）
図１１に本実施形態の回路構成を示す。本実施形態の基本回路構成は図９に示した実施形態７と略同じであり、全波整流器ＤＢの高電位側の出力端とコンデンサＣ1 の高電位側との間にダイオードＤ5 を接続し、インダクタＬ3 に直列にコンデンサＣ4 を接続した点で相違する。以下、その特徴となる動作について（１）〜（３）に説明する。
【００３７】
（１）スイッチング素子Ｑ1 ，Ｑ2 を交互にオンオフし、スイッチング素子Ｑ7 ，Ｑ8 を停止した場合、チョッパ１はインダクタＬ2 ，Ｌ3 とコンデンサＣ4 とを有する直列共振型チョッパになり、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 とコンデンサＣ2 により構成される。
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止し、スイッチング素子Ｑ7 ，Ｑ8 を交互にオンオフした場合、チョッパ１はインダクタンス要素としてインダクタＬ2 をだけを有し、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 、インダクタＬ2 の直列回路と、コンデンサＣ2 ，コンデンサＣ4 の直列回路とが接続された回路により構成される。つまり、本実施形態では、ハーフブリッジ型のインバータ２の共振回路の回路構成が大きく変わり、インダクタンス要素のインダクタンスが大きくなり且つコンデンサ容量が小さくなるので、全体としてのインピーダンスが大きくなり、出力電力が減る。
【００３８】
（３）スイッチング素子Ｑ1 ，Ｑ7 を同期させ且つスイッチング素子Ｑ2 ，Ｑ8 を同期させ、スイッチング素子Ｑ1 ，Ｑ7 がオンでスイッチング素子Ｑ2 ，Ｑ8 がオフの状態と、スイッチング素子Ｑ1 ，Ｑ7 がオフでスイッチング素子Ｑ2 ，Ｑ8 がオンの状態とを交互に繰り返した場合、チョッパ１はインダクタンス要素としてインダクタＬ2 をだけを有し、ハーフブリッジ型のインバータ２の共振回路はインダクタＬ1 とコンデンサＣ2 とにより構成され、インダクタＬ3 及びコンデンサＣ4 には電流は流れない。
【００３９】
したがって、本実施形態においても、負荷Ｌａの状態に応じて上記（１）〜（３）のような制御を適宜行うことにより、コンデンサＣ1 の平滑直流電圧ＶDCが必要以上に大きくなるのを簡単な制御で防止することができるのである。
（実施形態１０）
図１２に本実施形態の回路構成を示す。本実施形態は、実施形態１のハーフブリッジ型のインバータの替わりにフルブリッジ型のインバータ２を設けたものであって、このフルブリッジ型のインバータ２は、スイッチング素子Ｑ1 ，Ｑ4 を同期させ且つスイッチング素子Ｑ2 ，Ｑ3 を同期させている。
【００４０】
以下、特徴となる動作について（１）〜（３）に説明する。
（１）スイッチング素子Ｑ5 をスイッチング素子Ｑ4 と同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなり、フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４１】
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路で構成され、フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
而して、本実施形態においても実施形態１と同様に、簡単な制御で負荷状態によらずコンデンサＣ1 の平滑直流電圧ＶDCを略一定に保つことができるのである。
【００４２】
（実施形態１１）
図１３に本実施形態の回路構成を示す。本実施形態の基本回路構成及び基本動作は実施形態１０と略同じであり、スイッチング素子Ｑ5 ，インダクタＬ3 の接続点と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にインダクタＬ4 を接続した点で相違する。以下、特徴となる動作について（１）〜（３）に説明する。
【００４３】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ3 には、コンデンサＣ1 からスイッチング素子Ｑ3 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ4 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４４】
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ4 には、コンデンサＣ1 からスイッチング素子Ｑ1 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ3 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４５】
（３）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１ではインダクタＬ3 とインダクタＬ4 とが交互にインダクタンス要素として動作し、インダクタＬ3 とインダクタＬ4 とが並列接続されているのと同様の動作が行われる。ここで、インダクタＬ2 はフィルタの役割をもつようになる。フルブリッジ型のインバータ２の共振回路のインダクタンス要素としてはインダクタＬ1 だけとなる。
【００４６】
上記（１）と（２）の場合は、回路全体の動作的には同じであり、昇圧型チョッパ１とフルブリッジ型のインバータ２が独立して制御されている場合と同様である。
これに対し、上記（３）の場合は、インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値の関係で入力電力が変わる。このため、例えば各インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値を同一にすることにより、調光時に（１）のような制御を行い、全点灯時に（３）のような制御を行うようにし、調光時にはスイッチング素子Ｑ1 〜Ｑ4 の駆動周波数を高くしてフルブリッジ型のインバータの出力を絞るようにすればよい。
【００４７】
（実施形態１２）
図１４に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１１と略同じであり、インダクタＬ3 に直列にダイオードＤ6 を接続するとともに、インダクタＬ4 にダイオードＤ7 を直列に接続し、さらに、インバータ２の共振回路に直列に直流カット用のコンデンサＣ3 を接続した点で相違する。なお、コンデンサＣ3 はインバータ２の共振に殆ど影響を与えないような容量のものを採用している。
【００４８】
以下、特徴となる動作を（１）〜（６）に説明する。
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ3 には、コンデンサＣ1 からスイッチング素子Ｑ3 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ4 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００４９】
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけで構成される。インダクタＬ4 には、コンデンサＣ1 からスイッチング素子Ｑ1 ，Ｑ5 を介して電流が流れるが、この電流は無効電流でありチョッパ動作には寄与しない。また、インダクタＬ3 には電流は流れない。フルブリッジ型のインバータ２の共振回路のインダクタンス要素はインダクタＬ1 だけとなる。
【００５０】
（３）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１ではインダクタＬ3 とインダクタＬ4 とが交互にインダクタンス要素として動作し、インダクタＬ3 とインダクタＬ4 とが並列接続されているのと同様の動作が行われる。ここで、インダクタＬ2 はフィルタの役割をもつようになる。フルブリッジ型のインバータ２の共振回路のインダクタンス要素としてはインダクタＬ1 だけとなる。
【００５１】
（４）スイッチング素子Ｑ5 を常時オフ、スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフとした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ4 との直列回路で構成され、インバータ２はハーフブリッジ型のインバータとして動作する。
（５）スイッチング素子Ｑ5 を常時オフ、スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフとした場合は、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路で構成され、インバータ２はハーフブリッジ型のインバータとして動作する。
【００５２】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフとした場合、インバータ２の共振回路に直流カット用のコンデンサＣ3 が直列接続され、スイッチング素子Ｑ3 を介してスイッチング素子Ｑ1 の両端にこのコンデンサＣ3 接続され、インバータ２はハーフブリッジ型のインバータとして動作する。このため、スイッチング素子の駆動周波数を変えることなしに、フルブリッジ型のインバータの動作からハーフブリッジ型のインバータの動作へ動作を変えることができる。なお、この場合、スイッチング素子Ｑ4 ，Ｑ5 がオフし、ダイオードＤ6 があることによりインダクタＬ3 へ電流は流れない。
【００５３】
而して、本実施形態では、昇圧型チョッパ１の入力電流を減らすことができるだけでなく、（４）や（５）のようなスイッチング素子の制御を行うことによりインバータ２をハーフブリッジ型のインバータとして動作させることができるので、インバータ２の出力電力も減らすことができる。
したがって、例えば全点灯時に（１）のような制御を行うようにし、調光時に（４）のような制御を行うようにすれば、調光時の方が入力電流も出力電流も減るので、インダクタＬ2 ，インダクタＬ4 のインダクダンスを適宜選定することにより、スイッチング素子の駆動周波数を変化させることなしに調光制御を行うことが可能になり、制御回路の構成が簡単になる。なお、全点灯、調光制御の組み合わせは上記の組み合わせに限定するものではなく、他の組み合わせでもよい。
【００５４】
（実施形態１３）
図１５に本実施形態の回路構成を示す。本実施形態は、インバータ２として実施形態１のハーフブリッジ型のインバータの替わりに一石式のインバータを設けたものである。一石式インバータの基本回路構成及び基本動作は周知なので説明を省略し、以下、本実施形態の特徴となる動作について（１）及び（２）に説明する。
【００５５】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 を同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなる。
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路により構成される。
【００５６】
したがって、本実施形態においても、負荷Ｌａの状態に応じて（１）や（２）の制御を使い分けることにより簡単に、コンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑制することができる。
（実施形態１４）
図１６に本実施形態の回路構成を示す。本実施形態は、インバータ２として実施形態１のハーフブリッジ型のインバータの替わりに、プッシュプル型のインバータを設けたものである。プッシュプル型のインバータの基本回路構成及び基本動作は周知なので説明を省略し、以下、本実施形態の特徴となる動作について（１）及び（２）に説明する。
【００５７】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 を同期させた場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 だけとなる。
（２）スイッチング素子Ｑ5 を常時オフにした場合、昇圧型チョッパ１のインダクタンス要素はインダクタＬ2 とインダクタＬ3 との直列回路により構成される。
【００５８】
したがって、本実施形態においても、負荷Ｌａの状態に応じて（１）や（２）の制御を使い分けることにより簡単に、コンデンサＣ1 の平滑直流電圧ＶDCの上昇を抑制することができる。
（実施形態１５）
図１７は本実施形態の回路構成を示しており、チョッパ１として昇降圧型チョッパを用いたものである。
【００５９】
本実施形態の特徴となる動作を以下（１）〜（３）に説明する。
（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 を同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。インバータ２の動作としては、スイッチング素子Ｑ1 ，Ｑ2 がハーフブリッジ型のインバータのスイッチング素子として交互にオンオフされ、インダクタＬ1 ，コンデンサＣ2 ，負荷Ｌａからなる負荷回路に高周波電圧を印加する。チョッパ動作としては、スイッチング素子Ｑ5 のオン時、全波整流器ＤＢの出力端間がインダクタＬ2 で短絡される。このため、インダクタＬ2 には交流電源Ｖｓの瞬時値に比例する傾きで電流が増加する。そして、スイッチング素子Ｑ5 がオフすると、インダクタＬ2 に誘導起電圧が発生し、ダイオードＤ5 ，Ｄ6 を介してコンデンサＣ1 を充電する。つまり、チョッパ１のインダクタンス要素としては上述のようにインダクタＬ2 だけが働く。
【００６０】
（２）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 を反転動作させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。なお、スイッチング素子Ｑ5 のオン時にスイッチング素子Ｑ1 がオンすると、コンデンサＣ1 からスイッチング素子Ｑ1 、インダクタＬ3 、スイッチング素子Ｑ5 、ダイオードＤ3 の経路で、インダクタＬ3 へ電流が流れる。そして、スイッチング素子Ｑ5 のオフ時には、インダクタＬ3 に誘導起電圧が発生し、ダイオードＤ5 、ダイオードＤ2 を介してコンデンサＣ1 へ回生電流を流す。
【００６１】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 との直列回路により昇降圧型チョッパを構成する。
したがって、本実施形態でも、スイッチング素子Ｑ5 の制御によって、入力電力を変えることができ、調光制御も容易になる。
（実施形態１６）
本実施形態は図１８に示すような回路構成であって、実施形態１５のハーフブリッジ型のインバータの替わりにフルブリッジ型のインバータを設けたものであり、特徴となる動作は実施形態１５と略同じで実施形態１５と同様の効果が得られる。
【００６２】
（実施形態１７）
本実施形態は図１９に示すような回路構成であって、実施形態１６の回路において、スイッチング素子Ｑ5 ，インダクタＬ3 の接続点と、スイッチング素子Ｑ3 ，Ｑ4 の接続点との間にインダクタＬ4 を接続したものである。
本実施形態の特徴となる動作について以下（１）〜（３）に説明する。
【００６３】
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。
（２）スイッチング素子Ｑ5 とスイッチング素子Ｑ4 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなる。
【００６４】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 とが交互に昇降圧型チョッパのインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 とが並列に接続されているのと同じような動作をする。なお、インダクタＬ2 はフィルタの役目をする。
（１）と（２）は動作的には同じであり、どちらもチョッパ１とインバータ２とが独立して制御される場合と同様である。これに対し、（３）は各インダクタＬ2 ，Ｌ3 ，Ｌ4 のインダクタンス値の関係で入力電力が変わる。例えば各インダクタＬ2 ，Ｌ3 ，Ｌ4 が全て同じインダクタンス値であれば、調光時に（１）の制御を行い、全点灯時に（３）の制御を行い、調光時にはインバータ２のスイッチング素子Ｑ1 〜Ｑ4 の駆動周波数を高くし、インバータ２の出力を絞るようにする。
【００６５】
（実施形態１８）
図２０に本実施形態の回路構成を示す。本実施形態の基本回路構成は実施形態１７と略同じであって、インダクタＬ3 と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にダイオードＤ12を接続するとともに、インダクタＬ4 と、スイチング素子Ｑ3 ，Ｑ4 の接続点との間にダイオードＤ13を接続した点で実施形態１７と相違する。
【００６６】
本実施形態の特徴となる動作について以下の（１）〜（７）に説明する。
（１）スイッチング素子Ｑ5 とスイッチング素子Ｑ2 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとなる。
（２）スイッチング素子Ｑ5 とスイッチング素子Ｑ4 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとなる。
【００６７】
（３）スイッチング素子Ｑ5 を常時オフにした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 とが交互に昇降圧型チョッパのインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 とが並列に接続されているのと同じような動作をする。なお、インダクタＬ2 はフィルタの役目をする。インバータ２はフルブリッジ型のインバータとなる。
【００６８】
（４）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ4 ，Ｑ5 を同期させた場合、チョッパ１はインダクタＬ2 による昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータになる。
（５）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ5 を常時オフとした場合、チョッパ１はインダクタＬ2 とインダクタＬ4 が直列接続された昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとなる。
【００６９】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ2 ，Ｑ5 を同期させた場合、チョッパ１はインダクタＬ2 による昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータになる。
（７）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 が直列接続された昇降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとなる。
【００７０】
したがって、本実施形態では、負荷Ｌａの状態に応じて（１）〜（７）の制御を適宜選択することによりコンデンサＣ1 の平滑直流電圧ＶDCが必要以上に上昇するのを防止することができる。
（実施形態１９）
本実施形態は図２１に示すようにインバータ２を一石式のインバータで構成したものであって、（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する昇降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフさせた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 とインダクタＬ3 との直列回路を有する昇降圧型チョッパとなる。
【００７１】
而して、本実施形態では、（１）の制御と（２）の制御とを切り替えるだけの簡単な制御で入力電力を変化させることができる。
（実施形態２０）
本実施形態は図２２に示すようにチョッパ１を降圧型チョッパで構成したものである。本実施形態では、（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタＬ2 による降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 が直列接続された降圧型チョッパとなる。本実施形態においても、スイッチング素子Ｑ5 の制御によって入力電力を変えることができ、調光制御が容易になる。
【００７２】
以下、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合の動作について簡単に説明する。
インバータ２は、コンデンサＣ1 の平滑直流電圧ＶDCを電源として、スイッチング素子Ｑ1 ，Ｑ2 をハーフブリッジ型のインバータのスイッチング素子として交互にオンオフし、インダクタＬ1 、コンデンサＣ2 ，負荷Ｌａからなる負荷回路に高周波電圧を供給する。ここで、インダクタＬ2 に流れる電流は、Ｖｓ−ＶDCの瞬時値に比例する傾きで増加する。そして、スイッチング素子Ｑ5 がオンすると、インダクタＬ2 に誘導起電圧が発生し、ダイオードＤ6 を介してコンデンサＣ1 を充電する。チョッパ１は、インダクタＬ2 のみがチョッパ動作に関係する。
【００７３】
なお、このような動作が得られるのは、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とが同期している場合、スイッチング素子Ｑ5 のオン時はスイッチング素子Ｑ2 もオンしており、インダクタＬ3 とダイオードＤ7 の直列回路の両端が短絡された状態になるからである。一方、スイッチング素子Ｑ5 のオフ時はインダクタＬ2 の誘導起電圧でダイオードＤ6 を介してコンデンサＣ1 を充電するので、インダクタＬ2 ，インダクタＬ3 の接続点の電位がコンデンサＣ1 の電位に略等しくなる。このときスイッチング素子Ｑ1 がオンすると、ダイオードＤ7 のカソード側の電位もコンデンサＣ1 の電位に略等しくなるので、スイッチング素子Ｑ5 のオンオフに関わらず、インダクタＬ3 とダイオードＤ7 の直列回路の両端には電圧がかからず電流は流れない。
【００７４】
（実施形態２１）
本実施形態は図２３に示すようにチョッパ１を降圧型チョッパにより構成したものである。本実施形態においても、実施形態２０と同様に、（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、（２）スイッチング素子Ｑ5 を常時オフした場合、チョッパはインダクタＬ2 とインダクタＬ3 が直列接続された降圧型チョッパとなる。
【００７５】
而して、本実施形態においても、（１）の制御と（２）の制御とを切り替えるだけの簡単な制御で入力電力を変化させることができる。
（実施形態２２）
本実施形態は図２４に示すようにインバータ２をフルブリッジ型のインバータにより構成したものであり、スイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、スイッチング素子Ｑ1 ，Ｑ2 の接続点との間にインダクタＬ3 ，ダイオードＤ7 の直列回路を接続するとともに、スイッチング素子Ｑ5 ，インダクタＬ2 の接続点と、スイッチング素子Ｑ3 ，Ｑ4 の接続点との間にインダクタＬ4 ，ダイオードＤ8 の直列回路を接続した点に特徴がある。
【００７６】
本実施形態では、以下に説明する（１）〜（７）のような制御が可能である。
（１）スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとして動作する。
（２）スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はフルブリッジ型のインバータとして動作する。
【００７７】
（３）スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ3 とインダクタＬ4 が交互にインダクタンス要素として動作しインダクタＬ3 とインダクタＬ4 が並列接続されているのと同様に動作し（なお、インダクタＬ2 はフィルタの役目をする）、インバータ２はフルブリッジ型のインバータとして動作する。
【００７８】
（４）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ4 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
（５）スイッチング素子Ｑ1 を常時オン、スイッチング素子Ｑ2 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ4 とが直列接続された降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
【００７９】
（６）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ2 とスイッチング素子Ｑ5 とを同期させた場合、チョッパ１はインダクタンス要素としてインダクタＬ2 を有する降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
（７）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ5 を常時オフした場合、チョッパ１はインダクタＬ2 とインダクタＬ3 とが直列接続された降圧型チョッパとなり、インバータ２はハーフブリッジ型のインバータとして動作する。
【００８０】
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷Ｌａの状態に応じて（１）〜（７）の制御のいずれかを行うことにより入力電力や出力電力を調整できるので、コンデンサＣ1 の平滑直流電圧ＶDCが必要以上に上昇するのを防止することができる。
（実施形態２３）
本実施形態は図２５に示すようにインバータ２を共振型チョッパにより構成したものであり、以下の述べる（１）〜（３）のような動作が可能となる。
【００８１】
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 には電流は流れない。
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止した場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 ，インダクタＬ3 の直列回路とコンデンサＣ2 による共振回路を有する。
【００８２】
（３）スイッチング素子Ｑ5 ，Ｑ6 を停止させた場合、チョッパ１はインダクタＬ2 ，インダクタＬ3 の直列回路とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷の状態に応じて（１）〜（３）のように各スイッチング素子の制御を行うことによりコンデンサＣ1 の電圧ＶDCが必要以上に上昇するのを防止することができる。
【００８３】
（実施形態２４）
本実施形態は図２６に示すような回路構成であり、インバータ２をフルブリッジ型のインバータで構成した点で実施形態３と相違する。本実施形態では、以下に述べる（１）〜（６）のような動作が可能となる。
（１）スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 に電流は流れない。
【００８４】
（２）スイッチング素子Ｑ1 ，Ｑ2 を停止した場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 ，インダクタＬ3 の直列回路とコンデンサＣ2 による共振回路を有する。
（３）スイッチング素子Ｑ5 ，Ｑ6 を停止させた場合、チョッパ１はインダクタＬ2 ，インダクタＬ3 の直列回路とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。
（４）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ1 とスイッチング素子Ｑ5 とを同期させ、スイッチング素子Ｑ2 とスイッチング素子Ｑ6 とを同期させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インダクタＬ3 に電流は流れず、また、インバータ２はハーフブリッジ型のインバータとして動作する。
【００８５】
（５）スイッチング素子Ｑ3 を常時オン、スイッチング素子Ｑ4 を常時オフ、スイッチング素子Ｑ1 ，Ｑ2 を停止させた場合、チョッパ１はインダクタＬ2 とコンデンサＣ4 により共振型チョッパを構成し、インバータ２はインダクタＬ1 とインダクタＬ3 との直列回路とコンデンサＣ2 によるハーフブリッジ型のインバータを構成する。なお、スイッチング素子Ｑ3 を常時オフ、スイッチング素子Ｑ4 を常時オンとした場合でも同様の動作が可能である。
【００８６】
したがって、本実施形態においても、各インダクタのインダクタンスを適宜設定し、負荷の状態に応じて（１）〜（５）のようなスイッチング素子の制御を行うことによりコンデンサＣ1 の電圧ＶDCが必要以上に上昇するのを防止することができる。
【００８７】
【発明の効果】
請求項１の発明は、交流電源に接続される整流器と、前記整流器の出力側に接続され第１のインダクタ、チョッパ用スイッチング素子、コンデンサを有し前記チョッパ用スイッチング素子を制御することにより前記コンデンサの両端に平滑直流電圧を発生させるチョッパと、前記コンデンサの両端に接続されスイッチング素子を制御することにより前記平滑直流電圧を高周波電圧に変換して負荷に供給するインバータとを備え、前記チョッパ用スイッチング素子と前記インバータのスイッチング素子との間に少なくとも第２のインダクタを接続することにより前記整流器の出力側に前記第１のインダクタ、前記第２のインダクタ、前記インバータのスイッチング素子を含む経路を設け、前記負荷の負荷状態に応じて前記チョッパ用スイッチング素子と前記インバータのスイッチング素子とを関連させて制御するので、負荷状態に関わらず簡単な制御で平滑直流電圧を略一定に保つことが可能になるという効果がある。
【００８８】
請求項２の発明は、請求項１の発明において、負荷状態によらず平滑直流電圧が略一定値になるようにチョッパ用スイッチング素子及びインバータのスイッチング素子を制御するので、負荷の定常時での平滑直流電圧に合わせて素子耐圧を決めればよいから、素子耐圧の比較的低い素子を使うことができ、装置全体の小型化及び低コスト化が可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す回路図である。
【図２】同上の負荷を放電灯とした場合の回路図である。
【図３】実施形態２を示す回路図である。
【図４】実施形態３を示す回路図である。
【図５】同上の他の回路図である。
【図６】実施形態４を示す回路図である。
【図７】実施形態５を示す回路図である。
【図８】実施形態６を示す回路図である。
【図９】実施形態７を示す回路図である。
【図１０】実施形態８を示す回路図である。
【図１１】実施形態９を示す回路図である。
【図１２】実施形態１０を示す回路図である。
【図１３】実施形態１１を示す回路図である。
【図１４】実施形態１２を示す回路図である。
【図１５】実施形態１３を示す回路図である。
【図１６】実施形態１４を示す回路図である。
【図１７】実施形態１５を示す回路図である。
【図１８】実施形態１６を示す回路図である。
【図１９】実施形態１７を示す回路図である。
【図２０】実施形態１８を示す回路図である。
【図２１】実施形態１９を示す回路図である。
【図２２】実施形態２０を示す回路図である。
【図２３】実施形態２１を示す回路図である。
【図２４】実施形態２２を示す回路図である。
【図２５】実施形態２３を示す回路図である。
【図２６】実施形態２４を示す回路図である。
【図２７】従来例を示す回路図である。
【図２８】他の従来例を示す回路図である。
【符号の説明】
１ 昇圧型チョッパ
２ インバータ
Ｖｓ 交流電源
ＤＢ 全波整流器
Ｌａ 負荷
Ｑ1 ，Ｑ2 スイッチング素子
Ｑ5 スイッチング素子
Ｃ1 コンデンサ
Ｌ3 インダクタ
Claims (6)
- 交流電源に接続される整流器と、前記整流器の出力側に接続され第１のインダクタ、チョッパ用スイッチング素子、コンデンサを有し前記チョッパ用スイッチング素子を制御することにより前記コンデンサの両端に平滑直流電圧を発生させるチョッパと、前記コンデンサの両端に接続されスイッチング素子を制御することにより前記平滑直流電圧を高周波電圧に変換して負荷に供給するインバータとを備え、前記チョッパ用スイッチング素子と前記インバータのスイッチング素子との間に少なくとも第２のインダクタを接続することにより前記整流器の出力側に前記第１のインダクタ、前記第２のインダクタ、前記インバータのスイッチング素子を含む経路を設け、前記負荷の負荷状態に応じて前記チョッパ用スイッチング素子と前記インバータのスイッチング素子とを関連させて制御することを特徴とするインバータ装置。
- 負荷状態によらず平滑直流電圧が略一定値になるようにチョッパ用スイッチング素子及びインバータのスイッチング素子を制御することを特徴とする請求項１記載のインバータ装置。
- チョッパは昇圧型チョッパであることを特徴とする請求項１又は請求項２記載のインバータ装置。
- チョッパは昇降圧型チョッパであることを特徴とする請求項１又は請求項２記載のインバータ装置。
- チョッパは降圧型チョッパであることを特徴とする請求項１又は請求項２記載のインバータ装置。
- チョッパは共振型チョッパであることを特徴とする請求項１又は請求項２記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31532796A JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31532796A JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10162987A JPH10162987A (ja) | 1998-06-19 |
| JP3806995B2 true JP3806995B2 (ja) | 2006-08-09 |
Family
ID=18064080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31532796A Expired - Fee Related JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3806995B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101600822B1 (ko) * | 2013-11-26 | 2016-03-08 | (주)디엠비테크놀로지 | 전원 공급 장치와 그를 이용한 엘이디 조명장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617387U (ja) * | 1992-07-22 | 1994-03-04 | 東洋電機製造株式会社 | 昇降圧チョッパの短絡電流低減回路 |
| JP3252540B2 (ja) * | 1993-07-02 | 2002-02-04 | 三菱電機株式会社 | インバータ装置 |
| JP3429538B2 (ja) * | 1993-10-26 | 2003-07-22 | 松下電工株式会社 | インバータ装置 |
| JP3261829B2 (ja) * | 1993-10-26 | 2002-03-04 | 松下電工株式会社 | インバータ装置 |
| JPH07194144A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 電力変換装置 |
| JPH08237955A (ja) * | 1995-02-27 | 1996-09-13 | Tec Corp | 電力変換装置 |
-
1996
- 1996-11-26 JP JP31532796A patent/JP3806995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10162987A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416387A (en) | Single stage, high power factor, gas discharge lamp ballast | |
| EP1332646B1 (en) | Electronic ballast with continued conduction of line current | |
| US20020113556A1 (en) | Self-oscillating electronic discharge lamp ballast with dimming control | |
| JPH1167471A (ja) | 照明装置 | |
| US6271633B1 (en) | High power factor electronic ballast with fully differential circuit topology | |
| JP3532760B2 (ja) | 放電ランプ点灯装置 | |
| KR20000017945A (ko) | 프리와트형 형광램프용 전자식안정기 | |
| JP3806995B2 (ja) | インバータ装置 | |
| JPH10271831A (ja) | 電源装置 | |
| JP4547847B2 (ja) | 放電灯点灯装置 | |
| JP3608208B2 (ja) | 放電灯点灯装置 | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP3757577B2 (ja) | 放電灯点灯装置 | |
| JP3493943B2 (ja) | 電源装置 | |
| JP3402923B2 (ja) | 電源装置 | |
| JP3698226B2 (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JPH09251896A (ja) | 放電灯点灯装置及び照明装置 | |
| JPH1127953A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP2744009B2 (ja) | 電力変換装置 | |
| JP2868224B2 (ja) | 負荷制御装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3858407B2 (ja) | 放電灯点灯装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP2677416B2 (ja) | 電源装置 | |
| JP3614011B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |