JPH10162987A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH10162987A JPH10162987A JP8315327A JP31532796A JPH10162987A JP H10162987 A JPH10162987 A JP H10162987A JP 8315327 A JP8315327 A JP 8315327A JP 31532796 A JP31532796 A JP 31532796A JP H10162987 A JPH10162987 A JP H10162987A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inductor
- chopper
- inverter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
略一定に保つことができるインバータ装置を提供する。 【解決手段】商用交流電源Vsを全波整流器DBで全波
整流して得られた直流電圧を、インダクタL2 、チョッ
パ用スイッチング素子たるスイッチング素子Q 5 、ダイ
オードD5 及びコンデンサC1 より構成される昇圧チョ
ッパ1で昇圧し、コンデンサC1 の平滑直流電圧をハー
フブリッジ型のインバータ2に印加する。昇圧型チョッ
パ1のスイッチング素子Q5 ,インダクタL2 の接続点
と、ハーフブリッジ型のインバータの両スイッチング素
子Q1 ,Q2 の接続点との間に第2のインピーダンス要
素たるインダクタL3 を接続した。放電灯よりなる負荷
Laの点灯時には、スイッチング素子Q2 とスイッチン
グ素子Q5 とを同期させ、負荷Laの調光時にはスイッ
チング素子Q5 をオフ状態で停止させる。
Description
滑して得た直流電圧をインバータにより高周波電圧に変
換して負荷に供給するインバータ装置に関するものであ
る。
て図27に示すようなインバータ装置が知られている。
図27のインバータ装置は、商用交流電源Vsを全波整
流器DBで全波整流して得られた直流電圧を、インダク
タL2 、チョッパ用スイッチング素子たるスイッチング
素子Q5 、ダイオードD5 及びコンデンサC1 より構成
される昇圧チョッパ1で昇圧し、この昇圧した平滑直流
電圧(コンデンサC1 の電圧)をハーフブリッジ型のイ
ンバータ2に印加するようにしたものである。このハー
フブリッジ型のインバータ2は、スイッチング素子
Q1 ,Q2 の直列回路をコンデンサC1 に並列接続し、
両スイッチング素子Q1 ,Q2 の接続点にコンデンサC
3 とインダクタL1 よりなる直列共振回路の一端を接続
し、この直列共振回路と負荷Laとの直列回路をスイッ
チング素子Q2 に並列接続した構成を有する。また、負
荷LaにはコンデンサC2 が並列接続され、各スイッチ
ング素子Q1 ,Q2 にはそれぞれダイオードD1 ,D2
が逆並列接続されている。ここで、スイッチング素子Q
1 ,Q2 は図示しない制御回路によって交互にオンオフ
されるが、昇圧チョッパ1のスイッチング素子Q5 のオ
ンオフ制御とは独立に制御される。
は、ハーフブリッジ型のインバータ2のスイッチング素
子Q2 が図27における昇圧チョッパ1のスイッチング
素子Q5 を兼用し、ハーフブリッジ型のインバータ2の
ダイオードD1 が図27における昇圧チョッパ1のダイ
オードD5 を兼用している。このため、図28に示すイ
ンバータ装置においては、昇圧チョッパ1とハーフブリ
ッジ型のインバータ2との制御が従属している。
来構成においては上述のように、昇圧型チョッパ1のス
イッチング素子Q5 の制御と、ハーフブリッジ型のイン
バータ2のスイッチング素子Q1 ,Q2 の制御とが独立
に行われているが、負荷Laが放電灯である場合、負荷
状態として予熱、始動、全点灯等のモードや、その他に
調光、エミレス、無負荷等の軽負荷モードがあり、負荷
Laの状態によりコンデンサC1 の電圧V DCが変動して
しまう。
状態に応じてスイッチング素子Q5を制御し、コンデン
サC1 の電圧VDCを略一定に保つようにするのが望まし
いが、このためにはスイッチング素子Q5 の制御回路
(図示せず)に、コンデンサC 1 の電圧VDCを検出して
この検出された電圧VDCに応じてスイッチング素子Q5
の駆動周波数やデューティ比等を変化させる機能を設け
る必要があり、制御性が良くないという不具合があっ
た。
状態に応じてスイッチング素子Q1,Q2 の駆動周波数
やデューティ比を変化させるが、昇圧型チョッパ1とハ
ーフブリッジ型のインバータ2とでスイッチング素子を
兼用したことにより、コンデンサC1 の電圧VDCを一定
に保つための制御が複雑で制御の自由度が小さくなっ
て、軽負荷時に電圧VDCのピーク値が上昇してしまうと
いう不具合があった。このため、回路を構成する素子の
耐圧を大きくする必要があり、素子が大型化したりコス
トが高くなるという不具合があった。
あり、その目的は、負荷状態によらず平滑直流電圧を簡
単の制御で略一定に保つことができるインバータ装置を
提供することにある。
目的を達成するために、交流電源に接続された整流器
と、前記整流器の出力側に接続され第1のインピーダン
ス要素、チョッパ用スイッチング素子、コンデンサを有
し前記チョッパ用スイッチング素子を制御することによ
り前記コンデンサの両端に平滑直流電圧を発生させるチ
ョッパと、前記コンデンサの両端に接続されスイッチン
グ素子を制御することにより前記平滑直流電圧を高周波
電圧に変換して負荷に供給するインバータとを備え、前
記チョッパ用スイッチング素子と前記インバータのスイ
ッチング素子との間に第2のインピーダンス要素を接続
することにより前記整流器の出力側に前記第1のインピ
ーダンス要素、前記第2のインピーダンス要素、前記イ
ンバータのスイッチング素子からなる経路を設け、前記
負荷の負荷状態に応じて前記チョッパ用スイッチング素
子と前記インバータのスイッチング素子とを関連させて
制御することを特徴とするものであり、負荷状態に関わ
らず簡単な制御で平滑直流電圧を略一定に保つことが可
能になる。
て、負荷状態によらず平滑直流電圧が略一定値になるよ
うにチョッパ用スイッチング素子及びインバータのスイ
ッチング素子を制御するので、負荷の定常時での平滑直
流電圧に合わせて素子耐圧を決めればよいから、素子耐
圧の比較的低い素子を使うことができ、装置全体の小型
化及び低コスト化が可能となる。
の発明において、第2のインピーダンス要素としてイン
ダクタを用いたもので、請求項1又は請求項2の発明の
実施態様である。請求項4の発明は、請求項1乃至請求
項3の発明において、チョッパを昇圧型チョッパとした
もので、請求項1乃至請求項3の発明の実施態様であ
る。
の発明において、チョッパを昇降圧型チョッパとしたも
ので、請求項1乃至請求項3の発明の実施態様である。
請求項6の発明は、請求項1乃至請求項3の発明におい
て、チョッパを降圧型チョッパとしたもので、請求項1
乃至請求項3の発明の実施態様である。請求項7の発明
は、請求項1乃至請求項3の発明において、チョッパを
共振型チョッパとしたもので、請求項1乃至請求項3の
発明の実施態様である。
参照しながら説明する。 (実施形態1)図1に本実施形態の回路構成を示す。本
実施形態の基本回路構成は図27に示した従来構成と略
同じであって、昇圧型チョッパ1のスイッチング素子Q
5 ,インダクタL2 の接続点と、ハーフブリッジ型のイ
ンバータの両スイッチング素子Q1 ,Q2 の接続点との
間に第2のインピーダンス要素たるインダクタL3 を接
続した点で相違する。ここで、インダクタL2 が第1の
インピーダンス要素を構成している。
合について図2に基づいて説明する。なお、図2におい
てコンデンサC2 は共振用コンデンサと予熱用コンデン
サとを兼ねている。本実施形態の基本動作は図27に示
した従来構成の動作と略同じであって、昇圧型チョッパ
1のコンデンサC1 の平滑直流電圧VDCを直流電源と
し、ハーフブリッジ型のインバータ2のスイッチング素
子Q1 ,Q2 を図示しない制御回路によって交互にオン
オフして、コンデンサC3 、インダクタL1 、コンデン
サC2、負荷Laからなるハーフブリッジ型のインバー
タ2の負荷回路に高周波電圧を供給している。
の点灯時には、スイッチング素子Q 2 とスイッチング素
子Q5 とを同期させ、負荷Laの調光時にはスイッチン
グ素子Q5 をオフ状態で停止させるようにしている。ま
ず、スイッチング素子Q2 とスイッチング素子Q5 とを
同期させた場合の動作を説明する。スイッチング素子Q
5 がオンすると、全波整流器DBの出力端はインダクタ
L2 で短絡され、インダクタL2 に流れる電流は、交流
電源Vsの瞬時値に比例する傾きで増加する。また、ス
イッチング素子Q5 のオン時にはスイッチング素子Q2
もオンしているから、インダクタL3 の両端は短絡され
る。一方、スイッチング素子Q5 がオフすると、インダ
クタL2 に誘導起電圧が発生し、この誘導起電圧が全波
整流器DBの出力電圧に重畳されダイオードD5 を介し
てコンデンサC1 が充電される。この時(スイッチング
素子Q5 のオフ時)は、スイッチング素子Q1 がオンで
スイッチング素子Q2 がオフであって、ダイオードD5
が導通状態なので、インダクタL3 ,インダクタL2 の
接続点の電位は、コンデンサC1 の電位に略等しく、イ
ンダクタL3 の他端側の電位もコンデンサC1 の電位に
略等しくなる。つまり、スイッチング素子Q2 とスイッ
チング素子Q5 とを同期させた場合は、スイッチング素
子Q5 のオンオフに関わらずインダクタL3 には電圧が
印加されず、電流も流れない。
停止させた場合の動作について説明する。スイッチング
素子Q2 がオンの時には、全波整流器DBの出力端間が
インダクタL2 とインダクタL3 との直列回路を介して
短絡され、インダクタL2 ,L3 に流れる電流は、交流
電源Vsの瞬時値に比例する傾きで増加する。その後、
スイッチング素子Q2 がオフすると、インダクタL2 ,
L3 に誘導起電圧が発生し、この誘導起電圧が全波整流
器DBの出力電圧に重畳されコンデンサC1 が充電され
る。つまり、昇圧型チョッパ1のインダクタンス要素と
してインダクタL2 ,L3 の両方が働き、スイッチング
素子Q5 とスイッチング素子Q2 とを同期させている場
合からスイッチング素子Q1 ,Q2 の駆動周波数やデュ
ーティ比を変化させなくても、入力電力が減るのであ
る。
2 ,L3 を適当に選定すれば、調光時には、スイッチン
グ素子Q1 ,Q2 の駆動周波数を変えるだけの簡単な制
御で、点灯時のコンデンサC1 の電圧VDCを一定に保ち
つつ調光が可能となるのである。すなわち、本実施形態
では、負荷状態に関わらず簡単な制御で平滑直流電圧V
DCを略一定に保つことが可能になり、負荷の定常時での
平滑直流電圧に合わせて素子耐圧を決めることができる
から、素子耐圧の比較的低い素子を使うことができ、装
置全体の小型化及び低コスト化が可能となる。
成を示す。本実施形態の基本回路構成及びその基本動作
は実施形態1と略同じであって、インダクタL1 、コン
デンサC2 、負荷Laよりなる共振回路を並列に2組設
けた点で実施形態1と相違する。ところで、図27に示
した従来のインバータ装置において、インダクタL1 、
コンデンサC2 、負荷Laよりなる共振回路を並列に2
組設けると、1灯が消えた場合、スイッチング素子
Q1 ,Q2 の駆動周波数やデューティ比を制御しないと
消費電力が減少するので、入力電力が過剰になりコンデ
ンサC1 の平滑直流電圧VDCが上昇してしまうという不
具合がある。
にはスイッチング素子Q5 とスイッチング素子Q2 とを
同期させ、1灯だけが消えた時にはスイッチング素子Q
5 をオフ状態で停止させるように制御を行うものであ
る。このため、本実施形態では、1灯だけが消えても、
スイッチング素子Q1 ,Q2 の駆動周波数やデューティ
比を変化させずにスイッチング素子Q5 をオフ状態で停
止させるという簡単な制御で入力電力を減少させコンデ
ンサC1 の平滑直流電圧VDCの上昇を抑えることができ
るのである。
成を示す。本実施形態の基本回路構成及び基本動作は実
施形態1と略同じであって、負荷La,コンデンサC2
の部分をトランスTにより他の部分から絶縁したもので
ある。ここで、図5に示すようにトランスTをリーケー
ジトランスにして、トランスTが図4におけるインダク
タL1 を兼ねるようにすれば部品点数を削減することが
できる。
成を示す。本実施形態の基本回路構成は実施形態1と略
同じであって、インダクタL3 に直列にスイッチング素
子Q6 を接続し、インダクタL3 をスイッチング素子Q
1 ,Q2 の接続点から切り離すことができるようにした
ものである。本実施形態では、スイッチング素子Q6 を
常時オンにした場合は実施形態1と同様の動作が行わ
れ、スイッチング素子Q6 を常時オフにした場合は図2
7に示した従来構成と同様の動作が行われる。
グ素子Q1 ,Q2 とタイミングを合わせつつ、間欠的に
オンオフした場合、実施形態1と図27に示した従来構
成との中間的な動作が得られるから、入力電力を広範囲
で可変でき、負荷状態の変化に合わせて入力電力の微調
整が可能となる。その特徴となる動作について、以下の
(1)〜(4)で説明する。
グ素子Q2 とを同期させている場合、スイッチング素子
Q6 のオンオフにかかわらず昇圧型チョッパ1のインダ
クタンス要素はインダクタL2 だけになる。 (2)スイッチング素子Q5 がオフでスイッチング素子
Q6 がオンしている場合、昇圧型チョッパ1のインダク
タンス要素はインダクタL2 とインダクタL3との直列
回路になる。
ッチング素子Q6 もオフしている場合、昇圧型チョッパ
1のインダクタンス要素はインダクタL2 だけになる。 (4)スイッチング素子Q5 がオフでスイッチング素子
Q6 が間欠的にオンオフしている場合、昇圧型チョッパ
1のインダクタンス要素はインダクタL2 と、インダク
タL2 ,インダクタL3 の直列回路との中間になる。
成を示す。本実施形態の基本回路構成は実施形態1と略
同じであって、実施形態1においてインダクタL3 に、
インダクタL4 とスイッチング素子Q6 との直列回路を
並列接続したものである。ここで、インダクタL4 はス
イッチング素子Q6 によりインダクタL3 から切り離す
ことができるようにしてある。以下、特徴となる動作を
(1)〜(3)に説明する。
グ素子Q2 とを同期させている場合、スイッチング素子
Q6 のオンオフにかかわらず昇圧型チョッパ1のインダ
クタンス要素はインダクタL2 だけになる。 (2)スイッチング素子Q5 がオフでスイッチング素子
Q6 もオフしている場合、昇圧型チョッパ1のインダク
タンス要素はインダクタL2 とインダクタL3との直列
回路になる。
ッチング素子Q6 がオンしている場合、昇圧型チョッパ
1のインダクタンス要素は、インダクタL3 ,インダク
タL 4 の並列回路と、インダクタL2 との直列回路にな
る。すなわち、本実施形態では、スイッチング素子
Q5 ,Q6 のオンオフ制御だけで3通りのチョッパ動作
が可能となるのである。ここで、上述の(1)〜(3)
について負荷回路への入力電力の大小を比較すると、
(1)>(3)>(2)となる。したがって、負荷La
として放電灯を採用した場合、例えば、予熱時には
(2)のように各スイッチング素子Q5 ,Q6 を制御
し、調光時には(3)のように各スイッチング素子
Q5 ,Q6 を制御し、また全点灯時には(1)のように
各スイッチング素子Q5 ,Q6 を制御すればよい。
イッチング素子Q1 ,Q2 の駆動周波数を高くしても、
昇圧型チョッパ1のインダクタンス要素のインダクタン
スが大きいので、入力電力が小さく、コンデンサC1 の
平滑直流電圧VDCは適正な値に保たれる。また、全点灯
時にはスイッチング素子Q1 ,Q2 の駆動周波数を低く
し、ハーフブリッジ型のインバータ2の出力を大きくし
て、ランプ出力を増加させるが、昇圧型チョッパ1のイ
ンダクタンス要素のインダクタンスが小さくなってお
り、入力電力が増えるので、平滑直流電圧VDCは適正な
値に保たれる。また、調光時には全点灯時よりもスイッ
チング素子Q1 ,Q2 の駆動周波数を高くし、ハーフブ
リッジ型のインバータ2の出力を絞って負荷Laを調光
状態にするが、昇圧型チョッパ1のインダクタンス要素
のインダクタンスは全点灯時よりも大きく且つ予熱時よ
りも小さくなっており、平滑直流電圧VDCは適正な値に
保たれる。
L2 ,L3 のインダクタンスを適切に選ぶことにより、
デューティ比をほとんど変えなくても上述の(1)〜
(3)のような簡単な制御の選択で平滑直流電圧VDCを
一定に保つことができる。 (実施形態6)図8に本実施形態の回路構成を示す。本
実施形態の基本回路構成及び基本動作は実施形態1と略
同じあり、実施形態1におけるインダクタL3 を可飽和
型のインダクタに代えたものである。したがって、本実
施形態では、スイッチング素子Q2 ,Q5 のオンオフ関
係で昇圧型チョッパ1の動作を変化させる他に、可飽和
型のインダクタL3 のインダクタンスを変化させること
によって、入力電力を自由に可変することができるよう
になる。
成を示す。本実施形態は、実施形態1におけるスイッチ
ング素子Q1 ,Q2 をMOSFETにより構成するとと
もにダイオードD1,D2 をMOSFETの寄生ダイオ
ード(図示せず)で兼ねるようにし、スイッチング素子
Q5 の代わりにMOSFETよりなるスイッチング素子
Q8 を用い、ダイオードD5 の代わりにMOSFETよ
りなるスイッチング素子Q7 を用いたものである。
制御例について、以下の(1)〜(3)に説明する。 (1)スイッチング素子Q1 ,Q2 を交互にオンオフ
し、スイッチング素子Q 7 ,Q8 を停止した場合、昇圧
型チョッパ1のインダクタンス要素はインダクタL2 ,
L3 の直列回路となり、ハーフブリッジ型のインバータ
2の共振用のインダクタンス要素はインダクタL1 とな
る。ここで、スイッチング素子Q1 ,Q2がハーフブリ
ッジ型のインバータ2のスイッチング素子として動作
し、スイッチング素子Q2 は昇圧型チョッパ1のスイッ
チング素子としても動作する。
させ、スイッチング素子Q7 ,Q8を交互にオンオフし
た場合、昇圧型チョッパ1のインダクタンス要素はイン
ダクタL2 となり、ハーフブリッジ型のインバータ2の
共振用のインダクタはインダクタL1 ,L3 の直列回路
となる。ここで、スイッチング素子Q7 ,Q8 がハーフ
ブリッジ型のインバータ2のスイッチング素子として動
作し、スイッチング素子Q8 は昇圧型チョッパ1のスイ
ッチング素子としても動作する。
させ且つスイッチング素子Q2 ,Q 8 を同期させて、ス
イッチング素子Q1 ,Q7 がオンでスイッチング素子Q
2 ,Q8 がオフの状態と、スイッチング素子Q1 ,Q7
がオフでスイッチング素子Q 2 ,Q8 がオンの状態とを
交互に繰り返した場合、昇圧型チョッパ1のインダクタ
ンス要素はインダクタL2 となり、ハーフブリッジ型の
インバータ2の共振用のインダクタンス要素はインダク
タL1 となる。ここで、スイッチング素子Q1,Q2 が
ハーフブリッジ型のインバータ2のスイッチング素子と
して動作し、スイッチング素子Q8 が昇圧型チョッパ1
のスイッチング素子として動作する。なお、スイッチン
グ素子Q7 は動作安定化のため、スイッチング素子Q8
と反転動作させることが望ましい。
構成を示す。本実施形態の基本回路構成及び基本動作は
実施形態7と略同じであって、実施形態7の回路に一対
のスイッチング素子の直列回路を複数付加し、各直列回
路におけるスッチング素子同士の接続点を互いにインダ
クタを介して接続しあったものである。
(1)や(2)に示すようなスイッチング素子の制御を
行う。 (1)一対のスイッチング素子Qi1,Qi2(1≦i≦
n)のみ動作させ、他のスイッチング素子を全て停止さ
せた場合、昇圧型チョッパ1のインダクタンス要素のイ
ンダクタンスは、Li+1 +Li+2 +・・・+Ln+1 とな
り、ハーフブリッジ型のインバータ2の共振用のインダ
クタンス要素のインダクタンスは、L1 +L2 +・・・
+Li となり、全てのインダクタが、昇圧型チョッパ1
あるいはハーフブリッジ型のインバータ2のいずれかの
動作に寄与する。
を同期させ且つ他の一対のスイッチング素子Qi2,Qj2
を同期させ(j>i)、その他のスイッチング素子を全
て停止させた場合、昇圧型チョッパ1のインダクタンス
はLj+1 +・・・+Ln+1 となり、ハーフブリッジ型の
インバータ2の共振用のインダクタンスはL1 +・・・
+Li となり、インダクタLi+1 〜Lj は回路動作に寄
与しない。
(2)の選択、及び動作させるスイッチング素子を適宜
選択することにより、様々な入力電力、出力電力を制御
することができる。 (実施形態9)図11に本実施形態の回路構成を示す。
本実施形態の基本回路構成は図9に示した実施形態7と
略同じであり、全波整流器DBの高電位側の出力端とコ
ンデンサC1 の高電位側との間にダイオードD5 を接続
し、インダクタL3 に直列にコンデンサC4 を接続した
点で相違する。以下、その特徴となる動作について
(1)〜(3)に説明する。
にオンオフし、スイッチング素子Q 7 ,Q8 を停止した
場合、チョッパ1はインダクタL2 ,L3 とコンデンサ
C4とを有する直列共振型チョッパになり、ハーフブリ
ッジ型のインバータ2の共振回路はインダクタL1 とコ
ンデンサC2 により構成される。 (2)スイッチング素子Q1 ,Q2 を停止し、スイッチ
ング素子Q7 ,Q8 を交互にオンオフした場合、チョッ
パ1はインダクタンス要素としてインダクタL 2 をだけ
を有し、ハーフブリッジ型のインバータ2の共振回路は
インダクタL1、インダクタL2 の直列回路と、コンデ
ンサC2 ,コンデンサC4 の直列回路とが接続された回
路により構成される。つまり、本実施形態では、ハーフ
ブリッジ型のインバータ2の共振回路の回路構成が大き
く変わり、インダクタンス要素のインダクタンスが大き
くなり且つコンデンサ容量が小さくなるので、全体とし
てのインピーダンスが大きくなり、出力電力が減る。
させ且つスイッチング素子Q2 ,Q 8 を同期させ、スイ
ッチング素子Q1 ,Q7 がオンでスイッチング素子
Q2 ,Q 8 がオフの状態と、スイッチング素子Q1 ,Q
7 がオフでスイッチング素子Q2,Q8 がオンの状態と
を交互に繰り返した場合、チョッパ1はインダクタンス
要素としてインダクタL2 をだけを有し、ハーフブリッ
ジ型のインバータ2の共振回路はインダクタL1 とコン
デンサC2 とにより構成され、インダクタL3 及びコン
デンサC4 には電流は流れない。
Laの状態に応じて上記(1)〜(3)のような制御を
適宜行うことにより、コンデンサC1 の平滑直流電圧V
DCが必要以上に大きくなるのを簡単な制御で防止するこ
とができるのである。 (実施形態10)図12に本実施形態の回路構成を示
す。本実施形態は、実施形態1のハーフブリッジ型のイ
ンバータの替わりにフルブリッジ型のインバータ2を設
けたものであって、このフルブリッジ型のインバータ2
は、スイッチング素子Q1 ,Q4 を同期させ且つスイッ
チング素子Q2 ,Q3 を同期させている。
(3)に説明する。 (1)スイッチング素子Q5 をスイッチング素子Q4 と
同期させた場合、昇圧型チョッパ1のインダクタンス要
素はインダクタL2 だけとなり、フルブリッジ型のイン
バータ2の共振回路のインダクタンス要素はインダクタ
L1 だけとなる。
した場合、昇圧型チョッパ1のインダクタンス要素はイ
ンダクタL2 とインダクタL3 との直列回路で構成さ
れ、フルブリッジ型のインバータ2の共振回路のインダ
クタンス要素はインダクタL1だけとなる。而して、本
実施形態においても実施形態1と同様に、簡単な制御で
負荷状態によらずコンデンサC1 の平滑直流電圧VDCを
略一定に保つことができるのである。
路構成を示す。本実施形態の基本回路構成及び基本動作
は実施形態10と略同じであり、スイッチング素子
Q5 ,インダクタL3 の接続点と、スイッチング素子Q
1 ,Q2 の接続点との間にインダクタL4 を接続した点
で相違する。以下、特徴となる動作について(1)〜
(3)に説明する。
グ素子Q2 とを同期させた場合、昇圧型チョッパ1のイ
ンダクタンス要素はインダクタL2 だけで構成される。
インダクタL3 には、コンデンサC1 からスイッチング
素子Q3 ,Q5 を介して電流が流れるが、この電流は無
効電流でありチョッパ動作には寄与しない。また、イン
ダクタL4 には電流は流れない。フルブリッジ型のイン
バータ2の共振回路のインダクタンス要素はインダクタ
L1 だけとなる。
グ素子Q5 とを同期させた場合、昇圧型チョッパ1のイ
ンダクタンス要素はインダクタL2 だけで構成される。
インダクタL4 には、コンデンサC1 からスイッチング
素子Q1 ,Q5 を介して電流が流れるが、この電流は無
効電流でありチョッパ動作には寄与しない。また、イン
ダクタL3 には電流は流れない。フルブリッジ型のイン
バータ2の共振回路のインダクタンス要素はインダクタ
L1 だけとなる。
した場合、昇圧型チョッパ1ではインダクタL3 とイン
ダクタL4 とが交互にインダクタンス要素として動作
し、インダクタL3 とインダクタL4 とが並列接続され
ているのと同様の動作が行われる。ここで、インダクタ
L2 はフィルタの役割をもつようになる。フルブリッジ
型のインバータ2の共振回路のインダクタンス要素とし
てはインダクタL1 だけとなる。
動作的には同じであり、昇圧型チョッパ1とフルブリッ
ジ型のインバータ2が独立して制御されている場合と同
様である。これに対し、上記(3)の場合は、インダク
タL2 ,L3 ,L4 のインダクタンス値の関係で入力電
力が変わる。このため、例えば各インダクタL2 ,
L3 ,L4 のインダクタンス値を同一にすることによ
り、調光時に(1)のような制御を行い、全点灯時に
(3)のような制御を行うようにし、調光時にはスイッ
チング素子Q1 〜Q4 の駆動周波数を高くしてフルブリ
ッジ型のインバータの出力を絞るようにすればよい。
路構成を示す。本実施形態の基本回路構成は実施形態1
1と略同じであり、インダクタL3 に直列にダイオード
D6 を接続するとともに、インダクタL4 にダイオード
D7 を直列に接続し、さらに、インバータ2の共振回路
に直列に直流カット用のコンデンサC3 を接続した点で
相違する。なお、コンデンサC3 はインバータ2の共振
に殆ど影響を与えないような容量のものを採用してい
る。
説明する。 (1)スイッチング素子Q5 とスイッチング素子Q2 と
を同期させた場合、昇圧型チョッパ1のインダクタンス
要素はインダクタL2 だけで構成される。インダクタL
3 には、コンデンサC1 からスイッチング素子Q3 ,Q
5 を介して電流が流れるが、この電流は無効電流であり
チョッパ動作には寄与しない。また、インダクタL4 に
は電流は流れない。フルブリッジ型のインバータ2の共
振回路のインダクタンス要素はインダクタL1 だけとな
る。
グ素子Q5 とを同期させた場合、昇圧型チョッパ1のイ
ンダクタンス要素はインダクタL2 だけで構成される。
インダクタL4 には、コンデンサC1 からスイッチング
素子Q1 ,Q5 を介して電流が流れるが、この電流は無
効電流でありチョッパ動作には寄与しない。また、イン
ダクタL3 には電流は流れない。フルブリッジ型のイン
バータ2の共振回路のインダクタンス要素はインダクタ
L1 だけとなる。
した場合、昇圧型チョッパ1ではインダクタL3 とイン
ダクタL4 とが交互にインダクタンス要素として動作
し、インダクタL3 とインダクタL4 とが並列接続され
ているのと同様の動作が行われる。ここで、インダクタ
L2 はフィルタの役割をもつようになる。フルブリッジ
型のインバータ2の共振回路のインダクタンス要素とし
てはインダクタL1 だけとなる。
スイッチング素子Q3 を常時オン、スイッチング素子Q
4 を常時オフとした場合、昇圧型チョッパ1のインダク
タンス要素はインダクタL2 とインダクタL4 との直列
回路で構成され、インバータ2はハーフブリッジ型のイ
ンバータとして動作する。 (5)スイッチング素子Q5 を常時オフ、スイッチング
素子Q1 を常時オン、スイッチング素子Q2 を常時オフ
とした場合は、昇圧型チョッパ1のインダクタンス要素
はインダクタL2 とインダクタL3 との直列回路で構成
され、インバータ2はハーフブリッジ型のインバータと
して動作する。
スイッチング素子Q4 を常時オフとした場合、インバー
タ2の共振回路に直流カット用のコンデンサC3 が直列
接続され、スイッチング素子Q3 を介してスイッチング
素子Q1 の両端にこのコンデンサC3 接続され、インバ
ータ2はハーフブリッジ型のインバータとして動作す
る。このため、スイッチング素子の駆動周波数を変える
ことなしに、フルブリッジ型のインバータの動作からハ
ーフブリッジ型のインバータの動作へ動作を変えること
ができる。なお、この場合、スイッチング素子Q4 ,Q
5 がオフし、ダイオードD6 があることによりインダク
タL3 へ電流は流れない。
1の入力電流を減らすことができるだけでなく、(4)
や(5)のようなスイッチング素子の制御を行うことに
よりインバータ2をハーフブリッジ型のインバータとし
て動作させることができるので、インバータ2の出力電
力も減らすことができる。したがって、例えば全点灯時
に(1)のような制御を行うようにし、調光時に(4)
のような制御を行うようにすれば、調光時の方が入力電
流も出力電流も減るので、インダクタL2 ,インダクタ
L4 のインダクダンスを適宜選定することにより、スイ
ッチング素子の駆動周波数を変化させることなしに調光
制御を行うことが可能になり、制御回路の構成が簡単に
なる。なお、全点灯、調光制御の組み合わせは上記の組
み合わせに限定するものではなく、他の組み合わせでも
よい。
路構成を示す。本実施形態は、インバータ2として実施
形態1のハーフブリッジ型のインバータの替わりに一石
式のインバータを設けたものである。一石式インバータ
の基本回路構成及び基本動作は周知なので説明を省略
し、以下、本実施形態の特徴となる動作について(1)
及び(2)に説明する。
グ素子Q5 を同期させた場合、昇圧型チョッパ1のイン
ダクタンス要素はインダクタL2 だけとなる。 (2)スイッチング素子Q5 を常時オフにした場合、昇
圧型チョッパ1のインダクタンス要素はインダクタL2
とインダクタL3 との直列回路により構成される。
Laの状態に応じて(1)や(2)の制御を使い分ける
ことにより簡単に、コンデンサC1 の平滑直流電圧VDC
の上昇を抑制することができる。 (実施形態14)図15に本実施形態の回路構成を示
す。本実施形態は、インバータ2として実施形態1のハ
ーフブリッジ型のインバータの替わりに、プッシュプル
型のインバータを設けたものである。プッシュプル型の
インバータの基本回路構成及び基本動作は周知なので説
明を省略し、以下、本実施形態の特徴となる動作につい
て(1)及び(2)に説明する。
グ素子Q5 を同期させた場合、昇圧型チョッパ1のイン
ダクタンス要素はインダクタL2 だけとなる。 (2)スイッチング素子Q5 を常時オフにした場合、昇
圧型チョッパ1のインダクタンス要素はインダクタL2
とインダクタL3 との直列回路により構成される。
Laの状態に応じて(1)や(2)の制御を使い分ける
ことにより簡単に、コンデンサC1 の平滑直流電圧VDC
の上昇を抑制することができる。 (実施形態15)図17は本実施形態の回路構成を示し
ており、チョッパ1として昇降圧型チョッパを用いたも
のである。
〜(3)に説明する。 (1)スイッチング素子Q2 とスイッチング素子Q5 を
同期させた場合、チョッパ1はインダクタンス要素とし
てインダクタL2 を有する昇降圧型チョッパとなる。イ
ンバータ2の動作としては、スイッチング素子Q1 ,Q
2 がハーフブリッジ型のインバータのスイッチング素子
として交互にオンオフされ、インダクタL1 ,コンデン
サC2 ,負荷Laからなる負荷回路に高周波電圧を印加
する。チョッパ動作としては、スイッチング素子Q5 の
オン時、全波整流器DBの出力端間がインダクタL2 で
短絡される。このため、インダクタL2 には交流電源V
sの瞬時値に比例する傾きで電流が増加する。そして、
スイッチング素子Q5 がオフすると、インダクタL2 に
誘導起電圧が発生し、ダイオードD5 ,D6 を介してコ
ンデンサC1 を充電する。つまり、チョッパ1のインダ
クタンス要素としては上述のようにインダクタL2 だけ
が働く。
グ素子Q5 を反転動作させた場合、チョッパ1はインダ
クタンス要素としてインダクタL2 を有する昇降圧型チ
ョッパとなる。なお、スイッチング素子Q5 のオン時に
スイッチング素子Q1 がオンすると、コンデンサC1 か
らスイッチング素子Q1 、インダクタL3 、スイッチン
グ素子Q5 、ダイオードD3 の経路で、インダクタL3
へ電流が流れる。そして、スイッチング素子Q5 のオフ
時には、インダクタL3 に誘導起電圧が発生し、ダイオ
ードD5 、ダイオードD2 を介してコンデンサC1 へ回
生電流を流す。
した場合、チョッパ1はインダクタL2 とインダクタL
3 との直列回路により昇降圧型チョッパを構成する。し
たがって、本実施形態でも、スイッチング素子Q5 の制
御によって、入力電力を変えることができ、調光制御も
容易になる。 (実施形態16)本実施形態は図18に示すような回路
構成であって、実施形態15のハーフブリッジ型のイン
バータの替わりにフルブリッジ型のインバータを設けた
ものであり、特徴となる動作は実施形態15と略同じで
実施形態15と同様の効果が得られる。
すような回路構成であって、実施形態16の回路におい
て、スイッチング素子Q5 ,インダクタL3 の接続点
と、スイッチング素子Q 3 ,Q4 の接続点との間にイン
ダクタL4 を接続したものである。本実施形態の特徴と
なる動作について以下(1)〜(3)に説明する。
グ素子Q2 とを同期させた場合、チョッパ1はインダク
タンス要素としてインダクタL2 を有する昇降圧型チョ
ッパとなる。 (2)スイッチング素子Q5 とスイッチング素子Q4 と
を同期させた場合、チョッパ1はインダクタンス要素と
してインダクタL2 を有する昇降圧型チョッパとなる。
した場合、チョッパ1はインダクタL3 とインダクタL
4 とが交互に昇降圧型チョッパのインダクタンス要素と
して動作しインダクタL3 とインダクタL4 とが並列に
接続されているのと同じような動作をする。なお、イン
ダクタL2 はフィルタの役目をする。(1)と(2)は
動作的には同じであり、どちらもチョッパ1とインバー
タ2とが独立して制御される場合と同様である。これに
対し、(3)は各インダクタL2 ,L3 ,L4 のインダ
クタンス値の関係で入力電力が変わる。例えば各インダ
クタL2 ,L3 ,L4 が全て同じインダクタンス値であ
れば、調光時に(1)の制御を行い、全点灯時に(3)
の制御を行い、調光時にはインバータ2のスイッチング
素子Q1 〜Q4 の駆動周波数を高くし、インバータ2の
出力を絞るようにする。
路構成を示す。本実施形態の基本回路構成は実施形態1
7と略同じであって、インダクタL3 と、スイッチング
素子Q1 ,Q2 の接続点との間にダイオードD12を接続
するとともに、インダクタL4 と、スイチング素子
Q3 ,Q4 の接続点との間にダイオードD13を接続した
点で実施形態17と相違する。
の(1)〜(7)に説明する。 (1)スイッチング素子Q5 とスイッチング素子Q2 と
を同期させた場合、チョッパ1はインダクタンス要素と
してインダクタL2 を有する昇降圧型チョッパとなり、
インバータ2はフルブリッジ型のインバータとなる。 (2)スイッチング素子Q5 とスイッチング素子Q4 と
を同期させた場合、チョッパ1はインダクタンス要素と
してインダクタL2 を有する昇降圧型チョッパとなり、
インバータ2はフルブリッジ型のインバータとなる。
した場合、チョッパ1はインダクタL3 とインダクタL
4 とが交互に昇降圧型チョッパのインダクタンス要素と
して動作しインダクタL3 とインダクタL4 とが並列に
接続されているのと同じような動作をする。なお、イン
ダクタL2 はフィルタの役目をする。インバータ2はフ
ルブリッジ型のインバータとなる。
スイッチング素子Q2 を常時オフ、スイッチング素子Q
4 ,Q5 を同期させた場合、チョッパ1はインダクタL
2 による昇降圧型チョッパとなり、インバータ2はハー
フブリッジ型のインバータになる。 (5)スイッチング素子Q1 を常時オン、スイッチング
素子Q2 を常時オフ、スイッチング素子Q5 を常時オフ
とした場合、チョッパ1はインダクタL2 とインダクタ
L4 が直列接続された昇降圧型チョッパとなり、インバ
ータ2はハーフブリッジ型のインバータとなる。
スイッチング素子Q4 を常時オフ、スイッチング素子Q
2 ,Q5 を同期させた場合、チョッパ1はインダクタL
2 による昇降圧型チョッパとなり、インバータ2はハー
フブリッジ型のインバータになる。 (7)スイッチング素子Q3 を常時オン、スイッチング
素子Q4 を常時オフ、スイッチング素子Q5 を常時オフ
した場合、チョッパ1はインダクタL2 とインダクタL
3 が直列接続された昇降圧型チョッパとなり、インバー
タ2はハーフブリッジ型のインバータとなる。
状態に応じて(1)〜(7)の制御を適宜選択すること
によりコンデンサC1 の平滑直流電圧VDCが必要以上に
上昇するのを防止することができる。 (実施形態19)本実施形態は図21に示すようにイン
バータ2を一石式のインバータで構成したものであっ
て、(1)スイッチング素子Q1 とスイッチング素子Q
5 とを同期させた場合、チョッパ1はインダクタンス要
素としてインダクタL2 を有する昇降圧型チョッパとな
り、(2)スイッチング素子Q5 を常時オフさせた場
合、チョッパ1はインダクタンス要素としてインダクタ
L2 とインダクタL3 との直列回路を有する昇降圧型チ
ョッパとなる。
(2)の制御とを切り替えるだけの簡単な制御で入力電
力を変化させることができる。 (実施形態20)本実施形態は図22に示すようにチョ
ッパ1を降圧型チョッパで構成したものである。本実施
形態では、(1)スイッチング素子Q2 とスイッチング
素子Q5とを同期させた場合、チョッパ1はインダクタ
L2 による降圧型チョッパとなり、(2)スイッチング
素子Q5 を常時オフした場合、チョッパ1はインダクタ
L 2 とインダクタL3 が直列接続された降圧型チョッパ
となる。本実施形態においても、スイッチング素子Q5
の制御によって入力電力を変えることができ、調光制御
が容易になる。
グ素子Q5 とを同期させた場合の動作について簡単に説
明する。インバータ2は、コンデンサC1 の平滑直流電
圧VDCを電源として、スイッチング素子Q1 ,Q2 をハ
ーフブリッジ型のインバータのスイッチング素子として
交互にオンオフし、インダクタL1 、コンデンサC2 ,
負荷Laからなる負荷回路に高周波電圧を供給する。こ
こで、インダクタL2 に流れる電流は、Vs−V DCの瞬
時値に比例する傾きで増加する。そして、スイッチング
素子Q5 がオンすると、インダクタL2 に誘導起電圧が
発生し、ダイオードD6 を介してコンデンサC1 を充電
する。チョッパ1は、インダクタL2 のみがチョッパ動
作に関係する。
イッチング素子Q2 とスイッチング素子Q5 とが同期し
ている場合、スイッチング素子Q5 のオン時はスイッチ
ング素子Q2 もオンしており、インダクタL3 とダイオ
ードD7 の直列回路の両端が短絡された状態になるから
である。一方、スイッチング素子Q5 のオフ時はインダ
クタL2 の誘導起電圧でダイオードD6 を介してコンデ
ンサC1 を充電するので、インダクタL2 ,インダクタ
L3 の接続点の電位がコンデンサC1 の電位に略等しく
なる。このときスイッチング素子Q1 がオンすると、ダ
イオードD7 のカソード側の電位もコンデンサC1 の電
位に略等しくなるので、スイッチング素子Q5 のオンオ
フに関わらず、インダクタL3 とダイオードD7 の直列
回路の両端には電圧がかからず電流は流れない。
すようにチョッパ1を降圧型チョッパにより構成したも
のである。本実施形態においても、実施形態20と同様
に、(1)スイッチング素子Q2 とスイッチング素子Q
5 とを同期させた場合、チョッパ1はインダクタンス要
素としてインダクタL2 を有する降圧型チョッパとな
り、(2)スイッチング素子Q5 を常時オフした場合、
チョッパはインダクタL2 とインダクタL 3 が直列接続
された降圧型チョッパとなる。
制御と(2)の制御とを切り替えるだけの簡単な制御で
入力電力を変化させることができる。 (実施形態22)本実施形態は図24に示すようにイン
バータ2をフルブリッジ型のインバータにより構成した
ものであり、スイッチング素子Q5 ,インダクタL2 の
接続点と、スイッチング素子Q1 ,Q2 の接続点との間
にインダクタL3 ,ダイオードD 7 の直列回路を接続す
るとともに、スイッチング素子Q5 ,インダクタL2 の
接続点と、スイッチング素子Q3 ,Q4 の接続点との間
にインダクタL4 ,ダイオードD8 の直列回路を接続し
た点に特徴がある。
(7)のような制御が可能である。 (1)スイッチング素子Q2 とスイッチング素子Q5 と
を同期させた場合、チョッパ1はインダクタンス要素と
してインダクタL2 を有する降圧型チョッパとなり、イ
ンバータ2はフルブリッジ型のインバータとして動作す
る。 (2)スイッチング素子Q4 とスイッチング素子Q5 と
を同期させた場合、チョッパ1はインダクタンス要素と
してインダクタL2 を有する降圧型チョッパとなり、イ
ンバータ2はフルブリッジ型のインバータとして動作す
る。
た場合、チョッパ1はインダクタL 3 とインダクタL4
が交互にインダクタンス要素として動作しインダクタL
3 とインダクタL4 が並列接続されているのと同様に動
作し(なお、インダクタL2はフィルタの役目をす
る)、インバータ2はフルブリッジ型のインバータとし
て動作する。
スイッチング素子Q2 を常時オフ、スイッチング素子Q
4 とスイッチング素子Q5 とを同期させた場合、チョッ
パ1はインダクタンス要素としてインダクタL2 を有す
る降圧型チョッパとなり、インバータ2はハーフブリッ
ジ型のインバータとして動作する。 (5)スイッチング素子Q1 を常時オン、スイッチング
素子Q2 を常時オフ、スイッチング素子Q5 を常時オフ
した場合、チョッパ1はインダクタL2 とインダクタL
4 とが直列接続された降圧型チョッパとなり、インバー
タ2はハーフブリッジ型のインバータとして動作する。
スイッチング素子Q4 を常時オフ、スイッチング素子Q
2 とスイッチング素子Q5 とを同期させた場合、チョッ
パ1はインダクタンス要素としてインダクタL2 を有す
る降圧型チョッパとなり、インバータ2はハーフブリッ
ジ型のインバータとして動作する。 (7)スイッチング素子Q3 を常時オン、スイッチング
素子Q4 を常時オフ、スイッチング素子Q5 を常時オフ
した場合、チョッパ1はインダクタL2 とインダクタL
3 とが直列接続された降圧型チョッパとなり、インバー
タ2はハーフブリッジ型のインバータとして動作する。
ンダクタのインダクタンスを適宜設定し、負荷Laの状
態に応じて(1)〜(7)の制御のいずれかを行うこと
により入力電力や出力電力を調整できるので、コンデン
サC1 の平滑直流電圧VDCが必要以上に上昇するのを防
止することができる。 (実施形態23)本実施形態は図25に示すようにイン
バータ2を共振型チョッパにより構成したものであり、
以下の述べる(1)〜(3)のような動作が可能とな
る。
グ素子Q5 とを同期させ、スイッチング素子Q2 とスイ
ッチング素子Q6 とを同期させた場合、チョッパ1はイ
ンダクタL2 とコンデンサC4 により共振型チョッパを
構成し、インダクタL3 には電流は流れない。 (2)スイッチング素子Q1 ,Q2 を停止した場合、チ
ョッパ1はインダクタL2 とコンデンサC4 により共振
型チョッパを構成し、インバータ2はインダクタL1 ,
インダクタL3 の直列回路とコンデンサC2 による共振
回路を有する。
させた場合、チョッパ1はインダクタL2 ,インダクタ
L3 の直列回路とコンデンサC4 により共振型チョッパ
を構成し、インバータ2はインダクタL1 とコンデンサ
C2 によるハーフブリッジ型のインバータを構成する。
したがって、本実施形態においても、各インダクタのイ
ンダクタンスを適宜設定し、負荷の状態に応じて(1)
〜(3)のように各スイッチング素子の制御を行うこと
によりコンデンサC1 の電圧VDCが必要以上に上昇する
のを防止することができる。
すような回路構成であり、インバータ2をフルブリッジ
型のインバータで構成した点で実施形態3と相違する。
本実施形態では、以下に述べる(1)〜(6)のような
動作が可能となる。 (1)スイッチング素子Q1 とスイッチング素子Q5 と
を同期させ、スイッチング素子Q2 とスイッチング素子
Q6 とを同期させた場合、チョッパ1はインダクタL2
とコンデンサC4 により共振型チョッパを構成し、イン
ダクタL3 に電流は流れない。
した場合、チョッパ1はインダクタL2 とコンデンサC
4 により共振型チョッパを構成し、インバータ2はイン
ダクタL1 ,インダクタL3 の直列回路とコンデンサC
2 による共振回路を有する。 (3)スイッチング素子Q5 ,Q6 を停止させた場合、
チョッパ1はインダクタL2 ,インダクタL3 の直列回
路とコンデンサC4 により共振型チョッパを構成し、イ
ンバータ2はインダクタL1 とコンデンサC2 によるハ
ーフブリッジ型のインバータを構成する。 (4)スイッチング素子Q3 を常時オン、スイッチング
素子Q4 を常時オフ、スイッチング素子Q1 とスイッチ
ング素子Q5 とを同期させ、スイッチング素子Q 2 とス
イッチング素子Q6 とを同期させた場合、チョッパ1は
インダクタL2 とコンデンサC4 により共振型チョッパ
を構成し、インダクタL3 に電流は流れず、また、イン
バータ2はハーフブリッジ型のインバータとして動作す
る。
スイッチング素子Q4 を常時オフ、スイッチング素子Q
1 ,Q2 を停止させた場合、チョッパ1はインダクタL
2 とコンデンサC4 により共振型チョッパを構成し、イ
ンバータ2はインダクタL1とインダクタL3 との直列
回路とコンデンサC2 によるハーフブリッジ型のインバ
ータを構成する。なお、スイッチング素子Q3 を常時オ
フ、スイッチング素子Q4 を常時オンとした場合でも同
様の動作が可能である。
ンダクタのインダクタンスを適宜設定し、負荷の状態に
応じて(1)〜(5)のようなスイッチング素子の制御
を行うことによりコンデンサC1 の電圧VDCが必要以上
に上昇するのを防止することができる。
た整流器と、前記整流器の出力側に接続され第1のイン
ピーダンス要素、チョッパ用スイッチング素子、コンデ
ンサを有し前記チョッパ用スイッチング素子を制御する
ことにより前記コンデンサの両端に平滑直流電圧を発生
させるチョッパと、前記コンデンサの両端に接続されス
イッチング素子を制御することにより前記平滑直流電圧
を高周波電圧に変換して負荷に供給するインバータとを
備え、前記チョッパ用スイッチング素子と前記インバー
タのスイッチング素子との間に第2のインピーダンス要
素を接続することにより前記整流器の出力側に前記第1
のインピーダンス要素、前記第2のインピーダンス要
素、前記インバータのスイッチング素子からなる経路を
設け、前記負荷の負荷状態に応じて前記チョッパ用スイ
ッチング素子と前記インバータのスイッチング素子とを
関連させて制御するので、負荷状態に関わらず簡単な制
御で平滑直流電圧を略一定に保つことが可能になるとい
う効果がある。
て、負荷状態によらず平滑直流電圧が略一定値になるよ
うにチョッパ用スイッチング素子及びインバータのスイ
ッチング素子を制御するので、負荷の定常時での平滑直
流電圧に合わせて素子耐圧を決めればよいから、素子耐
圧の比較的低い素子を使うことができ、装置全体の小型
化及び低コスト化が可能となるという効果がある。
る。
Claims (7)
- 【請求項1】 交流電源に接続された整流器と、前記整
流器の出力側に接続され第1のインピーダンス要素、チ
ョッパ用スイッチング素子、コンデンサを有し前記チョ
ッパ用スイッチング素子を制御することにより前記コン
デンサの両端に平滑直流電圧を発生させるチョッパと、
前記コンデンサの両端に接続されスイッチング素子を制
御することにより前記平滑直流電圧を高周波電圧に変換
して負荷に供給するインバータとを備え、前記チョッパ
用スイッチング素子と前記インバータのスイッチング素
子との間に第2のインピーダンス要素を接続することに
より前記整流器の出力側に前記第1のインピーダンス要
素、前記第2のインピーダンス要素、前記インバータの
スイッチング素子からなる経路を設け、前記負荷の負荷
状態に応じて前記チョッパ用スイッチング素子と前記イ
ンバータのスイッチング素子とを関連させて制御するこ
とを特徴とするインバータ装置。 - 【請求項2】 負荷状態によらず平滑直流電圧が略一定
値になるようにチョッパ用スイッチング素子及びインバ
ータのスイッチング素子を制御することを特徴とする請
求項1記載のインバータ装置。 - 【請求項3】 上記第2のインピーダンス要素は、イン
ダクタであることを特徴とする請求項1又は請求項2記
載のインバータ装置。 - 【請求項4】 チョッパは昇圧型チョッパであることを
特徴とする請求項1乃至請求項3記載のインバータ装
置。 - 【請求項5】 チョッパは昇降圧型チョッパであること
を特徴とする請求項1乃至請求項3記載のインバータ装
置。 - 【請求項6】 チョッパは降圧型チョッパであることを
特徴とする請求項1乃至請求項3記載のインバータ装
置。 - 【請求項7】 チョッパは共振型チョッパであることを
特徴とする請求項1乃至請求項3記載のインバータ装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31532796A JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31532796A JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10162987A true JPH10162987A (ja) | 1998-06-19 |
JP3806995B2 JP3806995B2 (ja) | 2006-08-09 |
Family
ID=18064080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31532796A Expired - Fee Related JP3806995B2 (ja) | 1996-11-26 | 1996-11-26 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3806995B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015080393A1 (ko) * | 2013-11-26 | 2015-06-04 | 주식회사 디엠비테크놀로지 | 전원 공급 장치와 그를 이용한 엘이디 조명장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0617387U (ja) * | 1992-07-22 | 1994-03-04 | 東洋電機製造株式会社 | 昇降圧チョッパの短絡電流低減回路 |
JPH0731155A (ja) * | 1993-07-02 | 1995-01-31 | Mitsubishi Electric Corp | インバータ装置 |
JPH07123737A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | インバータ装置 |
JPH07123736A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | インバータ装置 |
JPH07194144A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 電力変換装置 |
JPH08237955A (ja) * | 1995-02-27 | 1996-09-13 | Tec Corp | 電力変換装置 |
-
1996
- 1996-11-26 JP JP31532796A patent/JP3806995B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0617387U (ja) * | 1992-07-22 | 1994-03-04 | 東洋電機製造株式会社 | 昇降圧チョッパの短絡電流低減回路 |
JPH0731155A (ja) * | 1993-07-02 | 1995-01-31 | Mitsubishi Electric Corp | インバータ装置 |
JPH07123737A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | インバータ装置 |
JPH07123736A (ja) * | 1993-10-26 | 1995-05-12 | Matsushita Electric Works Ltd | インバータ装置 |
JPH07194144A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 電力変換装置 |
JPH08237955A (ja) * | 1995-02-27 | 1996-09-13 | Tec Corp | 電力変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015080393A1 (ko) * | 2013-11-26 | 2015-06-04 | 주식회사 디엠비테크놀로지 | 전원 공급 장치와 그를 이용한 엘이디 조명장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3806995B2 (ja) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6348767B1 (en) | Electronic ballast with continued conduction of line current | |
US5416387A (en) | Single stage, high power factor, gas discharge lamp ballast | |
JP3697915B2 (ja) | 電子バラスト回路 | |
US5920155A (en) | Electronic ballast for discharge lamps | |
JPH07298636A (ja) | 自励式インバータ装置 | |
JPH07169580A (ja) | 放電ランプ作動用回路 | |
JPH10162987A (ja) | インバータ装置 | |
JPH10271831A (ja) | 電源装置 | |
JP2742461B2 (ja) | インバータ装置 | |
JP3429538B2 (ja) | インバータ装置 | |
JP3493943B2 (ja) | 電源装置 | |
JP3235295B2 (ja) | 電源装置 | |
JP2906056B2 (ja) | 放電灯点灯回路 | |
JP3341501B2 (ja) | 電源装置 | |
JPH0678553A (ja) | インバータ装置 | |
JP3331713B2 (ja) | 電源装置 | |
JPH0745378A (ja) | 放電灯点灯装置 | |
JPH0330292A (ja) | インバータ装置 | |
JPS6387169A (ja) | 放電灯点灯回路 | |
JP2000164383A (ja) | 放電灯点灯装置 | |
JPH01255470A (ja) | 電源装置 | |
JPH07194129A (ja) | Acーacコンバータ | |
JP2000188871A (ja) | インバータ装置 | |
JPH0378759B2 (ja) | ||
JPS63245280A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |