JP2000188871A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2000188871A JP2000188871A JP10365280A JP36528098A JP2000188871A JP 2000188871 A JP2000188871 A JP 2000188871A JP 10365280 A JP10365280 A JP 10365280A JP 36528098 A JP36528098 A JP 36528098A JP 2000188871 A JP2000188871 A JP 2000188871A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- switching elements
- capacitor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】インバータ負荷回路に高い電圧を印加でき、回
路電流が少なく、高効率のインバータ装置を少ない部品
点数で実現する。 【解決手段】直流電源となるコンデンサＣ１の正負両極
に各一端を接続されたスイッチング素子Ｑ１，Ｑ２と、
スイッチング素子Ｑ１，Ｑ２を同期してオン・オフ駆動
する手段と、スイッチング素子Ｑ１，Ｑ２の各他端の間
に接続されたインバータ負荷回路１と、インバータ負荷
回路１とスイッチング素子Ｑ１，Ｑ２のそれぞれの接続
点とコンデンサＣ１の正負両極間にインバータ負荷回路
１の回生電流がコンデンサＣ１に戻る向きに接続された
ダイオードＤ１，Ｄ２とを備え、インバータ負荷回路１
に並列にインダクタＬ２を接続した。インバータ負荷回
路１はコンデンサＣ２と負荷ｌｏａｄの並列回路にイン
ダクタＬ１を直列接続されている。
路電流が少なく、高効率のインバータ装置を少ない部品
点数で実現する。 【解決手段】直流電源となるコンデンサＣ１の正負両極
に各一端を接続されたスイッチング素子Ｑ１，Ｑ２と、
スイッチング素子Ｑ１，Ｑ２を同期してオン・オフ駆動
する手段と、スイッチング素子Ｑ１，Ｑ２の各他端の間
に接続されたインバータ負荷回路１と、インバータ負荷
回路１とスイッチング素子Ｑ１，Ｑ２のそれぞれの接続
点とコンデンサＣ１の正負両極間にインバータ負荷回路
１の回生電流がコンデンサＣ１に戻る向きに接続された
ダイオードＤ１，Ｄ２とを備え、インバータ負荷回路１
に並列にインダクタＬ２を接続した。インバータ負荷回
路１はコンデンサＣ２と負荷ｌｏａｄの並列回路にイン
ダクタＬ１を直列接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、交流電源を整流平
滑した直流電圧を高周波電圧に変換して負荷に供給する
インバータ装置に関するものである。
滑した直流電圧を高周波電圧に変換して負荷に供給する
インバータ装置に関するものである。
【０００２】
【従来の技術】（従来例１）図１０は従来のハーフブリ
ッジインバータの回路図である。Ｃ１はインバータへ直
流電圧を供給する比較的大容量の電解コンデンサであ
り、交流電源を整流した電圧に接続されるなどして直流
電圧Ｖｄｃを生成される。コンデンサＣ１の両端には、
スイッチング素子Ｑ１，Ｑ２の直列回路が並列接続さ
れ、さらに、コンデンサＣ１より小容量のコンデンサＣ
３１，Ｃ３２の直列回路が並列接続されている。スイッ
チング素子Ｑ１，Ｑ２の接続点と、コンデンサＣ３１，
Ｃ３２の接続点の間にはインバータ負荷回路が接続され
ている。インバータ負荷回路はインダクタＬ１とコンデ
ンサＣ２の直列共振回路を含み、コンデンサＣ２に負荷
ｌｏａｄが並列接続されている。負荷ｌｏａｄは特に限
定していないが、放電灯などが用いられる。スイッチン
グ素子Ｑ１，Ｑ２は交互にオンオフ駆動され、インバー
タ負荷回路に高周波電圧Ｖｉｎｖが印加される。高周波
電圧Ｖｉｎｖは振幅がほぼコンデンサＣ１の電圧Ｖｄｃ
の半分になっている。
ッジインバータの回路図である。Ｃ１はインバータへ直
流電圧を供給する比較的大容量の電解コンデンサであ
り、交流電源を整流した電圧に接続されるなどして直流
電圧Ｖｄｃを生成される。コンデンサＣ１の両端には、
スイッチング素子Ｑ１，Ｑ２の直列回路が並列接続さ
れ、さらに、コンデンサＣ１より小容量のコンデンサＣ
３１，Ｃ３２の直列回路が並列接続されている。スイッ
チング素子Ｑ１，Ｑ２の接続点と、コンデンサＣ３１，
Ｃ３２の接続点の間にはインバータ負荷回路が接続され
ている。インバータ負荷回路はインダクタＬ１とコンデ
ンサＣ２の直列共振回路を含み、コンデンサＣ２に負荷
ｌｏａｄが並列接続されている。負荷ｌｏａｄは特に限
定していないが、放電灯などが用いられる。スイッチン
グ素子Ｑ１，Ｑ２は交互にオンオフ駆動され、インバー
タ負荷回路に高周波電圧Ｖｉｎｖが印加される。高周波
電圧Ｖｉｎｖは振幅がほぼコンデンサＣ１の電圧Ｖｄｃ
の半分になっている。
【０００３】このハーフブリッジインバータでは、イン
バータ負荷回路に印加される電圧は、インバータへの電
源電圧Ｖｄｃの半分の電圧しかない。印加される電圧が
低いため、必然的に同じ出力を得るには回路電流が大き
くなり、したがって、回路損失が大きくなり、回路効率
が良くない。また、部品の電流定格を大きくする必要が
あり、コストの上昇につながる。
バータ負荷回路に印加される電圧は、インバータへの電
源電圧Ｖｄｃの半分の電圧しかない。印加される電圧が
低いため、必然的に同じ出力を得るには回路電流が大き
くなり、したがって、回路損失が大きくなり、回路効率
が良くない。また、部品の電流定格を大きくする必要が
あり、コストの上昇につながる。
【０００４】（従来例２）図１１は従来のフルブリッジ
インバータの回路図である。図１０の回路と比べて、コ
ンデンサＣ３１，Ｃ３２の直列回路をスイッチング素子
Ｑ３，Ｑ４の直列回路に置き換えた構成となっている。
動作はスイッチング素子Ｑ１とＱ４が同期してオン・オ
フ駆動され、スイッチング素子Ｑ２とＱ３も同期してオ
ン・オフ駆動される。直列接続されるスイッチング素子
Ｑ１とＱ２、スイッチング素子Ｑ３とＱ４は交互にオン
・オフ駆動され、同時にオンすることが無いように制御
される。この回路では、インバータ負荷回路に印加され
る電圧は、コンデンサＣ１の電圧Ｖｄｃであり、ハーフ
ブリッジインバータの２倍である。従って、回路電流が
比較的少なく、回路効率が高くなり、ハーフブリッジイ
ンバータの欠点は改善される。しかしながら、フルブリ
ッジインバータでは、スイッチング素子数が４個と多
い。それに伴ってスイッチング素子の駆動回路数も増
え、回路全体が複雑化、大型化する欠点がある。
インバータの回路図である。図１０の回路と比べて、コ
ンデンサＣ３１，Ｃ３２の直列回路をスイッチング素子
Ｑ３，Ｑ４の直列回路に置き換えた構成となっている。
動作はスイッチング素子Ｑ１とＱ４が同期してオン・オ
フ駆動され、スイッチング素子Ｑ２とＱ３も同期してオ
ン・オフ駆動される。直列接続されるスイッチング素子
Ｑ１とＱ２、スイッチング素子Ｑ３とＱ４は交互にオン
・オフ駆動され、同時にオンすることが無いように制御
される。この回路では、インバータ負荷回路に印加され
る電圧は、コンデンサＣ１の電圧Ｖｄｃであり、ハーフ
ブリッジインバータの２倍である。従って、回路電流が
比較的少なく、回路効率が高くなり、ハーフブリッジイ
ンバータの欠点は改善される。しかしながら、フルブリ
ッジインバータでは、スイッチング素子数が４個と多
い。それに伴ってスイッチング素子の駆動回路数も増
え、回路全体が複雑化、大型化する欠点がある。
【０００５】（従来例３）図１２は従来の２スイッチフ
ォワードコンバータである。Ｃ１は直流電源となるコン
デンサであり、直流電圧Ｖｄｃを供給している。このコ
ンデンサＣ１と並列に、スイッチング素子Ｑ１，Ｑ２を
トランスＴの一次巻線ｎ１を介して接続する。また、ダ
イオードＤ１，Ｄ２をトランスＴの一次巻線ｎ１とスイ
ッチング素子Ｑ１，Ｑ２との接続点と、コンデンサＣ１
の両端間に接続し、トランスＴの一次巻線ｎ１の回生電
流をコンデンサＣ１へ帰還する電流経路を形成する。ス
イッチング素子Ｑ１，Ｑ２は同期してオン・オフ駆動さ
れる。スイッチング素子Ｑ１，Ｑ２がオンしていると
き、トランスＴの一次巻線ｎ１にはコンデンサＣ１の電
圧Ｖｄｃが印加され、スイッチング素子Ｑ１，Ｑ２がオ
フすると、ダイオードＤ１，Ｄ２を介して残留エネルギ
ーをコンデンサＣ１へ回生する。このとき、トランスＴ
の一次巻線ｎ１には逆向きに電圧Ｖｄｃが印加される。
ォワードコンバータである。Ｃ１は直流電源となるコン
デンサであり、直流電圧Ｖｄｃを供給している。このコ
ンデンサＣ１と並列に、スイッチング素子Ｑ１，Ｑ２を
トランスＴの一次巻線ｎ１を介して接続する。また、ダ
イオードＤ１，Ｄ２をトランスＴの一次巻線ｎ１とスイ
ッチング素子Ｑ１，Ｑ２との接続点と、コンデンサＣ１
の両端間に接続し、トランスＴの一次巻線ｎ１の回生電
流をコンデンサＣ１へ帰還する電流経路を形成する。ス
イッチング素子Ｑ１，Ｑ２は同期してオン・オフ駆動さ
れる。スイッチング素子Ｑ１，Ｑ２がオンしていると
き、トランスＴの一次巻線ｎ１にはコンデンサＣ１の電
圧Ｖｄｃが印加され、スイッチング素子Ｑ１，Ｑ２がオ
フすると、ダイオードＤ１，Ｄ２を介して残留エネルギ
ーをコンデンサＣ１へ回生する。このとき、トランスＴ
の一次巻線ｎ１には逆向きに電圧Ｖｄｃが印加される。
【０００６】トランスＴの二次巻線ｎ２にはダイオード
Ｄ３，Ｄ４、インダクタＬ２、コンデンサＣ２が接続さ
れ、直流電圧を発生する。コンデンサＣ２の両端には負
荷回路ｌｏａｄが接続される。この回路では、トランス
Ｔの一次巻線ｎ１に印加される電圧の振幅はコンデンサ
Ｃ１の電圧Ｖｄｃであるが、ＤＣ／ＤＣコンバータ回路
の応用例であり、負荷に高周波を供給するものではな
い。
Ｄ３，Ｄ４、インダクタＬ２、コンデンサＣ２が接続さ
れ、直流電圧を発生する。コンデンサＣ２の両端には負
荷回路ｌｏａｄが接続される。この回路では、トランス
Ｔの一次巻線ｎ１に印加される電圧の振幅はコンデンサ
Ｃ１の電圧Ｖｄｃであるが、ＤＣ／ＤＣコンバータ回路
の応用例であり、負荷に高周波を供給するものではな
い。
【０００７】
【発明が解決しようとする課題】本発明は上述のような
点に鑑みてなされたものであり、従来例で述べた欠点を
解消し、インバータ負荷回路に高い電圧が印加され、従
って回路電流が少なく、高効率のインバータ装置を少な
い部品点数で実現することを目的とするものである。
点に鑑みてなされたものであり、従来例で述べた欠点を
解消し、インバータ負荷回路に高い電圧が印加され、従
って回路電流が少なく、高効率のインバータ装置を少な
い部品点数で実現することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図１に示す
ように、コンデンサＣ１のような直流電源と、直流電源
の正負両極に各一端を接続された第１及び第２のスイッ
チング素子Ｑ１，Ｑ２と、第１及び第２のスイッチング
素子Ｑ１，Ｑ２を同期してオン・オフ駆動する手段と、
第１及び第２のスイッチング素子Ｑ１，Ｑ２の各他端の
間に接続されたインバータ負荷回路１と、インバータ負
荷回路１と第１及び第２のスイッチング素子Ｑ１，Ｑ２
のそれぞれの接続点と直流電源の正負両極間にインバー
タ負荷回路１の回生電流が直流電源に戻る向きに接続さ
れた第１及び第２のダイオードＤ１，Ｄ２とを備えるイ
ンバータ装置において、インバータ負荷回路１に並列に
インダクタＬ２を接続したことを特徴とするものであ
る。ここで、インバータ負荷回路１はインダクタＬ１と
コンデンサＣ２の直列共振回路を有し、コンデンサＣ２
と並列に負荷ｌｏａｄを接続されている。
にあっては、上記の課題を解決するために、図１に示す
ように、コンデンサＣ１のような直流電源と、直流電源
の正負両極に各一端を接続された第１及び第２のスイッ
チング素子Ｑ１，Ｑ２と、第１及び第２のスイッチング
素子Ｑ１，Ｑ２を同期してオン・オフ駆動する手段と、
第１及び第２のスイッチング素子Ｑ１，Ｑ２の各他端の
間に接続されたインバータ負荷回路１と、インバータ負
荷回路１と第１及び第２のスイッチング素子Ｑ１，Ｑ２
のそれぞれの接続点と直流電源の正負両極間にインバー
タ負荷回路１の回生電流が直流電源に戻る向きに接続さ
れた第１及び第２のダイオードＤ１，Ｄ２とを備えるイ
ンバータ装置において、インバータ負荷回路１に並列に
インダクタＬ２を接続したことを特徴とするものであ
る。ここで、インバータ負荷回路１はインダクタＬ１と
コンデンサＣ２の直列共振回路を有し、コンデンサＣ２
と並列に負荷ｌｏａｄを接続されている。
【０００９】
【発明の実施の形態】（実施例１）図１は本発明の実施
例１の回路図である。Ｃ１は直流電源となるコンデンサ
であり、直流電圧Ｖｄｃを供給している。このコンデン
サＣ１と並列に、スイッチング素子Ｑ１，Ｑ２をインバ
ータ負荷回路１を介して接続する。インバータ負荷回路
１はインダクタＬ１とコンデンサＣ２の直列共振回路を
有し、コンデンサＣ２と並列に負荷ｌｏａｄを接続して
いる。負荷ｌｏａｄは特に限定していないが、放電灯な
どが用いられる。また、ダイオードＤ１，Ｄ２をインバ
ータ負荷回路１とスイッチング素子Ｑ１，Ｑ２との接続
点と、コンデンサＣ１の両端間に接続し、インバータ負
荷回路１の回生電流をコンデンサＣ１へ帰還する電流経
路を形成する。さらに、インバータ負荷回路１と並列に
インダクタＬ２を接続している。スイッチング素子Ｑ
１，Ｑ２は同期してオン・オフ駆動される。
例１の回路図である。Ｃ１は直流電源となるコンデンサ
であり、直流電圧Ｖｄｃを供給している。このコンデン
サＣ１と並列に、スイッチング素子Ｑ１，Ｑ２をインバ
ータ負荷回路１を介して接続する。インバータ負荷回路
１はインダクタＬ１とコンデンサＣ２の直列共振回路を
有し、コンデンサＣ２と並列に負荷ｌｏａｄを接続して
いる。負荷ｌｏａｄは特に限定していないが、放電灯な
どが用いられる。また、ダイオードＤ１，Ｄ２をインバ
ータ負荷回路１とスイッチング素子Ｑ１，Ｑ２との接続
点と、コンデンサＣ１の両端間に接続し、インバータ負
荷回路１の回生電流をコンデンサＣ１へ帰還する電流経
路を形成する。さらに、インバータ負荷回路１と並列に
インダクタＬ２を接続している。スイッチング素子Ｑ
１，Ｑ２は同期してオン・オフ駆動される。
【００１０】スイッチング素子Ｑ１，Ｑ２がオンしてい
るとき、インバータ負荷回路１にはコンデンサＣ１の電
圧Ｖｄｃが図示された矢印Ｖｉｎｖの向きに印加され、
同時にインダクタＬ２にも同じ電圧が印加される。この
ときの電流経路を図２（ａ）に示す。スイッチング素子
Ｑ１，Ｑ２がオフすると、インバータ負荷回路１とイン
ダクタＬ２は回生モードに入り、ダイオードＤ１，Ｄ２
をオンさせて、残留エネルギーをコンデンサＣ１へ回生
する。このとき、インバータ負荷回路１とインダクタＬ
２には図示された矢印Ｖｉｎｖと逆向きに電圧Ｖｄｃが
印加される。このときの電流経路を図２（ｂ）に示す。
インバータ負荷回路１の電流は徐々に減少し、インダク
タＬ２が無いときにはゼロになって電流は流れなくな
る。本回路では、インダクタＬ２が存在するため、イン
バータ負荷回路１の電流がゼロになると、インダクタＬ
２を電源として、インダクタＬ２→インダクタＬ１→コ
ンデンサＣ２と負荷ｌｏａｄ→インダクタＬ２の経路で
逆向きにも電流が流れる。このときの電流経路を図２
（ｃ）に示す。
るとき、インバータ負荷回路１にはコンデンサＣ１の電
圧Ｖｄｃが図示された矢印Ｖｉｎｖの向きに印加され、
同時にインダクタＬ２にも同じ電圧が印加される。この
ときの電流経路を図２（ａ）に示す。スイッチング素子
Ｑ１，Ｑ２がオフすると、インバータ負荷回路１とイン
ダクタＬ２は回生モードに入り、ダイオードＤ１，Ｄ２
をオンさせて、残留エネルギーをコンデンサＣ１へ回生
する。このとき、インバータ負荷回路１とインダクタＬ
２には図示された矢印Ｖｉｎｖと逆向きに電圧Ｖｄｃが
印加される。このときの電流経路を図２（ｂ）に示す。
インバータ負荷回路１の電流は徐々に減少し、インダク
タＬ２が無いときにはゼロになって電流は流れなくな
る。本回路では、インダクタＬ２が存在するため、イン
バータ負荷回路１の電流がゼロになると、インダクタＬ
２を電源として、インダクタＬ２→インダクタＬ１→コ
ンデンサＣ２と負荷ｌｏａｄ→インダクタＬ２の経路で
逆向きにも電流が流れる。このときの電流経路を図２
（ｃ）に示す。
【００１１】本回路は２スイッチフォワードコンバータ
の構成を有しながら、負荷回路に交流電流を流すことが
できるので、２スイッチフォワード型インバータである
と言える。本発明によれば、インバータ負荷回路１にコ
ンデンサＣ１の電圧Ｖｄｃを振幅とする交流電圧が印加
され、フルブリッジインバータと同様、インバータ負荷
回路１に流れる回路電流は少なくなる。また、スイッチ
ング素子は２個とハーフブリッジインバータと同じで少
ない。追加部品としては、ダイオードＤ１，Ｄ２とイン
ダクタＬ２であるが、ダイオードＤ１，Ｄ２は駆動回路
は不要であり、制御回路は簡単である。また、インダク
タＬ２も受動部品であり、制御回路は増加しない。従っ
て、インバータ負荷回路１に高い電圧が印加され、回路
電流が少なく、高効率のインバータを実現できる。
の構成を有しながら、負荷回路に交流電流を流すことが
できるので、２スイッチフォワード型インバータである
と言える。本発明によれば、インバータ負荷回路１にコ
ンデンサＣ１の電圧Ｖｄｃを振幅とする交流電圧が印加
され、フルブリッジインバータと同様、インバータ負荷
回路１に流れる回路電流は少なくなる。また、スイッチ
ング素子は２個とハーフブリッジインバータと同じで少
ない。追加部品としては、ダイオードＤ１，Ｄ２とイン
ダクタＬ２であるが、ダイオードＤ１，Ｄ２は駆動回路
は不要であり、制御回路は簡単である。また、インダク
タＬ２も受動部品であり、制御回路は増加しない。従っ
て、インバータ負荷回路１に高い電圧が印加され、回路
電流が少なく、高効率のインバータを実現できる。
【００１２】さらに本回路では、スイッチング素子Ｑ
１，Ｑ２は同期してオン・オフ駆動されるので、スイッ
チング素子Ｑ１，Ｑ２の駆動が従来例のハーフブリッジ
回路やフルブリッジ回路に比べて容易である。すなわ
ち、図１０や図１１の従来例では、直列のスイッチング
素子は交互にオン・オフ制御されると述べたが、厳密に
は、スイッチング素子が同時にオンする期間が無いよう
に、両方のスイッチング素子が同時にオフする僅かなデ
ッドオフタイムを設ける必要がある。図３（ａ）は図１
０のハーフブリッジ回路のスイッチング素子Ｑ１，Ｑ２
の駆動信号、図３（ｂ）は図１１のフルブリッジ回路の
スイッチング素子Ｑ１〜Ｑ４の駆動信号であり、図中の
ｔ１，ｔ２の期間がデッドオフタイムとなる。このデッ
ドオフタイムはインバータ負荷回路の定数と駆動周波数
に従い、適切に設定する必要があり、制御回路を複雑に
していた。これに対して、本回路では、図３（ｃ）に示
すように、スイッチング素子Ｑ１，Ｑ２は同期してオン
・オフ制御されるので、デッドオフタイムを設ける必要
が無く、制御回路は簡単となる。
１，Ｑ２は同期してオン・オフ駆動されるので、スイッ
チング素子Ｑ１，Ｑ２の駆動が従来例のハーフブリッジ
回路やフルブリッジ回路に比べて容易である。すなわ
ち、図１０や図１１の従来例では、直列のスイッチング
素子は交互にオン・オフ制御されると述べたが、厳密に
は、スイッチング素子が同時にオンする期間が無いよう
に、両方のスイッチング素子が同時にオフする僅かなデ
ッドオフタイムを設ける必要がある。図３（ａ）は図１
０のハーフブリッジ回路のスイッチング素子Ｑ１，Ｑ２
の駆動信号、図３（ｂ）は図１１のフルブリッジ回路の
スイッチング素子Ｑ１〜Ｑ４の駆動信号であり、図中の
ｔ１，ｔ２の期間がデッドオフタイムとなる。このデッ
ドオフタイムはインバータ負荷回路の定数と駆動周波数
に従い、適切に設定する必要があり、制御回路を複雑に
していた。これに対して、本回路では、図３（ｃ）に示
すように、スイッチング素子Ｑ１，Ｑ２は同期してオン
・オフ制御されるので、デッドオフタイムを設ける必要
が無く、制御回路は簡単となる。
【００１３】（実施例２）図４は本発明の実施例２の回
路図である。本実施例では、図１の回路において、負荷
ｌｏａｄを放電灯ｌａとし、インバータ点灯装置に適用
したものである。放電灯ｌａは始動に高電圧が必要であ
るが、実施例１で述べたように、印加電圧が高くなると
いう特性により、本回路が放電灯点灯装置に適している
ことが分かる。なお、本実施例では、共振用のコンデン
サＣ２は放電灯ｌａの予熱用のコンデンサを兼用してい
る。
路図である。本実施例では、図１の回路において、負荷
ｌｏａｄを放電灯ｌａとし、インバータ点灯装置に適用
したものである。放電灯ｌａは始動に高電圧が必要であ
るが、実施例１で述べたように、印加電圧が高くなると
いう特性により、本回路が放電灯点灯装置に適している
ことが分かる。なお、本実施例では、共振用のコンデン
サＣ２は放電灯ｌａの予熱用のコンデンサを兼用してい
る。
【００１４】（実施例３）図５は本発明の実施例３の回
路図である。本実施例では、放電灯ｌａを負荷とするイ
ンバータにおいて、出力を可変として、放電灯ｌａを調
光制御可能としている。基本の発振信号を生成する発振
器２と、高電位側のスイッチング素子Ｑ１を駆動するた
めのレベルシフター３、調光信号４に応じてスイッチン
グ素子Ｑ２の駆動信号のオン時間を変化させるためのパ
ルス幅変調回路５が追加されている。図６の制御例に示
すように、スイッチング素子Ｑ１，Ｑ２の駆動信号の周
波数を一定とし、スイッチング素子Ｑ２のオン時間を短
くすることで調光制御を行う。
路図である。本実施例では、放電灯ｌａを負荷とするイ
ンバータにおいて、出力を可変として、放電灯ｌａを調
光制御可能としている。基本の発振信号を生成する発振
器２と、高電位側のスイッチング素子Ｑ１を駆動するた
めのレベルシフター３、調光信号４に応じてスイッチン
グ素子Ｑ２の駆動信号のオン時間を変化させるためのパ
ルス幅変調回路５が追加されている。図６の制御例に示
すように、スイッチング素子Ｑ１，Ｑ２の駆動信号の周
波数を一定とし、スイッチング素子Ｑ２のオン時間を短
くすることで調光制御を行う。
【００１５】図６の制御例では、インバータ負荷回路の
動作周波数は固定とし、スイッチング素子Ｑ２のオン時
間を調整するだけで良いので、制御は容易である。ま
た、動作周波数を無負荷共振点に近い周波数に選ぶこと
により、放電灯ｌａの印加電圧を高く維持することがで
き、調光下限での立ち消え防止に効果がある。また、図
７の制御例に示すように、スイッチング素子Ｑ１，Ｑ２
の駆動信号の周波数を変化させても調光できることは言
うまでも無い。
動作周波数は固定とし、スイッチング素子Ｑ２のオン時
間を調整するだけで良いので、制御は容易である。ま
た、動作周波数を無負荷共振点に近い周波数に選ぶこと
により、放電灯ｌａの印加電圧を高く維持することがで
き、調光下限での立ち消え防止に効果がある。また、図
７の制御例に示すように、スイッチング素子Ｑ１，Ｑ２
の駆動信号の周波数を変化させても調光できることは言
うまでも無い。
【００１６】（実施例４）図８は本発明の実施例４の回
路図である。本実施例では、低電圧側のスイッチング素
子Ｑ２と、これに直列接続されたダイオードＤ２を、入
力力率改善用のチョッパ回路の構成部品として兼用した
ものである。図１の回路と比較すると、交流電源Ｖｓを
全波整流器ＤＢで整流した電圧をインダクタＬ３を介し
て、スイッチング素子Ｑ２の両端に接続した点が異な
る。スイッチング素子Ｑ１，Ｑ２の駆動は実施例１と同
様に、同期してオン・オフ駆動する。スイッチング素子
Ｑ２はオン時に全波整流器ＤＢで整流された電源電圧を
インダクタＬ３を介して短絡し、インダクタＬ３に電流
を流す。スイッチング素子Ｑ２のオフ時には全波整流器
ＤＢで整流された電源電圧にインダクタＬ３の誘導起電
圧を重畳してダイオードＤ２を介して電解コンデンサＣ
１を充電する。すなわち、スイッチング素子Ｑ２とダイ
オードＤ２は、昇圧チョッパ回路のスイッチング素子と
して兼用される。本実施例では、高入力力率のインバー
タ回路となる利点がある。その他の効果は、先の実施例
と同様である。
路図である。本実施例では、低電圧側のスイッチング素
子Ｑ２と、これに直列接続されたダイオードＤ２を、入
力力率改善用のチョッパ回路の構成部品として兼用した
ものである。図１の回路と比較すると、交流電源Ｖｓを
全波整流器ＤＢで整流した電圧をインダクタＬ３を介し
て、スイッチング素子Ｑ２の両端に接続した点が異な
る。スイッチング素子Ｑ１，Ｑ２の駆動は実施例１と同
様に、同期してオン・オフ駆動する。スイッチング素子
Ｑ２はオン時に全波整流器ＤＢで整流された電源電圧を
インダクタＬ３を介して短絡し、インダクタＬ３に電流
を流す。スイッチング素子Ｑ２のオフ時には全波整流器
ＤＢで整流された電源電圧にインダクタＬ３の誘導起電
圧を重畳してダイオードＤ２を介して電解コンデンサＣ
１を充電する。すなわち、スイッチング素子Ｑ２とダイ
オードＤ２は、昇圧チョッパ回路のスイッチング素子と
して兼用される。本実施例では、高入力力率のインバー
タ回路となる利点がある。その他の効果は、先の実施例
と同様である。
【００１７】（実施例５）図９は本発明の実施例５の回
路図である。本実施例は、実施例３の調光インバータ
と、実施例４のチョッパスイッチ兼用インバータを組み
合わせたものである。本実施例において、スイッチング
素子Ｑ２はチョッパのスイッチング素子を兼用してい
る。また、調光信号に応じて、スイッチング素子Ｑ２の
オン時間だけを短くする。すなわち、調光すると周波数
は一定のままで、スイッチング素子Ｑ２のオン時間だけ
を短くする。これは、チョッパ回路としてみると、入力
電力が減少していくことになり、周波数を高くしていく
ことによる調光制御に比べて、入力電力の減り方が大き
いため、調光時にコンデンサＣ１の電圧Ｖｄｃが上昇し
にくい。したがって、素子の耐圧面で有利である。
路図である。本実施例は、実施例３の調光インバータ
と、実施例４のチョッパスイッチ兼用インバータを組み
合わせたものである。本実施例において、スイッチング
素子Ｑ２はチョッパのスイッチング素子を兼用してい
る。また、調光信号に応じて、スイッチング素子Ｑ２の
オン時間だけを短くする。すなわち、調光すると周波数
は一定のままで、スイッチング素子Ｑ２のオン時間だけ
を短くする。これは、チョッパ回路としてみると、入力
電力が減少していくことになり、周波数を高くしていく
ことによる調光制御に比べて、入力電力の減り方が大き
いため、調光時にコンデンサＣ１の電圧Ｖｄｃが上昇し
にくい。したがって、素子の耐圧面で有利である。
【００１８】
【発明の効果】請求項１の発明は、直流電源の正負両極
間に第１及び第２のスイッチング素子を介してインバー
タ負荷回路を接続し、インバータ負荷回路と第１及び第
２のスイッチング素子のそれぞれの接続点と直流電源の
正負両極間にインバータ負荷回路の回生電流が直流電源
に戻る向きに第１及び第２のダイオードを接続されたイ
ンバータ装置において、インバータ負荷回路に並列にイ
ンダクタを接続したことにより、インバータ負荷回路に
高い電圧を印加でき、回路電流が少なく、高効率のイン
バータを実現でき、また、部品点数が少なく、制御も容
易であるという利点がある。
間に第１及び第２のスイッチング素子を介してインバー
タ負荷回路を接続し、インバータ負荷回路と第１及び第
２のスイッチング素子のそれぞれの接続点と直流電源の
正負両極間にインバータ負荷回路の回生電流が直流電源
に戻る向きに第１及び第２のダイオードを接続されたイ
ンバータ装置において、インバータ負荷回路に並列にイ
ンダクタを接続したことにより、インバータ負荷回路に
高い電圧を印加でき、回路電流が少なく、高効率のイン
バータを実現でき、また、部品点数が少なく、制御も容
易であるという利点がある。
【００１９】請求項２の発明によれば、インバータ負荷
回路がＬＣ直列共振回路を含むことにより、負荷への印
加電圧を高くすることができ、負荷が放電灯である場合
に有利である。また、さらに、請求項３の発明によれ
ば、一方のスイッチング素子とダイオードを昇圧チョッ
パ回路の素子として兼用できるので、簡単な回路構成で
入力力率を改善できると共に、負荷への印加電圧を高く
することができる。
回路がＬＣ直列共振回路を含むことにより、負荷への印
加電圧を高くすることができ、負荷が放電灯である場合
に有利である。また、さらに、請求項３の発明によれ
ば、一方のスイッチング素子とダイオードを昇圧チョッ
パ回路の素子として兼用できるので、簡単な回路構成で
入力力率を改善できると共に、負荷への印加電圧を高く
することができる。
【００２０】請求項４又は５の発明によれば、スイッチ
ング素子のデューティ制御又は周波数制御により、負荷
への出力を調整することができ、特に、請求項４の発明
によれば、一方のスイッチング素子の制御のみで出力を
調整することができるので、出力調整のための制御回路
を簡単化できるという効果がある。
ング素子のデューティ制御又は周波数制御により、負荷
への出力を調整することができ、特に、請求項４の発明
によれば、一方のスイッチング素子の制御のみで出力を
調整することができるので、出力調整のための制御回路
を簡単化できるという効果がある。
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例１の電流経路を説明するための
説明図である。
説明図である。
【図３】本発明の実施例１のデッドオフタイムを説明す
るための波形図である。
るための波形図である。
【図４】本発明の実施例２の回路図である。
【図５】本発明の実施例３の回路図である。
【図６】本発明の実施例３のデューティ制御による調光
動作の説明図である。
動作の説明図である。
【図７】本発明の実施例３の周波数制御による調光動作
の説明図である。
の説明図である。
【図８】本発明の実施例４の回路図である。
【図９】本発明の実施例５の回路図である。
【図１０】従来例１の回路図である。
【図１１】従来例２の回路図である。
【図１２】従来例３の回路図である。
Ｑ１，Ｑ２ スイッチング素子 Ｌ１，Ｌ２ インダクタ Ｃ１，Ｃ２ コンデンサ Ｄ１，Ｄ２ ダイオード ｌｏａｄ 負荷 １ インバータ負荷回路
フロントページの続き Ｆターム(参考） 3K072 AA01 AA02 BA03 BA05 BB01 BB10 BC01 DB03 GA02 GB16 GC04 HA06 HA10 HB03 3K098 CC56 CC62 DD22 DD37 EE14 EE32 5H007 AA03 BB01 BB03 CA02 CB05 CB12 CB22 CC03 DA05 DC07 EA02 FA20
Claims (5)
- 【請求項１】 直流電源と、直流電源の正負両極に各
一端を接続された第１及び第２のスイッチング素子と、
第１及び第２のスイッチング素子を同期してオン・オフ
駆動する手段と、第１及び第２のスイッチング素子の各
他端の間に接続されたインバータ負荷回路と、インバー
タ負荷回路と第１及び第２のスイッチング素子のそれぞ
れの接続点と直流電源の正負両極間にインバータ負荷回
路の回生電流が直流電源に戻る向きに接続された第１及
び第２のダイオードとを備えるインバータ装置におい
て、インバータ負荷回路に並列にインダクタを接続した
ことを特徴とするインバータ装置。 - 【請求項２】 請求項１において、インバータ負荷回
路は負荷とコンデンサの並列回路にインダクタを直列接
続して成ることを特徴とするインバータ装置。 - 【請求項３】 請求項１又は２において、交流電源を
整流する全波整流器の直流出力端をチョッパチョークを
介して一方のスイッチング素子の両端に接続したことを
特徴とするインバータ装置。 - 【請求項４】 請求項１又は２又は３において、第１
及び第２のスイッチング素子のオン・オフ周波数を一定
とし、一方のスイッチング素子のオン時間を可変とした
ことを特徴とするインバータ装置。 - 【請求項５】 請求項１又は２又は３において、第１
及び第２のスイッチング素子のオン・オフ周波数を可変
としたことを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36528098A JP3614011B2 (ja) | 1998-12-22 | 1998-12-22 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36528098A JP3614011B2 (ja) | 1998-12-22 | 1998-12-22 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188871A true JP2000188871A (ja) | 2000-07-04 |
| JP3614011B2 JP3614011B2 (ja) | 2005-01-26 |
Family
ID=18483879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36528098A Expired - Fee Related JP3614011B2 (ja) | 1998-12-22 | 1998-12-22 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614011B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103916040A (zh) * | 2014-03-24 | 2014-07-09 | 华为技术有限公司 | 一种逆变器拓扑电路、逆变方法及一种逆变器 |
-
1998
- 1998-12-22 JP JP36528098A patent/JP3614011B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103916040A (zh) * | 2014-03-24 | 2014-07-09 | 华为技术有限公司 | 一种逆变器拓扑电路、逆变方法及一种逆变器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3614011B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371440A (en) | High frequency miniature electronic ballast with low RFI | |
| US6034489A (en) | Electronic ballast circuit | |
| US6348767B1 (en) | Electronic ballast with continued conduction of line current | |
| WO1994022209A1 (en) | Transistor circuit for powering a fluorescent lamp | |
| JP2001112253A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5789871A (en) | Series-capacitor electronic ballast | |
| KR19990083245A (ko) | 방전램프점등장치및조명장치 | |
| JP3614011B2 (ja) | インバータ装置 | |
| KR20030023372A (ko) | 전자식 안정기의 전력공급회로 | |
| JP3758276B2 (ja) | 放電灯点灯装置 | |
| JP3493943B2 (ja) | 電源装置 | |
| JP2000188872A (ja) | インバータ装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3820902B2 (ja) | 放電灯点灯装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP3931591B2 (ja) | 電源装置 | |
| JP3400594B2 (ja) | 電源装置 | |
| JP3259337B2 (ja) | 電力変換装置 | |
| JPH10271846A (ja) | 電源装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JPH10106786A (ja) | 電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP2000217366A (ja) | 電源装置 | |
| JP2000188878A (ja) | 電源装置 | |
| JPH10285946A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |