JPH07123737A

JPH07123737A - インバータ装置

Info

Publication number: JPH07123737A
Application number: JP5267639A
Authority: JP
Inventors: Minoru Maehara; 稔前原
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1993-10-26
Filing date: 1993-10-26
Publication date: 1995-05-12
Anticipated expiration: 2018-07-22
Also published as: JP3429538B2

Abstract

(57)【要約】【目的】入力電流歪みを改善し、電源投入時の突入電流
を抑制し、広範囲の電源電圧に対応できる簡単な構成の
インバータ装置を提供する。【構成】交流電源Ｖｓを整流してスイッチング素子とイ
ンダクタを介して電解コンデンサＣ１に平滑直流電圧を
出力する昇圧又は昇降圧チョッパー回路１を備え、前記
平滑直流電圧を高周波に変換して負荷３に供給するイン
バータ回路２を備え、前記インバータ回路２は降圧チョ
ッパーを兼用するスイッチング素子を有し、前記昇圧又
は昇降圧チョッパー回路１のスイッチング素子とインバ
ータ回路２のスイッチング素子のオン・オフのタイミン
グを制御して、降圧、昇降圧、昇圧のいずれのチョッパ
ー回路としても動作させ得る制御回路４を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、商用交流電源を整流・
平滑した直流電源を高周波に変換して負荷に供給するイ
ンバータ装置に関するものであり、例えば、放電灯の高
周波点灯装置の電子安定器に利用されるものである。

【０００２】

【従来の技術】図２４は従来のインバータ装置の回路図
である。図中、１１は昇圧チョッパー、１２はハーフブ
リッジインバータ、１３は突入電流抑制回路である。以
下、その回路構成について説明する。交流電源Ｖｓはフ
ィルタ回路ＦＴを介してダイオードブリッジＤＢの交流
入力端子に接続されている。ダイオードブリッジＤＢの
直流出力端子には、インダクタＬ２とトランジスタＱ３
の直列回路が突入電流抑制回路３を介して接続されてい
る。トランジスタＱ３の両端には、ダイオードＤ３を介
して平滑用のコンデンサＣ１が接続されている。コンデ
ンサＣ１の両端には、トランジスタＱ１，Ｑ２の直列回
路とコンデンサＣ３，Ｃ４の直列回路が並列的に接続さ
れている。各トランジスタＱ１，Ｑ２には、それぞれダ
イオードＤ１，Ｄ２が逆並列接続されている。トランジ
スタＱ１，Ｑ２の接続点とコンデンサＣ３，Ｃ４の接続
点の間には、共振用のインダクタＬ１を介して負荷とし
て放電灯Ｌａが接続されている。放電灯Ｌａのフィラメ
ントの非電源側端子間には、共振用のコンデンサＣ２が
並列接続されている。ハーフブリッジインバータ１２で
は、トランジスタＱ１，Ｑ２は交互にオン・オフ動作
し、インダクタＬ１とコンデンサＣ２の共振作用により
放電灯Ｌａに高周波の正弦波電圧が印加される。また、
昇圧チョッパー１１では、トランジスタＱ３はオン・オ
フ動作し、トランジスタＱ３のオン時にはインダクタＬ
２に電源電圧に応じた電磁エネルギーを蓄え、トランジ
スタＱ３のオフ時に電源電圧とインダクタＬ２の誘起電
圧を重畳してコンデンサＣ１を充電する。フィルタ回路
ＦＴは昇圧チョッパー１１に流れるスイッチング電流の
高周波分を除去する。突入電流抑制回路１３は、具体的
には図２５に示すようにサイリスタＱ５を用いたものが
一般的である。この回路では、抵抗Ｒと並列に接続され
たサイリスタＱ５は電源投入時にはオフされており、電
源投入後、所定時間が経過すると、タイマー回路１５に
よりトリガーされて、サイリスタＱ５がオンされる。し
たがって、電源投入後、所定時間は抵抗Ｒにより突入電
流が抑制されるものであり、所定時間の経過後は、抵抗
Ｒと並列に接続されたサイリスタＱ５が導通することに
より、抵抗Ｒによる電力ロスが低減されるものである。
また、図２６に示すように、バイポーラトランジスタ等
のスイッチング素子Ｑ４を接続しただけの回路もあり、
この場合には、電源電圧の０ボルト付近でスイッチング
素子Ｑ４をオンさせるゼロクロス・スイッチングが行わ
れることが一般的である。

【０００３】

【発明が解決しようとする課題】このようなインバータ
装置の課題として、入力電流歪みの改善、電源投入
時の突入電流の抑制の２つが挙げられ、更に世界中の
広範囲な電源電圧に対応すること（例えば１００Ｖ、２
００Ｖ、２４０Ｖの全てに使用可能とすること）等も要
求されるようになっている。このうち、課題の入力電
流歪みの改善については、昇圧チョッパーがほぼ電源電
圧に比例した電流を流すので満足する。また、課題の
電源投入時の突入電流の抑制については、突入電流抑制
回路により満足することができる。さらに、課題の世
界中の広範囲な電源電圧に対応することについては、昇
圧チョッパーの出力電圧、すなわち、コンデンサＣ１の
電圧を電源電圧によらず、一定化するように制御すれば
良い。ただし、この制御は昇圧チョッパーにおけるトラ
ンジスタＱ３のオンデューティ又はスイッチング周波数
を変えることで行うものであるが、この変化幅を相当広
くせねばならず、制御回路が複雑になる。さらに、これ
に加えてインバータの出力を変化させる、すなわち、負
荷が変動する場合にも適用しようとすると、さらに制御
は複雑になり、設計も困難になる。また、図２４の従来
例では、入力電流歪みを改善するために、昇圧チョッパ
ーが必要となり、突入電流抑制のためにサイリスタ等を
設けているため、インバータ以外にスイッチング素子が
２個必要であり、コストが高くなり、回路が複雑とな
る。

【０００４】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、入力電流歪みを
改善し、電源投入時の突入電流を抑制し、広範囲の電源
電圧に対応できる簡単な構成のインバータ装置を提供す
ることにある。

【０００５】

【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図１に示す
ように、交流電源Ｖｓを整流してスイッチング素子とイ
ンダクタを介して電解コンデンサＣ１に平滑直流電圧を
出力する昇圧又は昇降圧チョッパー回路１を備え、前記
平滑直流電圧を高周波に変換して負荷３に供給するイン
バータ回路２を備え、前記インバータ回路２は降圧チョ
ッパーを兼用するスイッチング素子を有し、前記昇圧又
は昇降圧チョッパー回路１のスイッチング素子とインバ
ータ回路２のスイッチング素子のオン・オフのタイミン
グを制御して、降圧、昇降圧、昇圧のいずれのチョッパ
ー回路としても動作させ得る制御回路４を有することを
特徴とするものである。

【０００６】

【作用】本発明によれば、昇圧チョッパー又は昇降圧チ
ョッパーのいずれかの動作を行うことにより入力電流歪
みを改善することができ、また、降圧チョッパー又は昇
降圧チョッパーのいずれかの動作を行うことにより突入
電流を抑制することができる。さらに、複数のチョッパ
ー動作を切り換えることで、広範囲の電源電圧に対応す
ることができる。また、本発明は、昇圧又は昇降圧チョ
ッパー回路１のインダクタが従来例における突入電流抑
制回路３を兼用している。本発明の更に詳しい作用につ
いては、以下に述べる実施例の説明において詳述され
る。

【０００７】

【実施例】図２は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。交流電源Ｖｓは
フィルタ回路ＦＴを介してダイオードブリッジＤＢの交
流入力端子に接続されている。ダイオードブリッジＤＢ
の直流出力端子には、インダクタＬ２とトランジスタＱ
３の直列回路が接続されている。インダクタＬ２の両端
には、ダイオードＤ３，Ｄ５を介してコンデンサＣ１が
接続されている。コンデンサＣ１の両端には、コンデン
サＣ３，Ｃ４の直列回路が並列接続されると共に、トラ
ンジスタＱ１，Ｑ２の直列回路がダイオードＤ４を介し
て並列接続されている。トランジスタＱ１にはダイオー
ドＤ１が逆並列接続されている。トランジスタＱ２とダ
イオードＤ４の直列回路にはダイオードＤ２が逆並列接
続されている。トランジスタＱ１，Ｑ２の接続点と、コ
ンデンサＣ３，Ｃ４の接続点の間に、共振用のインダク
タＬ１を介して放電灯Ｌａが接続されている。放電灯Ｌ
ａのフィラメントの非電源側端子間には共振用のコンデ
ンサＣ２が並列接続されている。トランジスタＱ１，Ｑ
２，Ｑ３は制御回路Ｓによりそれぞれオン・オフ制御さ
れている。トランジスタＱ３が昇圧チョッパー、昇降圧
チョッパーとして作用するスイッチング素子であり、ト
ランジスタＱ２が降圧チョッパーとして作用するスイッ
チング素子である。そして、トランジスタＱ１，Ｑ２は
インバータとして作用するスイッチング素子である。本
実施例では、制御回路ＳによりトランジスタＱ１，Ｑ
２，Ｑ３の相互のタイミングを制御し、降圧チョッパ
ー、昇降圧チョッパー、昇圧チョッパーのいずれにも動
作させ得るものである。

【０００８】以下、本実施例の動作について説明する。
まず、降圧チョッパー動作について説明する。この動作
での制御信号は図３のようになり、トランジスタＱ３は
常にオフである。また、トランジスタＱ１，Ｑ２は交互
にオン・オフする。トランジスタＱ２がオンのときは、
図６に示すように、ダイオードブリッジＤＢ、インダク
タＬ２、ダイオードＤ３、コンデンサＣ１、ダイオード
Ｄ２、トランジスタＱ２、ダイオードブリッジＤＢを通
る経路で電流が流れて、コンデンサＣ１を充電しつつ、
インダクタＬ２にエネルギーを蓄積する。トランジスタ
Ｑ２がオフのときは、図７に示すように、インダクタＬ
２、ダイオードＤ３、コンデンサＣ１、ダイオードＤ
５、インダクタＬ２を通る経路で電流が流れて、インダ
クタＬ２の誘起電圧でコンデンサＣ１を充電する。そし
て、トランジスタＱ１とトランジスタＱ２を相反するよ
うにオン・オフさせることにより、ハーフブリッジイン
バータが動作し、負荷に高周波を出力することができ
る。なお、図６〜図１１では、動作に無関係の素子は図
示を省略してある。

【０００９】次に、昇降圧チョッパー動作について説明
する。この動作での制御信号は図４のようになり、トラ
ンジスタＱ３とトランジスタＱ２は同期してオン・オフ
する。トランジスタＱ３，Ｑ２がオンのときは、図８に
示すように、ダイオードブリッジＤＢ、インダクタＬ
２、トランジスタＱ３、ダイオードブリッジＤＢを通る
経路で電流が流れて、インダクタＬ２にエネルギーを蓄
積する。また、トランジスタＱ３，Ｑ２がオフのとき
は、図９に示すように、インダクタＬ２、ダイオードＤ
３、コンデンサＣ１、ダイオードＤ５、インダクタＬ２
を通る経路で電流が流れて、インダクタＬ２の誘起電圧
でコンデンサＣ１を充電する。すなわち、トランジスタ
Ｑ３は昇降圧チョッパー用のスイッチング素子として作
用する。そして、トランジスタＱ１とトランジスタＱ２
を相反するようにオン・オフさせることにより、ハーフ
ブリッジインバータが動作し、負荷に高周波を出力する
ことができる。

【００１０】次に、昇圧チョッパー動作について説明す
る。この動作での制御信号は図５のようになり、トラン
ジスタＱ３とトランジスタＱ２は反転してオン・オフす
る。トランジスタＱ３がオン、トランジスタＱ２がオフ
のときは、図１０に示すように、ダイオードブリッジＤ
Ｂ、インダクタＬ２、トランジスタＱ３、ダイオードブ
リッジＤＢを通る経路で電流が流れて、インダクタＬ２
にエネルギーを蓄積する。また、トランジスタＱ３がオ
フ、トランジスタＱ２がオンのときは、図１１に示すよ
うに、ダイオードブリッジＤＢ、インダクタＬ２、ダイ
オードＤ３、コンデンサＣ１、ダイオードＤ２、トラン
ジスタＱ２、ダイオードブリッジＤＢを通る経路で電流
が流れて、インダクタＬ２の誘起電圧を電源電圧に重畳
してコンデンサＣ１を充電する。そして、トランジスタ
Ｑ１とトランジスタＱ２を相反するようにオン・オフさ
せることにより、ハーフブリッジインバータが動作し、
負荷に高周波を出力することができる。

【００１１】以上のように、トランジスタＱ３を常にオ
フすれば、降圧チョッパーとして動作し、トランジスタ
Ｑ３をトランジスタＱ２と同期してオン・オフさせれ
ば、昇降圧チョッパーとして動作し、トランジスタＱ３
をトランジスタＱ２と反転してオン・オフさせれば、昇
圧チョッパーとして動作することが分かる。したがっ
て、トランジスタＱ３のオン・オフ、又はトランジスタ
Ｑ３とトランジスタＱ２の同期・反転を制御回路Ｓで制
御すれば、上記いずれのチョッパーとしても働く。

【００１２】したがって、例えば、電源投入時の突入電
流を抑制するには、コンデンサＣ１が充電されるまでは
トランジスタＱ３をオフさせて、トランジスタＱ１とト
ランジスタＱ２だけをオン・オフさせれば、降圧チョッ
パーの作用で、突入電流を抑制することができる。特
に、トランジスタＱ２のオン時間を適度に変化させて、
徐々にコンデンサＣ１が充電されるように制御すれば効
果的である。また、コンデンサＣ１を充電した後の定常
時においては、トランジスタＱ３をトランジスタＱ２と
相反するようにオン・オフさせることにより、昇圧チョ
ッパーとして動作し、入力電流歪みが改善される。そし
て、トランジスタＱ１とトランジスタＱ２は相反してオ
ン・オフさせて、インバータとして動作させる。

【００１３】また、広範囲の電源電圧に対応するには、
２００Ｖのときには、トランジスタＱ３をトランジスタ
Ｑ２と同期してオン・オフ動作させて昇降圧チョッパー
動作を行い、１００Ｖのときには、トランジスタＱ３を
トランジスタＱ２と反転してオン・オフ動作させて昇圧
チョッパー動作を行うことにより、コンデンサＣ１の電
圧が同じになるように制御すれば良い。このようにすれ
ば、従来例に比べて制御が格段に容易になる。これによ
って、従来例に比べて、主回路の部品点数は殆ど増やさ
ずに、インバータとチョッパーのスイッチング素子のオ
ン・オフのタイミングを変えるだけで昇圧、昇降圧、降
圧の３種類のチョッパー動作が可能である。

【００１４】次に、定常時の出力制御を行うには、トラ
ンジスタＱ１、トランジスタＱ２は常に一定の周波数で
オン・オフし、インバータ動作させる。トランジスタＱ
３とトランジスタＱ２の位相差を０度〜１８０度（１８
０度〜３６０度）の間で連続的に変化可能にする。トラ
ンジスタＱ３とトランジスタＱ２が同期してオン・オフ
動作するときには、位相差が０度となり、昇降圧チョッ
パーとして動作する。トランジスタＱ３とトランジスタ
Ｑ２が反転してオン・オフ動作するときには、位相差が
１８０度となり、昇圧チョッパーとして動作する。い
ま、トランジスタＱ３とトランジスタＱ２の位相差θが
０度〜１８０度又は１８０度〜３６０度のときには、昇
圧チョッパーと昇降圧チョッパーの中間的な動作とな
る。これらの動作の違いは、コンデンサＣ１に得られる
直流電圧Ｖｄｃの違いになって現れる。簡単のため、昇
圧チョッパー動作のときにＶｄｃ＝３００Ｖ、昇降圧チ
ョッパー動作のときにＶｄｃ＝１５０Ｖとすると、トラ
ンジスタＱ３とトランジスタＱ２の位相差θを変えるこ
とでコンデンサＣ１に得られる直流電圧Ｖｄｃは１５０
〜３００Ｖの範囲で変化させることができる。

【００１５】コンデンサＣ１はインバータの直流電源と
なっており、インバータの発振周波数が一定であれば、
その出力はほぼ入力直流電圧の大きさに比例して変化す
る。したがって、トランジスタＱ３とトランジスタＱ２
の位相差を変化させることでコンデンサＣ１に得られる
直流電圧Ｖｄｃの大きさを変化させることができ、この
ため、インバータの出力も変化する。すなわち、インバ
ータの出力をトランジスタＱ３とトランジスタＱ２の位
相差によって制御でき、トランジスタＱ１、トランジス
タＱ２の周波数を変える必要がなく、制御回路が簡単化
される。

【００１６】上述のチョッパー動作の切換えは交流電源
Ｖｓの１００Ｖ、２００Ｖの定格による切換えだけでな
く、商用周期内での電源電圧の変化に応じて切換えても
よい。例えば、電源電圧のピーク値をＶｐとしたとき、
電源電圧がＶｐ／２より低いときには昇圧チョッパー動
作、Ｖｐ／２より高いときには昇降圧チョッパー動作と
するような制御をしても良い。以上の制御例は、以下の
実施例においても適用可能であり、また、ここで述べて
いない制御例についても一部の実施例を除いて適用可能
である。本実施例では負荷は放電灯としているが、放電
灯に限定するものではなく、また、インダクタＬ１とコ
ンデンサＣ２の共振回路に限定する必要もない。

【００１７】図１２は本発明の第２実施例の回路図であ
る。図２の実施例に比べると、ダイオードＤ３の接続箇
所がトランジスタＱ１の側からトランジスタＱ２の側に
変わった点が異なる。ダイオードＤ３は、トランジスタ
Ｑ３がオンのときにコンデンサＣ１が短絡することを防
止するためのものであり、その接続箇所はトランジスタ
Ｑ１、トランジスタＱ２のどちらの側でも良い。その他
の構成及び動作については、図２の実施例と同様であ
る。

【００１８】図１３は本発明の第３実施例の回路図であ
る。図１２の実施例において、インダクタＬ２をダイオ
ードブリッジＤＢの負極側へ接続したものである。その
場合、ダイオードＤ４はトランジスタＱ１の側に接続す
る必要がある。また、ダイオードＤ５は図示されたよう
に接続される。ダイオードＤ３については、トランジス
タＱ１の側に接続しているが、これは、上述のようにト
ランジスタＱ２の側に接続しても良い。本実施例では、
トランジスタＱ１が降圧チョッパーのスイッチング素子
として作用する。したがって、図２の実施例において述
べたトランジスタＱ２の動作は、本実施例のトランジス
タＱ１の動作にもそのまま適用される。すなわち、トラ
ンジスタＱ１、トランジスタＱ２は交互にオン・オフし
ており、トランジスタＱ３を常にオフすれば降圧チョッ
パーとして動作し、トランジスタＱ３とトランジスタＱ
１を同期してオン・オフ動作させれば、昇降圧チョッパ
ーとして動作し、トランジスタＱ３とトランジスタＱ１
を反転してオン・オフ動作させれば、昇圧チョッパーと
して動作する。なお、ダイオードＤ３はトランジスタＱ
２の側でもよいが、図１３の実施例のように、トランジ
スタＱ１の側とすれば、トランジスタＱ２、トランジス
タＱ３のエミッタが共通となり、駆動は簡単となるの
で、制御回路の構成も簡単となる。

【００１９】図１４は本発明の第４実施例の回路図であ
る。本実施例では、変形ハーフブリッジインバータに本
発明を応用したものであり、トランジスタＱ２が降圧チ
ョッパー用のスイッチング素子として動作している。ダ
イオードＤ１〜Ｄ５の役割は、図２の実施例と同じもの
には同じ記号を付している。また、トランジスタＱ１、
トランジスタＱ２、トランジスタＱ３の関係は図２の実
施例と同じである。

【００２０】図１５は本発明の第５実施例の回路図であ
る。本実施例では、図１４のインダクタＬ２をダイオー
ドブリッジＤＢの負極側に接続したものである。トラン
ジスタＱ１は降圧チョッパー用のスイッチング素子とし
て動作している。ダイオードＤ１〜Ｄ５の役割は、図１
４の実施例と同じものには同じ記号を付している。

【００２１】図１６は本発明の第６実施例の回路図であ
る。本実施例は、一石インバータへの応用例であり、ト
ランジスタＱ１がオン・オフすることで負荷に高周波電
力が出力される。一石インバータはスイッチング素子が
１個なので、必然的にトランジスタＱ１が降圧チョッパ
ー用のスイッチング素子となる。まず、降圧チョッパー
動作について説明すると、トランジスタＱ３は常にオフ
であり、トランジスタＱ１がオンのときには、ダイオー
ドブリッジＤＢ、インダクタＬ２、ダイオードＤ３、コ
ンデンサＣ１、ダイオードＤ１、トランジスタＱ１、ダ
イオードブリッジＤＢを通る経路で電流が流れる。ま
た、トランジスタＱ１がオフのときには、インダクタＬ
２、ダイオードＤ３、コンデンサＣ１、ダイオードＤ
５、インダクタＬ２を通る経路で電流が流れる。トラン
ジスタＱ１は降圧チョッパーのスイッチング素子として
作用すると同時に、インバータのスイッチング素子とし
ても働き、負荷に高周波電力を与える。次に、昇降圧チ
ョッパー動作について説明する。トランジスタＱ３がオ
ン、トランジスタＱ１もオンのときには、ダイオードブ
リッジＤＢ、インダクタＬ２、トランジスタＱ３、ダイ
オードブリッジＤＢを通る経路で電流が流れる。また、
トランジスタＱ３がオフ、トランジスタＱ１もオフのと
きには、インダクタＬ２、ダイオードＤ３、コンデンサ
Ｃ１、ダイオードＤ５、インダクタＬ２を通る経路で電
流が流れる。次に、昇圧チョッパー動作について説明す
る。トランジスタＱ３がオン、トランジスタＱ１がオフ
のときには、ダイオードブリッジＤＢ、インダクタＬ
２、トランジスタＱ３、ダイオードブリッジＤＢを通る
経路で電流が流れる。また、トランジスタＱ３がオフ、
トランジスタＱ１がオンのときには、ダイオードブリッ
ジＤＢ、インダクタＬ２、ダイオードＤ３、コンデンサ
Ｃ１、ダイオードＤ１、トランジスタＱ１、ダイオード
ブリッジＤＢを通る経路で電流が流れる。したがって、
トランジスタＱ３のオン・オフ、又はトランジスタＱ３
とトランジスタＱ１の同期・反転を制御回路Ｓで制御す
れば、上記いずれのチョッパーとしても働く。

【００２２】図１７は本発明の第７実施例の回路図であ
る。本実施例は、プッシュプルインバータへの応用例で
あり、トランジスタＱ１とトランジスタＱ２は交互にオ
ン・オフし、コンデンサＣ２とトランスＴのリーケージ
インダクタンスが共振し、トランスＴの２次側に接続さ
れた負荷に高周波電力が印加される。図１７の実施例で
は、トランジスタＱ２が降圧チョッパーのスイッチング
素子としても作用する。まず、降圧チョッパー動作につ
いて説明すると、トランジスタＱ３は常にオフしてお
り、トランジスタＱ２がオンのときには、ダイオードブ
リッジＤＢ、インダクタＬ２、ダイオードＤ３、コンデ
ンサＣ１、ダイオードＤ２、トランジスタＱ２、ダイオ
ードブリッジＤＢを通る経路で電流が流れる。また、ト
ランジスタＱ２がオフのときには、インダクタＬ２、ダ
イオードＤ３、コンデンサＣ１、ダイオードＤ５、イン
ダクタＬ２を通る経路で電流が流れる。次に、昇降圧チ
ョッパー動作について説明する。この場合には、トラン
ジスタＱ３とトランジスタＱ２が同期してオン・オフ動
作を行う。トランジスタＱ３、トランジスタＱ２がオン
のときには、ダイオードブリッジＤＢ、インダクタＬ
２、トランジスタＱ３、ダイオードブリッジＤＢを通る
経路で電流が流れる。トランジスタＱ３、トランジスタ
Ｑ２がオフのときには、インダクタＬ２、ダイオードＤ
３、コンデンサＣ１、ダイオードＤ５、インダクタＬ２
を通る経路で電流が流れる。次に、昇圧チョッパー動作
について説明する。この場合には、トランジスタＱ３と
トランジスタＱ２は反転してオン・オフ動作を行う。ト
ランジスタＱ３がオン、トランジスタＱ２がオフのとき
には、ダイオードブリッジＤＢ、インダクタＬ２、トラ
ンジスタＱ３、ダイオードブリッジＤＢを通る経路で電
流が流れる。トランジスタＱ３がオフ、トランジスタＱ
２がオンのときには、ダイオードブリッジＤＢ、インダ
クタＬ２、ダイオードＤ３、コンデンサＣ１、ダイオー
ドＤ２、トランジスタＱ２、ダイオードブリッジＤＢを
通る経路で電流が流れる。したがって、トランジスタＱ
３のオン・オフ、又はトランジスタＱ３とトランジスタ
Ｑ２の同期・反転を制御回路Ｓで制御すれば、上記いず
れのチョッパーとしても働く。

【００２３】図１８は本発明の第８実施例の回路図であ
る。本実施例は、プッシュプルインバータへの他の応用
例であり、一方のトランジスタＱ１を降圧チョッパーの
スイッチング素子として兼用し、他方のトランジスタＱ
２を昇圧、昇降圧チョッパーのスイッチング素子として
兼用したものである。この回路は降圧チョッパー又は昇
降圧チョッパー動作時には、インバータ動作が不可能で
あるが、昇圧チョッパー動作時にはインバータ動作が可
能である。電源投入時には、突入電流の抑制のために、
降圧又は昇降圧チョッパー動作を行い、インバータは不
動作とする。そして、電解コンデンサＣ１が充電された
定常状態では、入力電流歪みを改善するために、昇圧チ
ョッパーを行い、インバータも動作させる。このため、
定常状態での制御の自由度は少ないが、回路素子が１つ
減り、構成が簡単でコストも安くなる。

【００２４】図１９は本発明の第９実施例の回路図であ
る。本実施例は、フルブリッジインバータへの応用例で
あり、図１８の実施例と同じく、トランジスタＱ４を昇
圧、昇降圧チョッパーのスイッチング素子として兼用
し、トランジスタＱ２を降圧チョッパーのスイッング素
子として兼用したものである。この実施例でも、昇圧チ
ョッパー動作時にしかインバータ動作ができない。した
がって、電源投入時には、突入電流の抑制のために、降
圧又は昇降圧チョッパー動作を行い、インバータは不動
作とする。そして、電解コンデンサＣ１が充電された定
常状態では、入力電流歪みを改善するために、昇圧チョ
ッパーを行い、インバータも動作させる。本実施例の効
果は図１８の実施例と同様である。

【００２５】図２０は本発明の第１０実施例の回路図で
ある。本実施例は、図２の実施例において、トランジス
タＱ３の接続箇所を変更したものであり、トランジスタ
Ｑ３をダイオードＤ３とトランジスタＱ１の直列回路と
並列的に接続したものである。この場合、昇圧チョッパ
ー動作時にはインバータ動作ができない。降圧チョッパ
ーのスイッチング素子はトランジスタＱ２であり、この
とき、トランジスタＱ３は常にオフしておく必要があ
る。昇降圧チョッパーはトランジスタＱ３とトランジス
タＱ２が同期してオン・オフすればよい。電源投入時に
は、突入電流抑制のためには降圧又は昇降圧チョッパー
を動作させ、電解コンデンサＣ１が充電された後の定常
状態では、入力電流歪みの改善のために、昇降圧チョッ
パーを動作させる。

【００２６】図２１は本発明の第１１実施例の回路図で
ある。本実施例では、図２の実施例において、インダク
タＬ２を交流電源Ｖｓの側へ移し、さらにトランスＴの
１次巻線で構成したものである。このトランスＴの２次
巻線出力をダイオードブリッジＤＢ２で整流し、コンデ
ンサＣ１に接続したものである。トランジスタＱ３を常
にオフすると、トランジスタＱ２が降圧チョッパーのス
イッチング素子として働く。トランジスタＱ３をオン・
オフさせ、トランジスタＱ２と同期してオン・オフさせ
ると昇降圧チョッパーとなる。トランジスタＱ３をオン
・オフさせ、トランジスタＱ２と反転してオン・オフさ
せると昇圧チョッパーとなる。ただし、トランスＴの巻
数比を変えると、昇降圧チョッパーと昇圧チョッパーの
区別がなくなる場合もあり得る。効果については他の実
施例と同様である。また、図２２に示した本発明の第１
２実施例のように、ダイオードブリッジＤＢの直流側に
トランスＴの１次巻線を接続しても良い。

【００２７】図２３は本発明の第１３実施例の回路図で
ある。本実施例は、図１６に示した一石インバータのイ
ンダクタＬ３とインダクタＬ１をリーケージトランスＴ
のリーケージインダクタンスにより構成したものであ
る。動作については図１６の実施例と同様であり、効果
も同様である。

【００２８】

【発明の効果】本発明は、昇圧又は昇降圧チョッパーと
降圧チョッパー兼用インバータと、両回路のスイッチン
グ素子のオン・オフのタイミングを連動させて、インバ
ータ動作をさせながら降圧チョッパー、昇降圧チョッパ
ー、昇圧チョッパーのいずれの回路としても動作させる
ことができる制御回路を有することで、入力電流歪みの
改善、電源投入時の突入電流の抑制及び広範囲の電源電
圧への対応が可能で、且つ簡単な構成のインバータ装置
が実現できる。

【図面の簡単な説明】

【図１】本発明の基本構成を示すブロック回路図であ
る。

【図２】本発明の第１実施例の回路図である。

【図３】本発明の第１実施例の降圧チョッパー動作時の
制御信号の波形図である。

【図４】本発明の第１実施例の昇降圧チョッパー動作時
の制御信号の波形図である。

【図５】本発明の第１実施例の降圧チョッパー動作時の
制御信号の波形図である。

【図６】本発明の第１実施例の降圧チョッパー動作時の
回路図である。

【図７】本発明の第１実施例の降圧チョッパー動作時の
回路図である。

【図８】本発明の第１実施例の昇降圧チョッパー動作時
の回路図である。

【図９】本発明の第１実施例の昇降圧チョッパー動作時
の回路図である。

【図１０】本発明の第１実施例の昇圧チョッパー動作時
の回路図である。

【図１１】本発明の第１実施例の昇圧チョッパー動作時
の回路図である。

【図１２】本発明の第２実施例の回路図である。

【図１３】本発明の第３実施例の回路図である。

【図１４】本発明の第４実施例の回路図である。

【図１５】本発明の第５実施例の回路図である。

【図１６】本発明の第６実施例の回路図である。

【図１７】本発明の第７実施例の回路図である。

【図１８】本発明の第８実施例の回路図である。

【図１９】本発明の第９実施例の回路図である。

【図２０】本発明の第１０実施例の回路図である。

【図２１】本発明の第１１実施例の回路図である。

【図２２】本発明の第１２実施例の回路図である。

【図２３】本発明の第１３実施例の回路図である。

【図２４】従来のチョッパー付きインバータ装置の回路
図である。

【図２５】従来の突入電流抑制回路付きのインバータ装
置の回路図である。

【図２６】従来の突入電流抑制回路付きの他のインバー
タ装置の回路図である。

【符号の説明】

Ｑ１〜Ｑ３トランジスタＬ１〜Ｌ３インダクタＣ１〜Ｃ４コンデンサＤ１〜Ｄ５ダイオードＤＢダイオードブリッジＦＴフィルタ回路Ｖｓ交流電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０５Ｂ 41/24 Ｋ 9249−3ＫＵ 9249−3Ｋ 41/29 Ｃ 9249−3Ｋ

Claims

【特許請求の範囲】

【請求項１】交流電源を整流してスイッチング素子
とインダクタを介して電解コンデンサに平滑直流電圧を
出力する昇圧又は昇降圧チョッパー回路を備え、前記平
滑直流電圧を高周波に変換して負荷に供給するインバー
タ回路を備え、前記インバータ回路は昇圧又は昇降圧チ
ョッパーを兼用するスイッチング素子を有し、前記昇圧
又は昇降圧チョッパー回路のスイッチング素子とインバ
ータ回路のスイッチング素子のオン・オフのタイミング
を制御して、降圧、昇降圧、昇圧のいずれのチョッパー
回路としても動作させ得る制御回路を有することを特徴
とするインバータ装置。
【請求項２】インバータ回路はハーフブリッジイン
バータ、一石インバータ、フルブリッジインバータ又は
プッシュプルインバータのいずれかであることを特徴と
する請求項１記載のインバータ装置。
【請求項３】インバータ回路は昇圧又は昇降圧チョ
ッパーのスイッチング素子を兼用していることを特徴と
する請求項１又は２に記載のインバータ装置。
【請求項４】昇圧又は昇降圧チョッパーのインダク
タをトランスの１次巻線とし、前記トランスの２次巻線
を平滑コンデンサに接続したことを特徴とする請求項１
又は２又は３に記載のインバータ装置。