JP3729050B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3729050B2 JP3729050B2 JP2000294278A JP2000294278A JP3729050B2 JP 3729050 B2 JP3729050 B2 JP 3729050B2 JP 2000294278 A JP2000294278 A JP 2000294278A JP 2000294278 A JP2000294278 A JP 2000294278A JP 3729050 B2 JP3729050 B2 JP 3729050B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- full
- power supply
- wave rectifier
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、交流電源からの入力電流歪みを改善しながら負荷に電力を供給するインバ一タ装置に関するものである。
【0002】
【従来の技術】
(従来例)
図3は従来の矩形波インバータの回路図である。交流電源Vsを全波整流器DBで全波整流し、全波整流器DBの出力VDBを昇圧チョッパ1に入力し、入力力率を改善しつつ、交流入力電圧Vinのピーク値より高い平滑直流電圧Vc1をコンデンサC1に得る。この平滑直流電圧Vc1を降圧チョッパ2に入力し、降圧された直流電圧Vc2をコンデンサC2に得る。コンデンサC2の電圧Vc2を極性反転インバータ3に入力し、負荷回路に矩形波電圧を供給する。極性反転インバータ3の負荷としては、高圧放電灯などが考えられる。
【0003】
図3の例では極性反転インバータ3としてのフルブリッジインバータの一対の直列スイッチの接続点間に、トランスTの1次巻線と放電灯laの直列回路にコンデンサC3を並列に接続した構成を取っている。放電灯laに直列接続されたトランスTは放電灯laの始動時に高圧を発生し、始動させるためのイグナイタ4の一部を構成するが、本発明には直接関係しないので、説明は省略する。
【0004】
【発明が解決しようとする課題】
図3の従来例では、入力力率改善のために降圧チョッパ2の前段に昇圧チョッパ1を設けている。従って入力電流は一旦全て昇圧チョッパ1を介して平滑コンデンサC1に流れる。このため、交流電源Vsから昇圧チョッパ1、降圧チョッパ2、極性反転インバータ3と多くの電力変換過程を経ることになり、回路効率には自ずと限界がある。また、使用する回路素子も多く、回路が大型化して高価なものになる。さらに、回路効率が良くないと素子の発熱が大きくなり、回路部品の放熱設計が難しくなり、回路が大型化する。
【0005】
本発明は上述のような点に鑑みてなされたものであり、従来例のように多くの電力変換過程を経ることなく且つ交流電源からの入力電流歪みを改善しつつ負荷回路に電力を供給でき、回路効率の良いインバータ装置を提供することを課題とする。
【0006】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、図1に示すように、交流電源Vsに接続された全波整流器DBと、全波整流器DBに並列的に接続された平滑コンデンサC1と、負荷回路を有し、交流電源電圧の絶対値VDBが所定値V0以上の期間T1に、全波整流器DBから負荷回路に電力を供給しつつ、負荷回路に入力電流を流し、入力歪を改善する第1のスイッチ手段と、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2に、平滑コンデンサC1から負荷回路に電力を供給する第2のスイッチ手段と、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2に、交流電源Vsから入力電流を流す入力歪改善手段を有することを特徴とするものである。
【0007】
具体的には、例えば図4に示すように、交流電源Vsに接続された全波整流器DBと、全波整流器DBの出力側に接続された平滑コンデンサC1と、全波整流器DBの出力端に直列接続されたインダクタL2と、交流電源Vsから全波整流器DBとインダクタL2を介して平滑コンデンサC1を充電する方向に平滑コンデンサC1と直列接続されたダイオードD1と、平滑コンデンサC1と並列に接続された第1および第2のスイッチング素子Q1,Q2の直列回路と、平滑コンデンサC1とダイオードD1の直列回路に並列に接続された第3および第4のスイッチング素子Q3,Q4の直列回路と、第1および第2のスイッチング素子Q1,Q2の接続点と第3および第4のスイッチング素子Q3,Q4の接続点の間に接続された負荷回路(インダクタL1とコンデンサC2、放電灯laの直並列回路)とを備え、第1のスイッチング素子Q1がダイオードD1の一端に第3のスイッチング素子Q3がダイオードD1の他端に接続されたインバータ装置であって、図5に示すように、交流電源電圧の絶対値VDBが所定値V0以上の期間T1には第2のスイッチング素子Q2をオン、第1および第4のスイッチング素子Q1,Q4をオフとし、第3のスイッチング素子Q3を高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2には第4のスイッチング素子Q4をオン、第2のスイッチング素子Q2をオフとし、第1および第3のスイッチング素子Q1,Q3を高周波でオン・オフさせることを特徴とするものである。また、図4の回路構成において、第3のスイッチング素子Q3を短絡させて、図10に示すように構成しても構わない。
【0008】
【発明の実施の形態】
(実施形態1)
図1は本発明の実施形態1の回路図であり、図2はその動作説明図である。本実施形態は、請求項1の構成に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBに並列的に接続された平滑コンデンサC1と、負荷回路を有し、交流電源電圧の絶対値VDBが所定値V0以上の期間T1に、全波整流器DBから負荷回路に電力を供給する第1のスイッチ手段と、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2に、平滑コンデンサC1から負荷回路に電力を供給する第2のスイッチ手段と、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2に、交流電源Vsから入力電流を流す入力歪改善手段を有することを特徴とするものである。このように、本発明では、交流電源Vsに接続された全波整流器DBと平滑コンデンサC1を有し、全波整流器DBの整流出力電圧VDBが所定値V0以上の期間T1では、負荷回路は全波整流器DBに接続され、全波整流器DBから直接電力を供給され、整流出力電圧VDBが所定値V0より小さい期間T2では、負荷回路は平滑コンデンサC1に接続され、平滑コンデンサC1から電力を供給される。また、期間T2において、全波整流器DBから入力電流を流すことにより入力歪改善作用を持ち、平滑コンデンサC1を充電する作用も持つ。以上のように、期間T1においては負荷に直接電力を供給するから、従来のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。また、期間T2においても、平滑コンデンサC1から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。
【0009】
(実施形態2)
図4は本発明の実施形態2の回路図である。本実施形態は、請求項2の構成に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBの出力側に接続された平滑コンデンサC1と、全波整流器DBの出力端に直列接続されたインダクタL2と、交流電源Vsから全波整流器DBとインダクタL2を介して平滑コンデンサC1を充電する方向に平滑コンデンサC1と直列接続されたダイオードD1と、平滑コンデンサC1と並列に接続された第1および第2のスイッチング素子Q1,Q2の直列回路と、平滑コンデンサC1とダイオードD1の直列回路に並列に接続された第3および第4のスイッチング素子Q3,Q4の直列回路と、第1および第2のスイッチング素子Q1,Q2の接続点と第3および第4のスイッチング素子Q3,Q4の接続点の間に接続された負荷回路(インダクタL1とコンデンサC2、放電灯laの直並列回路)とを備え、第1のスイッチング素子Q1がダイオードD1の一端に第3のスイッチング素子Q3がダイオードD1の他端に接続されたインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間には第2のスイッチング素子Q2をオン、第1および第4のスイッチング素子Q1,Q4をオフとし、第3のスイッチング素子Q3を高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間には第4のスイッチング素子Q4をオン、第2のスイッチング素子Q2をオフとし、第1および第3のスイッチング素子Q1,Q3を高周波でオン・オフさせることを特徴とするものである。
【0010】
各スイッチング素子Q1,Q2,Q3,Q4の動作は図5に示すとおりである。VDB≧V0の期間T1では、スイッチング素子Q2、Q3が動作する。スイッチング素子Q2は常時オン状態、スイッチング素子Q3は高周波でオン・オフする。
スイッチング素子Q3のオン時には、図6に示すように、全波整流器DB→インダクタL2→スイッチング素子Q3→インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q2→全波整流器DBの経路で負荷へ図示した向きの電流を流す。
スイッチング素子Q3のオフ時には、図7に示すように、インダクタL2の起電力により、全波整流器DB→インダクタL2→ダイオードD1→平滑コンデンサC1→全波整流器DBの経路で平滑コンデンサC1を充電するとともに、インダクタL1の起電力により、インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q2→スイッチング素子Q4の寄生ダイオード→インダクタL1の経路で負荷電流が回生する。
以上の動作により、期間T1においては入力電流が負荷回路に直接流れ込むことになる。
【0011】
VDB<V0の期間T2には、スイッチング素子Q1、Q3、Q4が動作する。スイッチング素子Q4は常時オン状態、スイッチング素子Q1、Q3は高周波でオン・オフする。
スイッチング素子Q1のオン時には、図8に示すように、平滑コンデンサC1→スイッチング素子Q1→コンデンサC2、放電灯laの並列回路→インダクタL1→スイッチング素子Q4→平滑コンデンサC1の経路で負荷へ上記とは逆向きの電流を流す。
スイッチング素子Q1のオフ時には、図9に示すように、インダクタL1の起電力により、インダクタL1→スイッチング素子Q4→スイッチング素子Q2の寄生ダイオード→コンデンサC2、放電灯laの並列回路→インダクタL1の経路で負荷電流が回生する。
【0012】
一方、電源側の電流経路については、スイッチング素子Q3がオンすると、図8に示すように、全波整流器DB→インダクタL2→スイッチング素子Q3→スイッチング素子Q4の経路で電源電圧に比例した傾きでインダクタL2の電流を増加させる。
スイッチング素子Q3がオフすると、インダクタL2の起電力により、図9に示すように、全波整流器DB→インダクタL2→ダイオードD1→平滑コンデンサC1→全波整流器DBの経路で平滑コンデンサC1を充電する。
この一連の動作は昇圧チョッパ動作であり、図1の実施形態1で述べた入力歪改善作用となる。以上の動作により、期間T2には期間T1と逆向きの負荷電流が平滑コンデンサC1から流れ、かつ入力歪改善動作も行う。
【0013】
本実施形態によれば、期間T1においては負荷に直接電力を供給するから、従来のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。期間T2においても、平滑コンデンサC1から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。また、スイッチング素子Q1、Q2、Q4は不動作の期間があり、従ってスイッチングロスが軽減され、素子発熱も低く抑えられるので、放熱設計が容易で回路の小型化が期待できる。更に従来回路と比べ使用素子数が格段に少ないので、この意味でも小型化が可能で、回路も安価になる効果がある。
【0014】
(実施形態3)
図10は本発明の実施形態3の回路図である。本実施形態は、請求項3の構成に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBの出力側に接続された平滑コンデンサC1と、全波整流器DBの出力端に直列接続されたインダクタL2と、交流電源Vsから全波整流器DBとインダクタL2を介して平滑コンデンサC1を充電する方向に平滑コンデンサC1と直列接続されたダイオードD1と、平滑コンデンサC1と並列に接続された第1および第2のスイッチング素子Q1,Q2の直列回路と、平滑コンデンサC1とダイオードD1の直列回路に並列接続された第3のスイッチング素子Q3と、第1および第2のスイッチング素子Q1,Q2の接続点に一端を接続され第3のスイッチング素子Q3とダイオードD1の接続点に他端を接続された負荷回路(インダクタL1とコンデンサC2、放電灯laの直並列回路)とを備えるインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間T1には第2のスイッチング素子Q2のみを高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間T2には第1のスイッチング素子Q1をオン、第2のスイッチング素子Q2をオフとし、第3のスイッチング素子Q3を高周波でオン・オフさせることを特徴とするものである。これは、上述の図4の実施形態において、スイッチング素子Q3を短絡した回路構成に相当するものである。
【0015】
各スイッチング素子Q1,Q2,Q3の動作を図11に示す。
VDB≧V0の期間T1には、スイッチング素子Q2のみが高周波でオン・オフする。スイッチング素子Q2のオン時には、図12に示すように、全波整流器DB→インダクタL2→インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q2→全波整流器DBの経路で負荷へ図10で示したIlaの向きの電流を流す。
スイッチング素子Q2のオフ時には、図13に示すように、インダクタL1、L2の起電力により全波整流器DB→インダクタL2→インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q1の寄生ダイオード→平滑コンデンサC1→全波整流器DBの経路で負荷電流の回生により平滑コンデンサC1を充電する。
上記動作により、期間T1においては入力電流が負荷回路に直接流れ込むことになる。
【0016】
VDB<V0の期間T2には、スイッチング素子Q1,Q3が動作する。スイッチング素子Q1は常時オン状態、スイッチング素子Q3は高周波でオン・オフする。
スイッチング素子Q3のオン時には、平滑コンデンサC1→スイッチング素子Q1→コンデンサC2、放電灯laの並列回路→インダクタL1→スイッチング素子Q3→平滑コンデンサC1の経路で負荷へ図10で示したIlaと逆向きの電流を流す。一方、図14に示すように、全波整流器DB→インダクタL2→スイッチング素子Q3→全波整流器DBの経路で電源電圧に比例した傾きでインダクタL2の電流を増加させる。
【0017】
スイッチング素子Q3のオフ時には、インダクタL1の起電力により、インダクタL1→ダイオードD1→スイッチング素子Q1→コンデンサC2、放電灯laの並列回路→インダクタL1の経路で負荷電流が回生する。一方、図15に示すように、インダクタL2の起電力により、全波整流器DB→インダクタL2→ダイオードD1→平滑コンデンサC1→全波整流器DBの経路で平滑コンデンサC1を充電する。スイッチング素子Q3の動作は昇圧チョッパ動作であり、図1の実施形態1で述べた入力歪改善作用となる。
上記動作により、期間T2には期間T1と逆向きの負荷電流が平滑コンデンサC1から流れ、かつ入力歪改善動作も行う。
本実施形態によれば、実施形態2と同様の効果が得られるとともに、スイッチング素子が3個となり、さらに使用素子数が少なく、回路の小型化、コスト低減が期待できる。
【0018】
(実施形態4)
図16は本発明の実施形態4の動作説明図であり、図10に示した実施形態3のより詳細な動作を示している。期間T1,T2の動作は図11と同様であるが、スイッチング素子Q2とQ3のオン・デューティの関係を、スイッチング素子Q2のオン・デューティ>スイッチング素子Q3のオン・デューティの関係としたものである。
【0019】
期間T1では負荷回路に供給される電源電圧がVDB、期間T2ではVc1と異なる。また、期間T2では負荷にはインダクタL1のみを介して電流が流れるのに対し、期間T1ではインダクタL1、L2を介して電流が流れ、インダクタンス値が大きい。このことより、スイッチング素子Q2とQ3のオン・デューティを同じにすると、期間T1での負荷電流値が期間T2での負荷電流値より少なくなる。そこで、負荷電流を期間T1,T2の両極性でほぼ同じにしたい場合には、図16に示すように、スイッチング素子Q2のオン・デューティをスイッチング素子Q3のオン・デューティよりも大きくする。
本実施形態によれば、実施形態3と同様の効果が得られるとともに、負荷電流がほぼ正負対称となり、負荷へのDC成分を除去することが可能となる。
【0020】
(実施形態5)
図17は本発明の実施形態5の動作説明図であり、図10に示した実施形態3のより詳細な動作を示している。期間T1,T2の動作は図11と同様であるが、スイッチング素子Q2とQ3の動作周波数の関係を、スイッチング素子Q2の動作周波数<スイッチング素子Q3の動作周波数の関係としたものである。上述の実施形態4ではスイッチング素子Q2,Q3のオン・デューティで負荷電流を調整したが、本実施形態のように、スイッチング素子Q2,Q3の動作周波数で負荷電流を調整しても良い。効果は実施形態4と同様である。
【0021】
(実施形態6)
図18は本発明の実施形態6の回路図である。本実施形態は、図10のダイオードD1をMOSFETよりなるスイッチング素子Q4で置き換えたものである。MOSFETには寄生ダイオードが存在し、図示しないがスイッチング素子Q4に逆並列にダイオードが内蔵されている。
【0022】
本実施形態の動作を図19に示す。スイッチング素子Q1、Q2、Q3の動作は図11、図16、図17と同じであるが、期間T1にスイッチング素子Q4をスイッチング素子Q2と反転させてオン・オフする。図10ではスイッチング素子Q2のオフ時にインダクタL1、L2の起電力により全波整流器DB→インダクタL2→インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q1の寄生ダイオード→平滑コンデンサC1→全波整流器DBの経路で負荷電流を回生させることにより平滑コンデンサC1を充電しているが、インダクタンス値が大きいため、設計によってはスイッチング素子Q2のオフ期間に電流がゼロにならない場合がある。スイッチング素子Q2のオフ期間に電流がゼロにならないと、次のスイッチング素子Q2のオン時にスパイク電流が流れ、素子にストレスがかかる場合がある。これを設計で防ぐにはスイッチング素子Q2のオン時間を短くする必要があるが、負荷電流が小さくなるので自由にオン時間を変えることができない。
【0023】
本実施形態のようにスイッチング素子Q4を設け、スイッチング素子Q2のオフ期間にスイッチング素子Q4をオンするようにすると、負荷電流の回生は、インダクタL1→コンデンサC2、放電灯laの並列回路→スイッチング素子Q1の寄生ダイオード→スイッチング素子Q4→インダクタL1のループとなり、一方、インダクタL2の起電力で全波整流器DB→スイッチング素子Q4の寄生ダイオード→平滑コンデンサC1→全波整流器DBのループとなり、電流ループが分けられる。したがって、各ループのインダクタンス値が小さくなるので、スイッチング素子Q2のオフ期間に電流をゼロとしやすい。
本実施形態は実施形態2と同様の効果があるとともに、上に述べた理由により、素子ストレスが少なくなり、また設計が容易になる。
【0024】
(実施形態7)
図20は本発明の実施形態7の回路図である。本実施形態は、請求項4の構成に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBの第1の出力端に一端を接続されたインダクタL2と、インダクタL2の他端に一端を接続された第1のダイオードD1と、第1のダイオードD1の他端と全波整流器DBの第2の出力端の間に直列に接続された第1および第2のスイッチング素子Q1,Q2と、第1のダイオードD1の前記一端と全波整流器DBの第2の出力端の間に接続された第3のスイッチング素子Q3と、一端を第1のダイオードD1の前記一端に接続された第4のスイッチング素子Q4と、第4のスイッチング素子Q4の他端と全波整流器DBの第1の出力端の間に接続された第2のダイオードD2と、第4のスイッチング素子Q4の前記他端と第1のダイオードD1の前記他端の間に接続された平滑コンデンサC1と、第4のスイッチング素子Q4の前記他端と第1および第2のスイッチング素子Q1,Q2の接続点の間に接続された負荷回路とを備え、第1および第2のダイオードD1,D2はインダクタL2の蓄積エネルギーを平滑コンデンサC1に放出する方向に接続されたインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間には第2および第4のスイッチング素子Q2,Q4をオン、第1および第3のスイッチング素子Q1,Q3をオフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間には第2および第4のスイッチング素子Q2,Q4をオフ、第1のスイッチング素子Q1をオンし、第3のスイッチング素子Q3を高周波でオン・オフさせることを特徴とするものである。
【0025】
各スイッチング素子Q1〜Q4の動作を図21に示す。VDB≧V0の期間T1では、スイッチング素子Q2、Q4がオンする。スイッチング素子Q2、Q4のオン時には、全波整流器DB→インダクタL2→スイッチング素子Q4→負荷回路→スイッチング素子Q2の経路でVDBを電源として、負荷回路に降圧された直流電圧を発生する。このとき負荷電流は入力電流となる。一方、インダクタL2の起電力でインダクタL2→ダイオードD1→平滑コンデンサC1→ダイオードD2の経路で平滑コンデンサC1を充電する。したがって、従来例のように複雑な電力変換過程を経ずに、全波整流器DBから負荷回路へ直接電流を流している。本実施形態では負荷回路は限定していない。
【0026】
VDB<V0の期間T2では、スイッチング素子Q1が常時オン、スイッチング素子Q3が高周波でオン・オフする。スイッチング素子Q1のオン時には、平滑コンデンサC1を電源として、平滑コンデンサC1→スイッチング素子Q1→負荷回路の経路で降圧された直流電圧を期間T1と逆向きに発生する。一方、スイッチング素子Q3のオン時には全波整流器DB→インダクタL2→スイッチング素子Q3の経路でVDBの瞬時値に比例した傾きでインダクタL2の電流を増加させ、インダクタL2にエネルギーを蓄積する。スイッチング素子Q3のオフ時には、インダクタL2の起電力でインダクタL2→ダイオードD1→平滑コンデンサC1→ダイオードD2の経路で平滑コンデンサC1を充電する。
【0027】
本実施形態では、負荷回路が直流導通可能な抵抗性負荷の場合、既に述べた実施形態と同様に、期間T1では直接負荷電流が入力電流となるから、効率の向上が期待でき、また、期間T2においても電力変換過程が少ないので、効率の向上が期待できる。
【0028】
(実施形態8)
図22は本発明の実施形態8の回路図である。本実施形態は請求項5の構成に対応するものであり、交流電源Vsと、交流電源Vsに直列接続されたインダクタL2と、交流電源VsとインダクタL2の直列回路を入力端に接続された全波整流器(ダイオードD5,D6およびスイッチング素子Q3,Q4の逆並列ダイオード)と、全波整流器の出力端に並列接続された平滑コンデンサC1と、平滑コンデンサC1に並列接続された第1および第2のスイッチング素子Q1,Q2の直列回路と、平滑コンデンサC1に並列接続された第3および第4のスイッチング素子Q3,Q4の直列回路と、第1および第2のスイッチング素子Q1,Q2の接続点と第3および第4のスイッチング素子Q3,Q4の接続点の間に接続された負荷回路(インダクタL1とコンデンサC2、放電灯laの直並列回路)とを備え、第1および第3のスイッチング素子Q1,Q3は全波整流器の正出力端(ダイオードD5のカソード側)に接続され、第2および第4のスイッチング素子Q2,Q4は全波整流器の負出力端(ダイオードD6のアノード側)に接続され、第3および第4のスイッチング素子Q3,Q4の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間には交流電源Vsの電圧極性に対応して第1または第2のスイッチング素子Q1,Q2を高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間には交流電源Vsの電圧極性に対応して第1または第2のスイッチング素子Q1,Q2を介して交流電源Vsから入力電流が流れるように第1および第4のスイッチング素子Q1,Q4または第2および第3のスイッチング素子Q2,Q3を高周波でオン・オフさせることを特徴とするものである。交流電源Vsの電圧Vinを図示の向きを正に、放電灯laの電流Ilaを図示の向きを正として説明する。
【0029】
図23にスイッチング素子Q1〜Q4の動作の一例を示す。Vin>+V0の期間T1では、スイッチング素子Q1のみが高周波でオン・オフする。スイッチング素子Q1がオンすると、交流電源Vs→ダイオードD5→スイッチング素子Q1→コンデンサC2と放電灯laの並列回路→インダクタL1→インダクタL2の経路でコンデンサC2に降圧された直流電圧を発生し、放電灯laには図示した正向きの電流Ilaが流れる。スイッチング素子Q1のオフ時には、インダクタL1、L2の起電力でインダクタL1→インダクタL2→交流電源Vs→ダイオードD5→平滑コンデンサC1→スイッチング素子Q2の寄生ダイオード→コンデンサC2と放電灯laの並列回路で電力を回生しつつ、平滑コンデンサC1を充電する。このとき、負荷電流は入力電流ともなる。
【0030】
+V0>Vin>0の期間T2では、スイッチング素子Q1とQ4が高周波でオン・オフする。スイッチング素子Q1とQ4は同じタイミングでオンし、スイッチング素子Q4が先にオフするものとする。スイッチング素子Q1、Q4がオンすると、平滑コンデンサC1を電源として、平滑コンデンサC1→スイッチング素子Q1→コンデンサC2と放電灯laの並列回路→インダクタL1→スイッチング素子Q4の経路で期間T1と同じ向きの負荷電流を流す。次にスイッチング素子Q4だけオフすると、インダクタL1に起電力が発生し、インダクタL1→インダクタL2→交流電源Vs→ダイオードD5→スイッチング素子Q1→コンデンサC2と放電灯laの並列回路→インダクタL1の経路で電力を回生しつつ、入力電流を流す。
【0031】
以上から、期間T1においては交流電源Vsから直接負荷へ電流を流していることが分かる。また、期間T2においても平滑コンデンサC1から電流を流すが、従来例と比べると電力変換過程は少ないことが分かる。
【0032】
次に、Vin<0の期間T1’、T2’では電源電圧極性が反転するため、作用素子がスイッチング素子Q1、Q4からスイッチング素子Q2、Q3に変わる点と負荷電流の向きが変わる点が異なるが、それ以外は上記の動作説明と同様である。
【0033】
本実施形態の負荷電流Ilaは、図23に示すように、電源電圧Vinに同期したものとなる。そして、期間T1、T1’では電源から負荷へ直接電流を流すので、回路効率の向上が期待できる。また、期間T2、T2’では、平滑コンデンサC1から負荷へ電流を流すが、従来例と比べると電力変換過程は少ないので、やはり回路効率の向上が期待できる。
【0034】
図24はスイッチング素子Q1〜Q4の動作の他の一例を示す。期間T1、T1’の動作は図23と同様である。期間T2において、スイッチング素子Q2、Q3が同期して高周波でオン・オフする。スイッチング素子Q2、Q3がオンすると、平滑コンデンサC1→スイッチング素子Q3→インダクタL1→コンデンサC2と放電灯laの並列回路→スイッチング素子Q2の経路で負荷へ期間T1とは逆向きに電流を流す。一方、スイッチング素子Q3がオンしているので、交流電源Vs→ダイオードD5→スイッチング素子Q3→インダクタL2の経路で電源電圧の瞬時値に比例した傾きでインダクタL2にエネルギーを蓄積していく。スイッチング素子Q2、Q3がオフすると、インダクタL1の起電力で、インダクタL1→コンデンサC2と放電灯laの並列回路→スイッチング素子Q1の寄生ダイオード→平滑コンデンサC1→スイッチング素子Q4の寄生ダイオードの経路で電力を回生しつつ、平滑コンデンサC1を充電する。また、インダクタL2の起電力で、インダクタL2→交流電源Vs→ダイオードD5→平滑コンデンサC1→スイッチング素子Q4の寄生ダイオードの経路で平滑コンデンサC1を充電する。スイッチング素子Q3は入力歪改善作用素子としても動作する。
【0035】
期間T2’においては、スイッチング素子Q1、Q4が同期して高周波でオン・オフする。スイッチング素子Q1、Q4がオンすると、平滑コンデンサC1→スイッチング素子Q1→コンデンサC2と放電灯laの並列回路→インダクタL1→スイッチング素子Q4の経路で負荷へ期間T1’とは逆向きに電流を流す。一方、スイッチング素子Q4がオンしているので、交流電源Vs→インダクタL2→スイッチング素子Q4→ダイオードD6の経路で電源電圧の瞬時値に比例した傾きでインダクタL2にエネルギーを蓄積していく。スイッチング素子Q1、Q4がオフすると、インダクタL1の起電力で、インダクタL1→スイッチング素子Q3の寄生ダイオード→平滑コンデンサC1→スイッチング素子Q2の寄生ダイオード→コンデンサC2と放電灯laの並列回路→インダクタL1の経路で電力を回生しつつ、平滑コンデンサC1を充電する。また、インダクタL2の起電力で、インダクタL2→スイッチング素子Q3の寄生ダイオード→平滑コンデンサC1→ダイオードD6→交流電源Vsの経路で平滑コンデンサC1を充電する。スイッチング素子Q4は入力歪改善作用素子としても動作する。
【0036】
上記のように、電源電圧の絶対値が低い期間T2、T2’の電流ループが異なり、負荷電流の向きが異なるが、少ない電力変換過程で負荷へ電流を流す点、入力歪改善作用を持つ点等、これまでの実施形態と同様の効果を持つ。
【0037】
(実施形態9)
図25は本発明の実施形態9の回路図である。本実施形態は、請求項11の構成に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBの出力側に接続された平滑コンデンサC1と、全波整流器DBの出力端に直列接続されたインダクタL2と、交流電源Vsから全波整流器DBとインダクタL2を介して平滑コンデンサC1を充電する方向に平滑コンデンサC1と直列接続されたダイオードD1と、平滑コンデンサC1と並列に接続された第1および第2のスイッチング素子Q1,Q2の直列回路と、全波整流器DBの出力端に並列に接続された第3および第4のスイッチング素子Q3,Q4の直列回路と、第1および第2のスイッチング素子Q1,Q2の接続点と第3および第4のスイッチング素子Q3,Q4の接続点の間に接続された負荷回路(インダクタL1とコンデンサC2、放電灯laの直並列回路およびパルストランスT)と、平滑コンデンサC1とダイオードD1の直列回路に並列に接続された第5のスイッチング素子Q5とを備え、第1のスイッチング素子Q1がダイオードD1の一端に第3のスイッチング素子Q3がインダクタL2を介してダイオードD1の他端に接続されたインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間には第2のスイッチング素子Q2をオン、第1および第4のスイッチング素子Q1,Q4をオフとし、第3のスイッチング素子Q3と第5のスイッチング素子Q5を反転同期して高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間には第4のスイッチング素子Q4をオン、第2および第3のスイッチング素子Q2,Q3をオフとし、第1および第5のスイッチング素子Q1,Q5を高周波でオン・オフさせることを特徴とするものである。図4の回路と比べると、インダクタL2の位置がスイッチング素子Q3とダイオードD1の接続点間に変更されており、インダクタL2とダイオードD1の接続点と全波整流器DBの負極出力端子間にスイッチング素子Q5を接続したものである。スイッチング素子Q5は昇圧チョッパスイッチとなる。
【0038】
図26は本実施形態の動作説明図である。期間T1において、スイッチング素子Q2が常時オン、スイッチング素子Q3が高周波でオン・オフする点は図4の実施形態と同じであり、このとき、負荷電流が入力電流となる。更に、スイッチング素子Q5がスイッチング素子Q3と反転同期してオン・オフすることで、昇圧チョッパが動作し、入力電流を流す。期間T1では負荷電流が入力電流を兼ねる動作をするので、スイッチング素子Q5の動作は補助的になる。期間T2ではスイッチング素子Q4が常時オン、スイッチング素子Q1が高周波でオン・オフする。また、図4の実施形態と異なり、スイッチング素子Q3はオフ状態を維持する。したがって、スイッチング素子Q5のオン時に昇圧チョッパの動作によって、入力電流を流す。期間T2ではスイッチング素子Q5の動作のみによって、入力電流が決定される。
【0039】
本実施形態では、図4の実施形態と比べて入力電流を流すための独立素子(スイッチング素子Q5)を設けたことにより、入力歪改善がより効果的にできる。更に、平滑コンデンサC1の充電電圧も調整が容易になるという効果が得られる。
【0040】
(実施形態10)
図27は本発明の実施形態10の回路図である。本実施形態は、請求項12の構成に対応するものであり、図4の実施形態と比べて、スイッチング素子Q5を追加した点が異なる。図28は本実施形態の動作説明図である。図5の動作に比べると、各素子の動作は期間T1のみ異なる。期間T1では、スイッチング素子Q2、Q5がオンすると、平滑コンデンサC1から負荷へ電流を流す。スイッチング素子Q5がオフすると、インダクタL1の起電力で、インダクタL1→コンデンサC2と放電灯laの並列回路→スイッチング素子Q2→スイッチング素子Q4の寄生ダイオードの経路で電力を回生する。このとき、スイッチング素子Q3をオンすれば、全波整流器DBの出力端は見かけ上、スイッチング素子Q3,Q4ともにオン状態であるので、インダクタL2を介して昇圧チョッパ動作を開始する。実質的には、全波整流器DB→インダクタL2→スイッチング素子Q3→インダクタL1→コンデンサC2と放電灯laの並列回路→スイッチング素子Q2の経路で負荷電流の値までインダクタL2の電流が増加する。次にスイッチング素子Q3がオフしたときに、インダクタL2の起電力で、全波整流器DB→インダクタL2→ダイオードD1→平滑コンデンサC1の経路で平滑コンデンサC1を充電する。このように負荷電流を利用して入力電流を流す点が異なる。
【0041】
本実施形態では、負荷電流は期間T1、T2のいずれも平滑コンデンサC1から流すので、電源電圧の変動の影響を受けにくいという利点がある。また、従来例と比べると電力変換過程が少なく、回路効率の向上が期待できる点は同様である。
【0042】
(実施形態11)
図29は本発明の実施形態11の回路図である。本実施形態は、図10の回路で全波整流器DBの出力端の負極側を2つに分割し、インダクタL2を一方の全波整流器の出力端の負極側に接続し、スイッチング素子Q2を他方の全波整流器の出力端の負極側に接続したものである。スイッチング素子Q1、Q2、Q3のオン・オフ動作は図11と同様である。本実施形態では、期間T1のスイッチング素子Q2の動作時に負荷回路に電流が流れるループ上にインダクタL2が入っていない。したがって、実施形態4ないし5で述べたように、期間T1とT2でインダクタンス値が変わることが無くなり、設計が容易になるという利点がある。スイッチング素子Q2、Q3のオン・オフ動作に関しては、図16、図17のようにスイッチング素子Q2とQ3のオン・デューティあるいは動作周波数を違えるような設計をしても良いことは言うまでもない。この回路構成にすれば、実施形態4ないし5の場合に比べて、スイッチング素子Q2とQ3のオン・デューティあるいは動作周波数の差を大きくする必要が無くなる。
【0043】
図30は本発明の実施形態11の一変形例の回路図である。図29のインダクタL2の位置を全波整流器DBの出力端の正極側に変更した点が異なるだけであり、図29と同一の作用を有する素子には同一の記号を付した。図30の構成は図29の構成に比べると、スイッチング素子Q1〜Q3の駆動回路構成が容易となる。例えば、図30において、スイッチング素子Q1のソースを制御回路のグランドとすると、スイッチング素子Q2、Q3はハイサイドドライブで可能となるが、図29の構成ではスイッチング素子Q2またはQ3の何れのソースを制御回路のグランドに選んでも、他のスイッチング素子は電気的に絶縁されたレベルシフトが必要となる。その他の効果については図29の構成と同様である。
【0044】
(実施形態12)
図31は本発明の実施形態12の動作説明図である。本実施形態では、図29または図30の回路において、期間T1においてもスイッチング素子Q3をオン・オフ動作させたものである。スイッチング素子Q3の期間T1でのオンデューティd1は期間T2でのオンデューティd2に比べて小さくしている。スイッチング素子Q3を動作させると、昇圧チョッパを動作させることになり、平滑コンデンサC1を充電することが可能になる。期間T2においてだけスイッチング素子Q3を動作させていた場合に比べると、平滑コンデンサC1の充電量が増し、平滑コンデンサC1の電圧を昇圧させることが可能になる。
【0045】
また、別の効果として、負荷電流をフラットにした場合にも、入力電流を正弦波にすることが容易であるという利点がある。期間T1ではスイッチング素子Q2によって負荷電流が入力電流になるが、負荷電流はフラットな波形が望ましい。一方、入力電流は正弦波が望ましいが、負荷電流と入力電流が等しいため何れかにしわ寄せがくる。そこで、スイッチング素子Q3を動作させて入力電流を部分的に流すことにより、負荷電流をフラットにした場合にも、入力電流を正弦波にすることが容易となる。
【0046】
(実施形態13)
図32は本発明の実施形態13の回路図である。本実施形態は、請求項6に対応するものであり、交流電源Vsに接続された全波整流器DBと、全波整流器DBの出力側に接続された平滑コンデンサC1と、全波整流器DBの出力端に直列接続されたインダクタL2と、交流電源Vsから全波整流器DBとインダクタL2を介して平滑コンデンサC1を充電する方向に平滑コンデンサC1と直列接続されたダイオードD2と、平滑コンデンサC1と並列に接続された第1のスイッチング素子Q1と負荷回路の直列回路と、平滑コンデンサC1とダイオードD2の直列回路に並列に接続された第2のスイッチング素子Q2と前記負荷回路の直列回路とを備えるインバータ装置であって、交流電源電圧の絶対値VDBが所定値V0以上の期間には第2のスイッチング素子Q2を高周波でオン・オフし、交流電源電圧の絶対値VDBが所定値V0より小さい期間には第1のスイッチング素子Q1を高周波でオン・オフさせることを特徴とするものである。負荷回路としては、インダクタL1とコンデンサC2の直列回路に回生電流通電用のダイオードD1を並列接続し、コンデンサC2と並列にフルブリッジ構成の極性反転インバータを接続し、その出力端にパルストランスTの2次巻線を介して放電灯laを接続すると共に、コンデンサC3を並列接続したものである。スイッチング素子Q1、インダクタL1、コンデンサC2、ダイオードD1は平滑コンデンサC1を電源とする第1の降圧チョッパを構成している。また、スイッチング素子Q2、インダクタL2、インダクタL1、コンデンサC2、ダイオードD1は全波整流器DBの出力を電源とする第2の降圧チョッパを構成している。コンデンサC2に発生する直流電圧は極性反転インバータの入力となり、放電灯laには矩形波電圧を供給する。
【0047】
VDB≧V0の期間T1においては、スイッチング素子Q2のみをオン・オフさせ、全波整流器DBの出力電圧VDBを電源としてインダクタL1を介してコンデンサC2に降圧された電圧を出力する。VDB<V0の期間T2においては、スイッチング素子Q1をオン・オフさせ、平滑コンデンサC1を電源としてインダクタL1を介してコンデンサC2に降圧された電圧を出力する。期間T2においてはさらに、スイッチング素子Q1と反転同期してスイッチング素子Q2をオン・オフさせる。スイッチング素子Q1がオンすると、平滑コンデンサC1→スイッチング素子Q1→インダクタL1→コンデンサC2の経路で電流が流れ、コンデンサC2に電圧を発生しつつ、インダクタL1にエネルギーを蓄積する。スイッチング素子Q1がオフすると、インダクタL1の起電力で、インダクタL1→コンデンサC2→ダイオードD1の経路で電流が回生し、ダイオードD1はオンする。このとき、スイッチング素子Q2をオンすると、全波整流器DBの両端はインダクタL2、スイッチング素子Q2、ダイオードD1で短絡したのと同等の状態になる。実際には、全波整流器DB→インダクタL2→スイッチング素子Q2→インダクタL1→コンデンサC2の経路で電流が流れ、入力電流を流し、入力歪改善作用をする。スイッチング素子Q2のオフ時には、全波整流器DB→インダクタL2→ダイオードD2→平滑コンデンサC1の経路で平滑コンデンサC1を充電する。
【0048】
以上から、期間T1において降圧チョッパへは直接電力を供給するから、従来例のように多くの電力変換過程を経ていないので、回路効率の格段の向上が期待できる。期間T2においても、平滑コンデンサC1から電力を供給されるが、従来例に比べると電力変換過程は少なく、回路効率の向上が期待できる。
【0049】
(実施形態14)
図33は本発明の実施形態14の回路図である。本実施形態は、図30の回路の変形例であり、スイッチング素子Q2の動作時にインダクタL2がループに入らない構成であり、スイッチング素子Q1とダイオードD1の位置を入れ替えて、平滑コンデンサC1の負極端をスイッチング素子Q2のソースとしたものである。図30の回路では、通常、制御回路のグランドをスイッチング素子Q1と平滑コンデンサC1の接続点に取ることにより、スイッチング素子Q2、Q3はハイサイドドライブIC等によって駆動可能となり、制御回路の構成が簡単になると述べた。一方、本回路の動作上、電源電圧値を検出し、交流電源電圧の絶対値VDBが所定値V0以上か否かを検出する必要がある。しかし、図30の回路構成では、制御回路のグランドをスイッチング素子Q1と平滑コンデンサC1の接続点に取ると、交流電源Vsの電圧検出が困難となる。スイッチング素子Q3のソースを制御回路のグランドにする方法もあるが、スイッチング素子Q1,Q2の駆動にハイサイドドライブICが使えず、電気的に絶縁されたレベルシフト駆動回路がそれぞれに必要で、制御回路が複雑になるという欠点がある。
【0050】
そこで、図33の回路構成とし、スイッチング素子Q1,Q3のソースを制御回路のグランドとすると、電源電圧の検出は容易になる。また、スイッチング素子Q1,Q3はダイレクトに駆動が可能である。スイッチング素子Q2についてはダイレクトに駆動できず、ハイサイドドライブICが使えないが、一個のスイッチング素子だけであり、図30の場合に比べると制御回路が簡単に構成できる。
以上のように、本実施形態では、入力電圧Vinの検出を確実に行うことにより回路動作が確実に行えるから動作が安定し、小型化、高効率化の効果が十分に発揮される。
【0051】
(実施形態15)
図34は本発明の実施形態15の回路図である。本実施形態は、図10の構成において、全波整流器DBの直流出力端を2つに分け、インダクタL2の接続されない方と、インダクタL1、L2の接続点間に第4のスイッチング素子Q4を接続したものであり、図29、図30、図33等で電源電圧が高い期間にインダクタL2に電流を流さないように工夫したものである。
【0052】
図35に本実施形態の動作を示す。電源電圧の高い期間T1において、スイッチング素子Q4をオン状態とする。この間、スイッチング素子Q2は高周波でオン・オフし、電源から負荷へ電流を流すが、スイッチング素子Q4がオンであるので、インダクタL2は通らず、直接、インダクタL1、放電灯la、コンデンサC2へ電流が流れる。効果は図29の実施形態11と同様である。
【0053】
さらに、図34の構成では、制御回路のグランドをスイッチング素子Q3、Q2のソースに取ることにより、電源電圧の検出が容易にでき、スイッチング素子Q1,Q4はハイサイドドライブICを使用することにより駆動でき、制御回路も簡単に構成できる。このように、入力電圧Vinの検出を確実に行うことにより回路動作が確実に行えるから動作が安定し、小型化、高効率化の効果が十分に発揮される。
【0054】
なお、各実施形態回路ではランプに直列のイグナイタ回路を示していないが、説明を簡単化するために省略したものであり、必要に応じて付加されても本発明の作用、効果には全く影響はない。また、昇圧チョッパ用のインダクタL2は全波整流器DBのプラス側の出力端に接続しているが、マイナス側の出力端に接続しても良い。また、全波整流器DBの入力端にインダクタが直列接続されていても良い。
【0055】
【発明の効果】
本発明は、電源電圧が所定値以上の期間においては、負荷へ全波整流器から直接電流を流しつつ、負荷に入力電流を流し、入力歪を改善し、電源電圧が所定値以下の期間においては、平滑コンデンサから負荷へ電流を流すとともに、入力歪改善作用を持たせるようにしたため、複雑な電力変換過程を経ることなく負荷へ電力を供給でき、回路効率を向上し、小型で安価な回路とすることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態1の回路図である。
【図2】本発明の実施形態1の動作説明図である。
【図3】従来例の回路図である。
【図4】本発明の実施形態2の回路図である。
【図5】本発明の実施形態2の動作説明図である。
【図6】本発明の実施形態2の第1の電流経路を示す回路図である。
【図7】本発明の実施形態2の第2の電流経路を示す回路図である。
【図8】本発明の実施形態2の第3の電流経路を示す回路図である。
【図9】本発明の実施形態2の第4の電流経路を示す回路図である。
【図10】本発明の実施形態3の回路図である。
【図11】本発明の実施形態3の動作説明図である。
【図12】本発明の実施形態3の第1の電流経路を示す回路図である。
【図13】本発明の実施形態3の第2の電流経路を示す回路図である。
【図14】本発明の実施形態3の第3の電流経路を示す回路図である。
【図15】本発明の実施形態3の第4の電流経路を示す回路図である。
【図16】本発明の実施形態4の動作説明図である。
【図17】本発明の実施形態5の動作説明図である。
【図18】本発明の実施形態6の回路図である。
【図19】本発明の実施形態6の動作説明図である。
【図20】本発明の実施形態7の回路図である。
【図21】本発明の実施形態7の動作説明図である。
【図22】本発明の実施形態8の回路図である。
【図23】本発明の実施形態8の動作説明図である。
【図24】本発明の実施形態8の他の動作説明図である。
【図25】本発明の実施形態9の回路図である。
【図26】本発明の実施形態9の動作説明図である。
【図27】本発明の実施形態10の回路図である。
【図28】本発明の実施形態10の動作説明図である。
【図29】本発明の実施形態11の回路図である。
【図30】本発明の実施形態11の一変形例の回路図である。
【図31】本発明の実施形態12の動作説明図である。
【図32】本発明の実施形態13の回路図である。
【図33】本発明の実施形態14の回路図である。
【図34】本発明の実施形態15の回路図である。
【図35】本発明の実施形態15の動作説明図である。
【符号の説明】
Vs 交流電源
DB 全波整流器
Q1〜Q4 スイッチング素子
L1,L2 インダクタ
C1,C2 コンデンサ
D1 ダイオード
la 放電灯
Claims (17)
- 交流電源に接続された全波整流器と、全波整流器に並列的に接続された平滑コンデンサと、負荷回路を有し、交流電源電圧の絶対値が所定値以上の期間に、全波整流器から負荷回路に電力を供給しつつ、負荷回路に入力電流を流し、入力歪を改善する第1のスイッチ手段と、交流電源電圧の絶対値が所定値より小さい期間に、平滑コンデンサから負荷回路に電力を供給する第2のスイッチ手段と、交流電源電圧の絶対値が所定値より小さい期間に、交流電源から入力電流を流す入力歪改善手段を有することを特徴とするインバータ装置。
- 交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第1および第2のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第3および第4のスイッチング素子の直列回路と、第1および第2のスイッチング素子の接続点と第3および第4のスイッチング素子の接続点の間に接続された負荷回路とを備え、第1のスイッチング素子がダイオードの一端に第3のスイッチング素子がダイオードの他端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子をオン、第1および第4のスイッチング素子をオフとし、第3のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第4のスイッチング素子をオン、第2のスイッチング素子をオフとし、第1および第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第1および第2のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列接続された第3のスイッチング素子と、第1および第2のスイッチング素子の接続点に一端を接続され第3のスイッチング素子とダイオードの接続点に他端を接続された負荷回路とを備え、第1のスイッチング素子がダイオードと平滑コンデンサの接続点に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第1のスイッチング素子をオン、第2のスイッチング素子をオフとし、第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 交流電源に接続された全波整流器と、全波整流器の第1の出力端に一端を接続されたインダクタと、インダクタの他端に一端を接続された第1のダイオードと、第1のダイオードの他端と全波整流器の第2の出力端の間に直列に接続された第1および第2のスイッチング素子と、第1のダイオードの前記一端と全波整流器の第2の出力端の間に接続された第3のスイッチング素子と、一端を第1のダイオードの前記一端に接続された第4のスイッチング素子と、第4のスイッチング素子の他端と全波整流器の第1の出力端の間に接続された第2のダイオードと、第4のスイッチング素子の前記他端と第1のダイオードの前記他端の間に接続された平滑コンデンサと、第4のスイッチング素子の前記他端と第1および第2のスイッチング素子の接続点の間に接続された負荷回路とを備え、第1および第2のダイオードはインダクタの蓄積エネルギーを平滑コンデンサに放出する方向に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2および第4のスイッチング素子をオン、第1および第3のスイッチング素子をオフし、交流電源電圧の絶対値が所定値より小さい期間には第2および第4のスイッチング素子をオフ、第1のスイッチング素子をオンし、第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 交流電源と、交流電源に直列接続されたインダクタと、交流電源とインダクタの直列回路を入力端に接続された全波整流器と、全波整流器の出力端に並列接続された平滑コンデンサと、平滑コンデンサに並列接続された第1および第2のスイッチング素子の直列回路と、平滑コンデンサに並列接続された第3および第4のスイッチング素子の直列回路と、第1および第2のスイッチング素子の接続点と第3および第4のスイッチング素子の接続点の間に接続された負荷回路とを備え、第1および第3のスイッチング素子は全波整流器の正出力端に接続され、第2および第4のスイッチング素子は全波整流器の負出力端に接続され、第3および第4のスイッチング素子の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には交流電源の電圧極性に対応して第1または第2のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には交流電源の電圧極性に対応して第1または第2のスイッチング素子を介して交流電源から入力電流が流れるように第1および第4のスイッチング素子または第2および第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の入力端または出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第1のスイッチング素子と負荷回路の直列回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第2のスイッチング素子と前記負荷回路の直列回路とを備えるインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第1および第2のスイッチング素子を高周波で反転同期してオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 請求項3において、交流電源電圧の絶対値が所定値以上の期間における第2のスイッチング素子のオン・デューティを、交流電源電圧の絶対値が所定値より小さい期間における第3のスイッチング素子のオン・デューティよりも大きくしたことを特徴とするインバータ装置。
- 請求項3において、交流電源電圧の絶対値が所定値以上の期間における第2のスイッチング素子の動作周波数を、交流電源電圧の絶対値が所定値より小さい期間における第3のスイッチング素子の動作周波数よりも小さくしたことを特徴とするインバータ装置。
- 請求項3において、ダイオードとしてMOSFETの逆並列ダイオードを用いると共に、交流電源電圧の絶対値が所定値以上の期間において前記MOSFETを第2のスイッチング素子と反転同期してオン・オフさせることを特徴とするインバータ装置。
- 交流電源と、交流電源に直列接続されたインダクタと、交流電源とインダクタの直列回路を入力端に接続された全波整流器と、全波整流器の出力端に並列接続された平滑コンデンサと、平滑コンデンサに並列接続された第1および第2のスイッチング素子の直列回路と、平滑コンデンサに並列接続された第3および第4のスイッチング素子の直列回路と、第1および第2のスイッチング素子の接続点と第3および第4のスイッチング素子の接続点の間に接続された負荷回路とを備え、第1および第3のスイッチング素子は全波整流器の正出力端に接続され、第2および第4のスイッチング素子は全波整流器の負出力端に接続され、第3および第4のスイッチング素子の接続点は全波整流器の一方の交流入力端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には交流電源の電圧極性に対応して第1または第2のスイッチング素子を高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には交流電源の電圧極性に対応して第3または第4のスイッチング素子を介して交流電源から入力電流が流れるように第2および第3のスイッチング素子または第1および第4のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 交流電源に接続された全波整流器と、全波整流器の出力側に接続された平滑コンデンサと、全波整流器の出力端に直列接続されたインダクタと、交流電源から全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、平滑コンデンサと並列に接続された第1および第2のスイッチング素子の直列回路と、全波整流器の出力端に並列に接続された第3および第4のスイッチング素子の直列回路と、第1および第2のスイッチング素子の接続点と第3および第4のスイッチング素子の接続点の間に接続された負荷回路と、平滑コンデンサとダイオードの直列回路に並列に接続された第5のスイッチング素子とを備え、第1のスイッチング素子がダイオードの一端に第3のスイッチング素子がインダクタを介してダイオードの他端に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子をオン、第1および第4のスイッチング素子をオフとし、第3のスイッチング素子と第5のスイッチング素子を反転同期して高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第4のスイッチング素子をオン、第2および第3のスイッチング素子をオフとし、第1および第5のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 請求項2において、第3のスイッチング素子とダイオードの直列回路と並列に第5のスイッチング素子を接続し、交流電源電圧の絶対値が所定値以上の期間に第3のスイッチング素子と反転同期して第5のスイッチング素子を高周波でオン・オフさせることを特徴とするインバータ装置。
- 交流電源に接続された第1および第2の全波整流器と、第1の全波整流器の出力側に接続された平滑コンデンサと、第1の全波整流器の出力端に直列接続されたインダクタと、交流電源から第1の全波整流器とインダクタを介して平滑コンデンサを充電する方向に平滑コンデンサと直列接続されたダイオードと、第2の全波整流器の出力端間に前記ダイオードを介して並列に接続された第1および第2のスイッチング素子の直列回路と、平滑コンデンサとダイオードの直列回路に並列接続された第3のスイッチング素子と、第1および第2のスイッチング素子の接続点に一端を接続され第3のスイッチング素子とダイオードの接続点に他端を接続された負荷回路とを備え、第1のスイッチング素子がダイオードと平滑コンデンサの接続点に接続されたインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第1のスイッチング素子をオン、第2のスイッチング素子をオフとし、第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 第1および第2の全波整流器はダイオードと第3のスイッチング素子の接続点側の整流素子を共有されていることを特徴とする請求項13記載のインバータ装置。
- 請求項13または14において、交流電源電圧の絶対値が所定値以上の期間に第3のスイッチング素子を高周波でオン・オフさせることを特徴とするインバータ装置。
- 交流電源に接続された第1および第2の全波整流器と、第1の全波整流器の出力端に直列接続されたインダクタと、第1の全波整流器の出力端に前記インダクタを介して接続された平滑コンデンサと、平滑コンデンサと逆並列に接続されたダイオードと、平滑コンデンサに負荷回路を介して並列に接続された第1のスイッチング素子と、第2の全波整流回路の出力端に前記負荷回路を介して並列に接続された第2のスイッチング素子と、第1の全波整流回路の出力端に前記インダクタを介して並列に接続された第3のスイッチング素子とを備え、第1および第2の全波整流器は負荷回路と接続される側の整流素子を共有されているインバータ装置であって、交流電源電圧の絶対値が所定値以上の期間には第2のスイッチング素子のみを高周波でオン・オフし、交流電源電圧の絶対値が所定値より小さい期間には第1のスイッチング素子をオン、第2のスイッチング素子をオフとし、第3のスイッチング素子を高周波でオン・オフさせる制御回路を有することを特徴とするインバータ装置。
- 請求項3において、インダクタと並列に第4のスイッチング素子を接続し、交流電源電圧の絶対値が所定値以上の期間に第4のスイッチング素子をオンさせることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294278A JP3729050B2 (ja) | 2000-09-27 | 2000-09-27 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000294278A JP3729050B2 (ja) | 2000-09-27 | 2000-09-27 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002112556A JP2002112556A (ja) | 2002-04-12 |
JP3729050B2 true JP3729050B2 (ja) | 2005-12-21 |
Family
ID=18776910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000294278A Expired - Fee Related JP3729050B2 (ja) | 2000-09-27 | 2000-09-27 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3729050B2 (ja) |
-
2000
- 2000-09-27 JP JP2000294278A patent/JP3729050B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002112556A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534007B2 (ja) | ソフトスイッチング電力変換装置 | |
US20100259240A1 (en) | Bridgeless PFC converter | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
US7148662B2 (en) | Electrical circuit for reducing switching losses in a switching element | |
JP3681596B2 (ja) | 直流電源装置 | |
JP3574849B2 (ja) | Dc−dcコンバータ装置 | |
JP4110477B2 (ja) | Dc−dcコンバータ | |
JP3901088B2 (ja) | 電源回路及び電子機器 | |
Safaee et al. | Multiblock soft-switched bidirectional AC–AC converter using a single loss-less active snubber block | |
JP3729050B2 (ja) | インバータ装置 | |
JP3261829B2 (ja) | インバータ装置 | |
JP3414143B2 (ja) | 電源装置 | |
JP2690042B2 (ja) | インバータ装置 | |
JPH1127934A (ja) | 電源装置 | |
JP3757729B2 (ja) | インバータ装置 | |
JP5500438B2 (ja) | 負荷駆動装置 | |
JP2889316B2 (ja) | 電源装置 | |
JPH0947024A (ja) | 降圧形高力率コンバータ | |
JP3429538B2 (ja) | インバータ装置 | |
JP4340967B2 (ja) | 多相電圧形整流器 | |
JP3400592B2 (ja) | 電源装置 | |
JP2003348834A (ja) | 単相昇降圧コンバータ | |
JP3211476B2 (ja) | インバータ装置 | |
JP3574726B2 (ja) | 低歪み整流電源装置 | |
CN117837071A (zh) | 在高线路和轻负载条件下具有稳定输出的集成辅助电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |