JP3574726B2 - 低歪み整流電源装置 - Google Patents
低歪み整流電源装置 Download PDFInfo
- Publication number
- JP3574726B2 JP3574726B2 JP08323697A JP8323697A JP3574726B2 JP 3574726 B2 JP3574726 B2 JP 3574726B2 JP 08323697 A JP08323697 A JP 08323697A JP 8323697 A JP8323697 A JP 8323697A JP 3574726 B2 JP3574726 B2 JP 3574726B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switching elements
- current
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【産業上の利用分野】
本発明は、正弦波整流回路に関するものであり、特に入力端子と出力端子との間が絶縁された回路を有する低歪み整流電源装置に関するものである。
【0002】
【従来技術】
整流回路において、平滑回路にコンデンサを含む回路は容易に低リプルを実現できるため、従来より多く使用されてきている。しかし、入力電流波形は歪み波形で、高調波を多く含み、また力率が低いという問題点がある。この問題点を解決するため、種々の回路が提案されている。
【0003】
低ひずみ整流回路方式は、原理的に力率1まで制御可能な回路方式、力率1までは制御できないが構成の簡単な回路方式の2つの方向で検討されている。後者の方式として2スイッチで構成した3相力率改善回路が提案され電流波形改善の帰還制御なしで良い結果が得られることが報告されている。
【0004】
その一例として、特開平7−303376号公報において、以下の回路が提案されている。すなわち、入力端子が交流電源に接続され、入力電流を正弦波状にする正弦波整流回路において、前記交流電源の各相端子に一端がそれぞれ接続され、他端を共通に接続した複数のコンデンサと、これらのコンデンサ及び前記交流電源の接続点と正弦波整流回路の出力端子間に、それぞれ接続されたダイオード及びリアクトルの直列接続回路と、前記出力端子の他端と前記ダイオード及びリアクトルの直列接続点間に、それぞれ接続されたダイオードと、前記出力端子間に接続され、且つ相互の接続点が前記複数のコンデンサの共通接続点に接続された2個のスイッチング素子の直列接続回路と、前記スイッチング素子にそれぞれ並列に接続される逆並列ダイオードと、これらのスイッチング素子を、前記交流電源の周波数よりも高い周波数で交互にオン・オフ制御する制御手段とを有することを特徴とする正弦波整流回路が提案されている。この回路は、パルス幅制御なしで入力交流電圧のピーク以上の整流電圧で波形改善ができる。また、スイッチング素子に流れる電流のピーク値は大きいが6スイッチ方式に比較し数が1/3なのでスイッチの利用率は高い。などの特徴がある。
【0005】
【発明が解決しようとする課題】
本発明は、この正弦波整流回路の特徴を備えた上で、さらに入力端子と出力端子との間の絶縁を保つ回路を得ることを課題とする。
【0006】
【課題を解決するための手段】
前記課題を解決するために、この第1の発明は、交流電源の各相端子に一端がそれぞれ接続され、他端が共通接続点で共通に接続されている複数のコンデンサと、複数のダイオードをブリッジ接続してなり、交流入力端子と直流出力端子とを有する入力整流部と、前記交流電源の各相端子と前記コンデンサとの接続点と、前記入力整流部の前記各交流入力端子との間に接続されているインダクタと、前記入力整流部の前記直流端子間に接続され、且つ相互の接続点が前記複数のコンデンサの前記共通接続点に接続された互いに直列のスイッチング素子とこれらスイッチング素子のそれぞれに逆極性に並列接続されている逆並列ダイオードとからなる直列接続回路とを備えた高力率の電源装置において、前記入力整流部の前記直流出力端子間に、互いに直列接続されているスイッチング素子とこれらスイッチング素子のそれぞれに逆極性で並列接続されている逆並列ダイオードとからなる別の直列接続回路を備えて、前記直列接続回路と前記別の直列接続回路とによってブリッジインバータ回路を構成し、前記直列接続回路における前記スイッチング素子同士の相互接続点と前記別の直列接続回路における前記スイッチング素子同士の相互接続点との間に変圧器の1次巻線を接続すると共に、該変圧器の2次巻線に出力整流部を接続し、前記直列接続回路と前記別の直列接続回路とにおける前記スイッチング素子に並列にコンデンサを接続し、これらコンデンサと前記インダクタのインダクタンスと前記ブリッジインバータ回路の出力側のインダクタンスとを利用して、前記ブリッジインバータ回路の前記スイッチング素子を前記交流電源の周波数よりも高い周波数で交互にゼロ電圧スイッチングさせる低歪み整流電源装置を提供する。
【0007】
また、この第2の発明は、前記変圧器の入力端子にコンデンサを直列接続して偏磁防止し、さらに循環電流を低減する前記第1の発明に記載の低歪み整流電源装置を提供する。
【0009】
【実施例】
図1は本発明にかかる低歪み整流電源装置の一実施例である。まず、概要を説明すると、入力端子11,12,13が3相交流電源(図示せず)に接続され、ここから入力整流部4と変換部5と変成部6と出力整流部7とが順次接続され、出力端子81,82 に所定の直流出力を得る。変換部5と変成部6には共通のスイッチング素子SW1,SW2,SW3,SW4 を備えており、入力交流電源の周波数よりも高い周波数で交互にオン・オフ制御する制御手段(図示せず)により駆動される。
【0010】
つぎに、詳細に回路構成を説明する。入力端子11,12,13にはそれぞれインダクタ31,32,33が接続されて、入力整流部4の各相の入力端子に接続される。この入力整流部4はダイオード41,42,43,44,45,46 がブリッジ接続されて構成される。この入力整流部4の両出力端子には、互いに直列接続されたスイッチング素子SW1,SW2 が接続される。また、入力端子11,12,13にはそれぞれコンデンサ21,22,23が接続されて、各一端は共通接続されて、スイッチング素子SW1,SW2 の共通接続点Cに接続される。このスイッチング素子SW1,SW2 は、図示しない制御回路により入力交流より十分高い周波数で交互にオンオフ駆動されて、その両端の点A,B間には整流出力が発生する。そして、この点A,B間には、スイッチング素子SW1,SW2 のオンオフ駆動周波数に対応した平滑用のコンデンサ47が接続される。
【0011】
スイッチング素子SW1,SW2 の両端にはそれぞれ、ダイオードD1,D2 およびコンデンサCZ1,CZ2 が並列接続されている。ダイオードD1,D2 はスイッチング素子SW1,SW2 の逆方向の電流を流せるようにするためであり、コンデンサCZ1,CZ2 は、ゼロ電圧スイッチング(以下ZVSと略する)動作を与えるためのものである。
【0012】
スイッチング素子SW1,SW2 の両端に第2のスイッチング素子の直列接続回路であるスイッチング素子SW3,SW4 が接続される。これらスイッチング素子SW3,SW4 の両端にもそれぞれ同様にダイオードD3,D4 とコンデンサCZ3,CZ4 が並列接続される。4個のスイッチング素子SW1,SW2,SW3,SW4 で、ブリッジインバータを形成し、C点とD点との間に高周波スイッチング波形が発生する。この高周波スイッチング出力をコンデンサCiを介して変圧器T1の一次巻線N1に送られる。
【0013】
変圧器T1の2次側には、ダイオード71,72 とチョークコイル73とコンデンサ74とからなる出力整流部7により整流されて、出力端子81,82 に所定の直流出力を発生する。
【0014】
回路の動作について説明する。インダクタ31,32,33のインダクタ群3に流れる電流については、いわゆる昇圧チョッパ回路の動作におけるエネルギー蓄積用として、電流は不連続モードで使用しスイッチSW1,SW2 でコンデンサ21,22,23を介して入力電流を制御してコンデンサ47に3相交流の整流電圧を得る。
【0015】
スイッチング素子SW1,SW2 はスイッチング素子SW3,SW4 とともにZVSのブリッジコンバータを構成し、変圧器T1を介して絶縁し、スイッチング素子SW1,SW2 とスイッチング素子SW3,SW4 間のオンオフ駆動のタイミングの位相差で3相交流の整流電圧(端子A,B間の電圧)と出力電圧(端子81,82間の電圧)の比率を制御できる。3相交流の整流電圧を所定の値に保つため、出力電力に対応した周波数制御が必要となる。
【0016】
変圧器T1の電圧はスイッチング素子SW3,SW4 のターンオフでゼロとなり、出力整流部7のチョークコイル73のエネルギーにより容易にスイッチング素子SW3,SW4 は軽負荷までZVSターンオンができる。さらに、通常のZVSブリッジ回路ではスイッチング素子SW1,SW2 側のZVSターンオンは変圧器T1のリーケイジ・インダクタンスを含む回路の直列インダクタンスのエネルギーで行うため、軽負荷時までZVSの領域に保つのは困難であるが、本発明においては、昇圧チョークの電流がZVSターンオンに効果的に作用し、軽負荷まで、すべてのスイッチング素子のZVSが可能となる。
【0017】
【動作説明】
入力端子11、12、13は入力三相交流の各相に接続されている。各入力端子に接続されているコンデンサ21、22、23の相互接続点は、入力三相交流の疑似疑似中性点N となり、スイッチング素子SW1 、スイッチング素子SW2 との接続点C と接続されている。 入力端子11、12、13と入力電源の中性点(図示されていない)との間には、それぞれVsin( ωt)、Vsin( ωt−2 π/3) 、Vsin( ωt−4 π/3) の電圧が印加される。回路図上、変成部6の漏れインダクタンスを含む配線のインダクタンスをL1として表記した。このL1を説明上は漏れインダクタンスと呼ぶこととする。商用三相交流の上記位相において変換周期のある1 周期t0<t<t8 に注目し動作説明をする。商用三相交流の周波数に比べ変換周波数が十分に高いとき、変換周期の1 周期中では商用三相交流の各相電圧はほとんど変化しないと仮定する。回路動作は商用三相交流の周期定常状態に達しているものとする。
【0018】
図2は、位相がωt =17π/36 のときの電圧電流等の関係を示す波形図であって、負荷が定格負荷状態のときを示す。
【0019】
図3は、位相がωt =17π/36 のときの電圧電流等の関係を示す波形図であって、負荷が軽い負荷状態のときを示す。以下の説明にはこれら、図2、図3を参照する。
【0020】
【区間A t < t0】
スイッチング素子SW2 とスイッチング素子SW3 がオン、スイッチング素子SW1 とスイッチング素子SW4 がオフ状態である。 コンデンサ47、スイッチング素子SW3 、巻線N1、コンデンサCi、スイッチング素子SW2を介して電流が流れ、変成部6を介して出力整流部へエネルギーを伝達している。上記電流の大きさは、出力電流によって決まる。疑似中性点N 、接続点C 、スイッチング素子SW2 、ダイオード45、46、インダクタ3 2 、33、入力端子12、13を介して電流が流れインダクタ32、33のそれぞれにエネルギーを蓄積する。
【0021】
【区間B t0≦t < t1】
時刻t0でスイッチング素子SW3 をオフする。スイッチング素子SW3 に流れていた電流が、コンデンサCZ3 へ転流するためスイッチング素子SW3 は、ZVSターンオフする。チョークコイル73のエネルギーによってコンデンサ47、コンデンサCZ3 、巻線N1、コンデンサCi、スイッチング素子SW2 を介する電流と、巻線N1、コンデンサCi、スイッチング素子SW2 、コンデンサCZ4 を介する電流とが流れ、巻線N1の電圧がゼロになるまでコンデンサCZ3 を充電、コンデンサCZ4 を放電し、その後漏れインダクタンスL1のエネルギーでコンデンサ47の電圧と等しくなるまでコンデンサCZ3を充電、電圧がゼロになるまでコンデンサCZ4を放電し、ダイオードD4が導通、巻線N1、コンデンサCi、スイッチング素子SW2 、ダイオードD4を介して漏れインダクタンスL1に起因する循環電流が流れる。コンデンサCiの電圧によって漏れインダクタンスL1のエネルギーが減少し、循環電流が減少する。ダイオードD4、スイッチング素子SW4 、コンデンサCZ4 で構成されるアームの電流が正になる前にスイッチング素子SW4 をターンオンさせ、ZVS電圧ターンオンさせる。
【0022】
【区間C t1≦t < t2】
時刻t1でスイッチング素子SW2 をオフする。スイッチング素子SW2 に流れていた電流が、コンデンサCZ2 へ転流するためスイッチング素子SW2 は、ZVS ターンオフする。巻線N1、コンデンサCi、コンデンサCZ2 、ダイオードD4を介する電流と前記インダクタ32、33の電流とがコンデンサCZ2をその電圧がコンデンサ47の電圧と等しくなるまで充電し、さらに、巻線N1、コンデンサCi、コンデンサCZ1 、コンデンサ47、ダイオードD4を介して流れる電流と疑似中性点N 、接続点C 、コンデンサCZ1 、コンデンサ47、ダイオード45、46、インダクタ32、33、入力端子12、13を介して流れるインダクタ32、33のエネルギー放出電流とでコンデンサCZ1 を電圧ゼロまで放電し、ダイオードD1が導通する。コンデンサCZ1 の電圧が疑似中性点N と入力端子11との間の電圧よりも下がった時点でダイオード41が導通し、入力端子11、インダクタ31、ダイオード41、ダイオードD1、接続点C 、疑似中性点N を介する電流が流れ始めインダクタ31へエネルギーの蓄積を始める。インダクタ32、33に蓄積したエネルギーが疑似中性点N 、接続点C 、ダイオードD1、コンデンサ47、ダイオード45、46、インダクタ32、33、入力端子12、13を介する電流としてコンデンサ47へ放出される。
【0023】
【区間D t2≦t < t3】
ダイオードD4、スイッチング素子SW4 、コンデンサCZ4 で構成されるアームの電流が時刻t2で正に転ずる。インダクタ32、33のエネルギー放出電流でダイオードD1が導通しているため、コンデンサ47、ダイオードD1、コンデンサCi、巻線N1、スイッチング素子SW4 を通る電流が変成部6 を介して出力整流部へエネルギー伝達を始める。ダイオードD1の電流がゼロになる前、即ち上記スイッチング素子SW4 の電流とインダクタ31の電流の和が、インダクタ32、33のエネルギー放出電流の和よりも小さいうちにスイッチング素子SW1 をターンオンさせ、ZVSターンオンさせる。
【0024】
【区間E t3≦t < t4】
ダイオードD1、スイッチング素子SW1 、コンデンサCZ1 で構成されるアームの電流が時刻t3で正に転ずる。
【0025】
【区間F t4≦t < t5】
時刻t4でスイッチング素子SW4 をオフする。スイッチング素子SW4に流れていた電流が、コンデンサCZ4へ転流するためスイッチ
ング素子SW4 は、ZVS ターンオフするチョークコイル73のエネルギーによってコンデンサ47、スイッチング素子SW1 、コンデンサCi、巻線N1、コンデンサCZ4 を介する電流と、巻線N1、コンデンサCZ3 、スイッチング素子SW1 、コンデンサCiを介する電流とが流れ、巻線N1の電圧がゼロになるまでコンデンサCZ4 を充電、コンデンサCZ3 を放電し、その後漏れインダクタンスL1のエネルギーでコンデンサ47の電圧と等しくなるまでコンデンサCZ4 を充電、電圧がゼロになるまでコンデンサCZ3 を放電し、ダイオードD3が導通、巻線N1、ダイオードD3、スイッチング素子SW1 、コンデンサCiを介して漏れインダクタンスL1に起因する循環電流が流れる。コンデンサCiの電圧によって漏れインダクタンスL1のエネルギーが減少し、循環電流が減少する。ダイオードD3、スイッチング素子SW3 、コンデンサCZ3 で構成されるアームの電流が正になる前にスイッチング素子SW3 をターンオンさせ、ZVS ターンオンさせる。
【0026】
【区間G t5≦t < t6】
時刻t5でスイッチング素子SW1 をオフする。スイッチング素子SW1 に流れていた電流が、コンデンサCZ1 へ転流するためスイッチング素子SW1 は、ZVS ターンオフする。巻線N1、ダイオードD3、コンデンサCZ1 、コンデンサCiを介する電流と前記インダクタ31の電流とがコンデンサCZ1 をその電圧がコンデンサ47の電圧と等しくなるまで充電し、さらに、巻線N1、ダイオードD3、コンデンサ47、ダイオードD2、コンデンサCiを介して流れる電流と入力端子11、インダクタ31、ダイオード41、コンデンサ47、コンデンサCZ2 、接続点C 、疑似中性点N を介して流れるインダクタ31のエネルギー放出電流とでコンデンサCZ2 を電圧ゼロまで放電し、ダイオードD2が導通する。コンデンサCZ2 の電圧が疑似中性点N と入力端子12との間の電圧よりも下がった時点でダイオード45が導通し、疑似中性点N と入力端子13との間の電圧よりも下がった時点でダイオード46が導通する。疑似中性点N 、接続点C 、ダイオードD2、ダイオード45、46、インダクタ32、33、入力端子12、13を介する電流が流れインダクタ32、33へのエネルギーの蓄積を始める。インダクタ31に蓄積したエネルギーが入力端子11、インダクタ31、ダイオード41、コンデンサ47、ダイオードD2、接続点C 、疑似中性点N を介する電流としてコンデンサ47へ放出される。
【0027】
【区間H t6≦t < t7】
ダイオードD3、スイッチング素子SW3 、コンデンサCZ3 で構成されるアームの電流が時刻t6で正に転ずる。インダクタ31のエネルギー放出電流でダイオードD2が導通しているので、コンデンサ47、スイッチング素子SW3 、巻線N1、コンデンサCi、ダイオードD2を通る電流が変成部6を介して出力整流部へエネルギー伝達を始める。ダイオードD2の電流がゼロになる前、即ち上記スイッチング素子SW3 の電流とインダクタ32、33の電流との和が、インダクタ31のエネルギー放出電流よりも小さいうちにスイッチング素子SW2 をターンオンさせZVS ターンオンさせる。
【0028】
【区間I t7≦t < t8】
ダイオードD2、スイッチング素子SW2 、コンデンサCZ2 で構成されるアームの電流が時刻t7で正に転ずる。以上の動作を繰り返し電力を伝達する巻線N1に流れる電流は、チョークコイル73に流れる電流で決定されているが、インダクタ31、32、33に流れる電流は、入力電圧、各インダクタのインダクタンスとスイッチング素子SW1 、SW2 のオン時間、オンオフ比に関連し、チョークコイル73に流れる電流とは無関係である。このため、入力電力を出力電力と等しくするために、スイッチング素子SW1、SW2のオンオフ比を固定し、
変換周波数を可変する。出力電力を制御するためには、スイッチング素子SW1 、SW2 のオンオフタイミングと、巻線N1を介して相対するスイッチング素子SW4 、SW3 のオンオフタイミングとをずらし出力整流部への電力供給調整をする。
【0029】
【シミュレーション】
解析時間とデータ量を低減するため、スイッチング周波数は商用周波数より十分高く商用周波数は高周波スイッチングに対して直流と近似できると仮定してシミュレーションを行った。
【0030】
直流電源はシミュレーション時のある位相に対応する入力交流を表し、それぞれの直流電圧を3相の正弦波の式で与えた。位相をパラメータとして各直流電圧に対して高周波スイッチングの周期定常状態をもとめ、位相を変え交流入力の一周期を検討した。
【0031】
図4は、位相が80度、定格負荷時の各部波形を示す。変圧器T1の1次巻線N1の電流iN1 はスイッチング素子SW3,SW4 がターンオフ後、低減している。変圧器T1の1次巻線N1に直列接続されている循環電流低減用及び偏磁防止用のコンデンサCiの電圧による効果である。
【0032】
図5は、シミュレーション時にパラメータとした位相をX 軸として交流入力電流変換した場合の波形を示す。このときの3相整流電圧は交流電圧ピーク値の1.25倍である。
【0033】
図6は、その定挌負荷時(20kHz)のスペクトル解析を示す。昇圧チョークの不連続モードを利用し電流波形を低歪みに改善する方式は、整流電圧が高いほど波形が改善されるが、この図4の結果は、この方式が1.25程度でも良い波形が得られることを示している。
【0034】
図7は、定挌負荷時(20kHz )のときの各スイッチング素子の電圧電流波形である。
【0035】
図8は、1/4 負荷時(80kHz )のときの各スイッチング素子の電圧電流波形を示す。スイッチング素子SW1 の電流isw1、スイッチング素子SW2 の電流isw2の波形から、昇圧チョッパ動作用のインダクタ群3の電流がスイッチング素子SW1,SW2 のZVSターンオンに効果的に作用し、軽負荷までスイッチング素子SW1,SW2 のZVSターンオンが実現できることを示している。
【0036】
図9は、出力電流とスイッチング周波数の関係を示す。出力電流基本特性は周波数に反比例する。下記の表1にスペクトル解析から計算した出力電流と入力電流のひずみ率を示す。
【表1】
【0037】
【発明の効果】
本発明は以上述べたような特徴を有しており、4スイッチ構成の絶縁出力低歪み整流電源装置を提案し、帰還制御なしで入力電流ひずみを小さくでき、すべてのスイッチング素子が広負荷範囲にわたり、ゼロ電圧スイッチングができるものであり、高力率、高効率で経済的な整流電源装置を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る低歪み整流電源装置の一実施例を示す。
【図2】本発明に係る低歪み整流電源装置の電圧電流等の関係を示す波形であって、負荷が定格負荷状態のときを示す。
【図3】本発明に係る低歪み整流電源装置の電圧電流等の関係を示す波形であって、負荷が軽い負荷状態のときを示す。
【図4】本発明に係る低歪み整流電源装置のシミュレーションによる各部の電流波形を示す。
【図5】本発明に係る低歪み整流電源装置のシミュレーションによる商用交流入力電流波形を示す。
【図6】本発明に係る低歪み整流電源装置のシミュレーションによる入力電流のスペクトラムを示す。
【図7】本発明に係る低歪み整流電源装置の定格負荷時のシミュレーションによるスイッチの電圧電流波形を示す。
【図8】本発明に係る低歪み整流電源装置の1/4負荷時のシミュレーションによるスイッチの電圧電流波形を示す。
【図9】本発明に係る低歪み整流電源装置のシミュレーションによる出力電流とスイッチング周波数との関係を示す。
【符号の説明】
2…コンデンサ群 3…インダクタ群 4…入力整流部
5…変換部 6…変成部 7…出力整流部
11,12,13…入力端子 21,22,23…コンデンサ 31,32,33…インダクタ
41,42,43,44,45,46 …ダイオード 47…コンデンサ
71,72 …ダイオード 73…チョークコイル 74…コンデンサ 81,82 …出力端子Ci…コンデンサ CZ1,CZ2,CZ3,CZ4 …コンデンサ D1,D2,D3,D4 …ダイオードSW1,SW2,SW3,SW4 …スイッチング素子 T1…変圧器
Claims (2)
- 交流電源の各相端子に一端がそれぞれ接続され、他端が共通接続点で共通に接続されている複数のコンデンサと、
複数のダイオードをブリッジ接続してなり、交流入力端子と直流出力端子とを有する入力整流部と、
前記交流電源の各相端子と前記コンデンサとの接続点と、前記入力整流部の前記各交流入力端子との間に接続されているインダクタと、
前記入力整流部の前記直流端子間に接続され、且つ相互の接続点が前記複数のコンデンサの前記共通接続点に接続された互いに直列のスイッチング素子とこれらスイッチング素子のそれぞれに逆極性に並列接続されている逆並列ダイオードとからなる直列接続回路とを備えた高力率の電源装置において、
前記入力整流部の前記直流出力端子間に、互いに直列接続されているスイッチング素子とこれらスイッチング素子のそれぞれに逆極性で並列接続されている逆並列ダイオードとからなる別の直列接続回路を備えて、前記直列接続回路と前記別の直列接続回路とによってブリッジインバータ回路を構成し、
前記直列接続回路における前記スイッチング素子同士の相互接続点と前記別の直列接続回路における前記スイッチング素子同士の相互接続点との間に変圧器の1次巻線を接続すると共に、該変圧器の2次巻線に出力整流部を接続し、
前記直列接続回路と前記別の直列接続回路とにおける前記スイッチング素子に並列にコンデンサを接続し、これらコンデンサと前記インダクタのインダクタンスと前記ブリッジインバータ回路の出力側のインダクタンスとを利用して、前記ブリッジインバータ回路の前記スイッチング素子を前記交流電源の周波数よりも高い周波数で交互にゼロ電圧スイッチングさせることを特徴とする低歪み整流電源装置。 - 前記変圧器の入力端子にコンデンサを直列接続して偏磁防止し、さらに循環電流を低減することを特徴とする請求項1に記載の低歪み整流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08323697A JP3574726B2 (ja) | 1997-03-17 | 1997-03-17 | 低歪み整流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08323697A JP3574726B2 (ja) | 1997-03-17 | 1997-03-17 | 低歪み整流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10262373A JPH10262373A (ja) | 1998-09-29 |
JP3574726B2 true JP3574726B2 (ja) | 2004-10-06 |
Family
ID=13796699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08323697A Expired - Fee Related JP3574726B2 (ja) | 1997-03-17 | 1997-03-17 | 低歪み整流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3574726B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8687388B2 (en) * | 2012-01-31 | 2014-04-01 | Delta Electronics, Inc. | Three-phase soft-switched PFC rectifiers |
-
1997
- 1997-03-17 JP JP08323697A patent/JP3574726B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10262373A (ja) | 1998-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2417771C (en) | Alexander topology resonance energy conversion and inversion circuit utilizing a series capacitance multi-voltage resonance section | |
CN108028607B (zh) | 基于空间矢量调制的三相整流转换器pwm方案 | |
US11601060B2 (en) | Switch-mode power supplies including three-level LLC circuits for low line and high line operation | |
US11296607B2 (en) | DC-DC converter | |
US11146176B2 (en) | Switch-mode power supplies including three-level LLC circuits | |
Scherbaum et al. | An Isolated, bridgeless, quasi-resonant ZVS-switching, buck-boost single-stage AC-DC converter with power factor correction (PFC) | |
JP3574726B2 (ja) | 低歪み整流電源装置 | |
JP4769395B2 (ja) | Dc/dcコンバータ | |
Zhang et al. | A high-power-factor integrated-stage AC-DC LED driver based on flyback-class E converter | |
JP3757729B2 (ja) | インバータ装置 | |
Barbosa et al. | A three-level isolated power factor correction circuit with zero voltage switching | |
JP3372868B2 (ja) | 電流制御型インバータ回路、その制御方法、コンデンサ充電器及びそれを備えたレーザ装置 | |
KR102640321B1 (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
RU2124263C1 (ru) | Вентильный преобразователь | |
JP3786260B2 (ja) | 高周波変換装置 | |
JP3767446B2 (ja) | 可変出力型dc/dcコンバータ | |
JP2003348834A (ja) | 単相昇降圧コンバータ | |
JP3743712B2 (ja) | 直流電源装置 | |
JP4305935B2 (ja) | スイッチング電源 | |
JPH04271275A (ja) | 整流器用スナバ回路 | |
Alsafrani | Integrated Z-source network into semi-dual-bridge resonant converter | |
JP2002218753A (ja) | スイッチング電源装置 | |
Navaneetha et al. | A THREE PHASE AC TO DC CONVERTER WITH FLYING CAPACITOR | |
JP3725378B2 (ja) | 単相昇降圧形高力率コンバータ | |
JP3729050B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |