JP3743712B2 - 直流電源装置 - Google Patents
直流電源装置 Download PDFInfo
- Publication number
- JP3743712B2 JP3743712B2 JP2001366589A JP2001366589A JP3743712B2 JP 3743712 B2 JP3743712 B2 JP 3743712B2 JP 2001366589 A JP2001366589 A JP 2001366589A JP 2001366589 A JP2001366589 A JP 2001366589A JP 3743712 B2 JP3743712 B2 JP 3743712B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- series
- switch
- circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するもので、特に定電力出力を給電する直流電源装置及びその出力電力制御に関するものである。
【0002】
【従来の技術】
成膜装置等の電源装置には、従来、図7に示すような回路構成のスイッチング電源を使用している。図7において、Q1〜Q4はスイッチ素子で、4個でフルブリッジを形成し、T1はトランス、D1〜4はトランス出力の整流ダイオード、Lは出力チョークコイル。Cは平滑用コンデンサ。Rは負荷である。Vinは入力電圧源である。
【0003】
成膜装置の電源を制御するには、成膜を均一に行う必要があるため、定電力制御が必要であり、従って電源装置の出力特性は、図9に示すような特性になる。図9でVoは電源装置の出力電圧、Ioは出力電流である。
V1とI2は夫々最大出力電圧と最大出力電流である。V2とI1は夫々定電力特性の両端に位置する出力電圧と出力電流である。従って、A,B間が定電力範囲である。図9において、例えばV1=500V、I2=40Aとすると、電源装置の出力容量は20kW(V1×I2)となるが、実際には定電力制御を行っているため、この装置の最大出力はI1×V1(=I2×V2)で、I1=20A、V2=250Vとすると、10kWとなる。
【0004】
従って出力トランスは、20kWの容量をもちながら10kWで使われてるにすぎず、利用率が悪い。一方、スイッチ素子Q1〜Q4がフルブリッジに構成され、一定周期T(図8)で良く知られているパルス巾制御(PWM)を行っている。図8において(a)〜(d)の波形はQ1〜Q4のゲート信号を示し、フルブリッジの出力(トランスの一次入力)は、(e)の波形で示されるパルス巾tのパルス出力になる。定電力出力のため、電源装置出力電流が最大値になるときは、出力電圧が低くなり、従ってパルス巾も小さくなるため、この電圧を整流して(波形(f))平滑するときに、平滑用フィルタが大きくなる。
上記のように、従来の制御方式ではトランスの利用率が低く、フィルタが大きくなる等の欠点があった。又、定電力出力時にはパルス巾が小さいため、スイッチング変換部、出力トランスの一次側巻き線等の実効値電流の増加により、出力トランス、スイッチ素子等で発生する損失も増加し、放熱用フィンが大きくなり小型化への障害となる。
【0005】
【発明が解決しようとする課題】
本発明は、上記のような欠点を改善するためのもので、トランスの利用率を高め、出力電圧のリップル分の発生要因を低減し、トランスや平滑フィルタの小型化、スイッチ素子の定電力出力時の損失低減を図り、さらには電源装置の小型化を可能とする電源装置を提供するものである。
【0006】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、第一のスイッチ素子と第二のスイッチ素子を直列に接続した第一の直列回路と、第三のスイッチ素子と第四のスイッチ素子を直列に接続した第二の直列回路と、第五のスイッチ素子と第六のスイッチ素子を直列に接続した第三の直列回路とを夫々並列に接続し、前記第一のスイッチ素子、前記第三のスイッチ素子、前記第五のスイッチ素子の一端を入力電源プラス端子に直列に接続し、前記第二のスイッチ素子、前記第四のスイッチ素子、前記第六のスイッチ素子の一端を入力電源マイナス端子に直列に接続し、前記第一の直列回路を構成する前記第一のスイッチ素子他端と前記第二のスイッチ素子他端の接続点を、第一のトランスの一次巻線の一端に接続し、前記第二の直列回路の接続点を第二のトランスの一次巻線の一端に接続し、前記第一のトランスの一次巻線の他端と、前記第二のトランスの一次巻線の他端を共通に接続して前記第三の直列回路の接続点に接続し、前記第一及び第二のトランスの二次巻線の夫々の一端を6ヶのダイオードで構成されるダイオードブリッジ整流回路の交流入力端子に夫々接続し、前記第一及び第二のトランスの二次巻線の他端を共通に接続して前記ダイオードブリッジ整流回路の残りの交流入力端子に接続し、前記ダイオードブリッジ整流回路の出力端子にリアクトル素子とコンデンサ素子で構成される平滑回路を接続したことを特徴とする。
又、制御法として前記第一の直列回路を構成する前記第一及び第二のスイッチ素子は、固定したオン幅で交互に駆動し、同様に前記第二の直列回路を構成する前記第三及び第四のスイッチ素子も、固定したオン幅で交互に駆動し、前記第一の直列回路と前記第二の直列回路を構成するスイッチ素子の位相差を変化させ制御し、前記第一のスイッチ素子と前記第三のスイッチ素子が同時にオンする時に、前記第六のスイッチ素子をオンし、前記第二のスイッチ素子と前記第四のスイッチ素子が同時にオンする時に、前記第五のスイッチ素子をオンすることを特徴とする。
【0007】
【発明の実施の態様】
図1は、本発明の実施例を示す回路図で、Q1〜Q6はスイッチ素子である。T1、T2は、トランスで巻数比1:nの関係に巻装されている。DはD1〜D6のダイオードで構成されるダイオードブリッジ整流回路。Lは出力チョークコイル。Cは平滑用コンデンサ。Rは負荷である。Vinは入力電圧源である。次に、CONTは制御回路で、負荷Rの電圧信号Vo_sig及び電流信号IL_sigを制御要素として、各スイッチQ1〜Q6に制御信号を送出する。
【0008】
この回路の基本動作は、スイッチ素子Q1とQ2は固定したオン幅で交互にオン、オフ動作を行う。同様にスイッチ素子Q3とQ4においても固定したオン幅で交互にオン、オフ動作を行う。そして、スイッチ素子Q1、Q2を固定して、スイッチ素子Q3、Q4の位相を可変し、スイッチ素子Q1とQ3がオン時にはQ6、Q2とQ4がオン時にはQ5をオンするように駆動信号を与え、スイッチ素子Q1、Q2とスイッチ素子Q3、Q4の位相差を制御して所望の出力電圧の安定化を行う。
【0009】
以下、本発明実施例回路の動作について詳述する。
図2は、本発明実施例回路の各部動作波形図、図3〜6は動作説明用の等価回路である。
【0010】
動作モード1(図2 時間t0〜t1)
動作モード1の等価回路を図3に示す。この状態はスイッチ素子Q1、Q3及びQ6が、図2で示すゲート信号が与えられオンしているため、夫々のトランスT1、T2の2次巻線には図3にて矢印で示す方向にnVinが現れ、ダイオードD1とD6が導通する。従って、整流回路Dの出力電圧VDは、トランスT1、T2の出力が直列接続となるため2nVinとなり、出力チョークLには2nVin−Voの電圧が印加され、出力チョーク電流ILは図3にて示す矢印の向きを正として、増加する方向に流れる。
【0011】
動作モード2(時間t1〜t2)
モード2の等価回路を図4に示す。この状態はスイッチ素子Q1とQ4がオンしているため、夫々のトランスT1、T2の1次巻線は直列につながり、2次巻線には図4にて示す矢印方向にnVin/2が現れ、ダイオードD1とD4及びD5が導通する。従って、整流回路9の出力電圧VDは、夫々のトランスT1、T2の出力を並列接続となるためnVin/2となり、出力チョークLには、Vo−nVin/2の電圧が印加され、出力チョーク電流ILは図4にて示す矢印の向きを正として、減少する方向に流れる。
【0012】
モード3(t2〜t3)、モード4(t3〜t0)等価回路を図5、図6に示す。この各モードの動作は、上記と同様な動作を繰り返し行うため省略する。
【0013】
以上、本発明は、スイッチ素子に上記説明の通りゲート信号を与えることで、2台のトランスの二次側出力が並列及び直列に接続するモードが存在し、その比を制御することで所望の直流出力電圧Voを得て、定電圧及び定電力出力を給電する。因みに図1において、制御回路CONTは電源装置の出力電圧検出信号Vo_sig及び電流信号IL_sigを制御要素として、スイッチ素子Q1、Q2にはスイッチング周期Tsで位相の固定されたゲート信号が与えられ、スイッチ素子Q3、Q4にはスイッチング周期Tsで且つ上記に比し一定位相遅れた(M・TS)ゲート信号が与えられ、又、スイッチ素子Q1とQ3がオン時にはQ6、Q2とQ4がオン時にはQ5をオンするように駆動信号を与え、スイッチ素子Q1、Q2及びスイッチ素子Q3、Q4の位相差を利用して定電圧及び定電力運転する。
【0014】
次に、図1において入力電圧Vinと出力電圧Voの電圧変換比率は、以下により求められる。先ず、スイッチング周期をTs、トランスT1、T2の夫々1次、2次巻数比を1:n、スイッチ素子Q1と4の位相差をφ(時間領域に変換すると、φ=M・Ts、但し、Mはディレイ係数)とする。
モード1のチョーク電流IL(チョーク電流)の増加方向への変化量(ΔIL)は、
【数1】
【0015】
モード2のチョーク電流ILの減少方向への変化量(ΔIL')は、
【数2】
【0016】
定常状態では(3)式を満たす。
【数3】
【0017】
従って、
【数4】
【0018】
(4)式を整理すると、
【数5】
【0019】
ここで、0≦M≦1より、
【数6】
となり、この範囲で入力電圧Vinと出力電圧Voの関係を制御できる。従って、図9に示す出力特性を要求される電源装置では、上記制御方法により出力電圧制御を可能とする。
【0020】
なお、図2において、(h)はチョーク電流波形、(i)、(j)、(k)はスイッチ素子Q1、Q3、Q5の電流波形、(l)、(m)、(n)はダイオードD1、D3、D5の電流波形を示す。
【0021】
【発明の効果】
上記の説明のように、二台のトランスの二次側電圧を直列及び並列に接続するモードを有して、その比を制御することで出力電圧制御を行わせることにより、夫々の回路の部品、特にトランスは自己の持つ容量を100%利用でき、その利用率の高さからトランスの小型化ができ、又、出力波形の変化分が少ないことから、出力フィルタを小型化でき、定電力出力時においても各スイッチ素子のパルス幅を固定のままで小さくする必要が無く一次側実効値電流の増加を防ぎ、スイッチ素子の損失の低減により放熱フィンの小型化が可能となった。電源装置の構成において、比較的大きさと重量の比率の大きいこれらの部品の小型化により、電源装置の小型化ができる。
【図面の簡単な説明】
【図1】 本発明の実施例回路図
【図2】 本発明実施例の動作波形図
【図3】 本発明の動作説明用の等価回路
【図4】 本発明の動作説明用の等価回路
【図5】 本発明の動作説明用の等価回路
【図6】 本発明の動作説明用の等価回路
【図7】 従来例
【図8】 従来例の各部動作波形図
【図9】 定電力装置の出力特性図
【符号の説明】
Q1〜Q6・・・・・・スイッチ素子
T1,T2・・・・・・・・・・・トランス
D・・・・・・・整流回路
D1〜D6・・・・・・・ダイオード
L・・・・・・・・・・・・・・・出力チョークコイル
C・・・・・・・・・・・・・・平滑用コンデンサ
R・・・・・・・・・・・・・・負荷
CONT・・・・・・・・・・制御回路
Vin・・・・・・・・・・入力電圧源
Vo_sig・・・・・・・・・・出力電圧信号
IL_sig・・・・・・・・・・電流信号
Claims (3)
- 第一のスイッチ素子と第二のスイッチ素子を直列に接続した第一の直列回路と、第三のスイッチ素子と第四のスイッチ素子を直列に接続した第二の直列回路と、第五のスイッチ素子と第六のスイッチ素子を直列に接続した第三の直列回路とを夫々並列に接続し、前記第一のスイッチ素子、前記第三のスイッチ素子、前記第五のスイッチ素子の一端を入力電源プラス端子に直列に接続し、前記第二のスイッチ素子、前記第四のスイッチ素子、前記第六のスイッチ素子の一端を入力電源マイナス端子に直列に接続し、前記第一の直列回路を構成する前記第一のスイッチ素子他端と前記第二のスイッチ素子他端の接続点を、第一のトランスの一次巻線の一端に接続し、前記第二の直列回路の接続点を第二のトランスの一次巻線の一端に接続し、前記第一のトランスの一次巻線の他端と、前記第二のトランスの一次巻線の他端を共通に接続して前記第三の直列回路の接続点に接続し、前記第一及び第二のトランスの二次巻線の夫々の一端を6ヶのダイオードで構成されるダイオードブリッジ整流回路の交流入力端子に夫々接続し、前記第一及び第二のトランスの二次巻線の他端を共通に接続して前記ダイオードブリッジ整流回路の残りの交流入力端子に接続し、前記ダイオードブリッジ整流回路の出力端子にリアクトル素子とコンデンサ素子で構成される平滑回路を接続したことを特徴とする直流電源装置。
- 前記第一の直列回路を構成する前記第一及び第二のスイッチ素子は、固定したオン幅で交互に駆動し、同様に前記第二の直列回路を構成する前記第三及び第四のスイッチ素子も、固定したオン幅で交互に駆動し、前記第一の直列回路と前記第二の直列回路を構成するスイッチ素子の位相差を変化させ制御することを特徴とする請求項1記載の直流電源装置。
- 前記第一のスイッチ素子と前記第三のスイッチ素子が同時にオンする時に、前記第六のスイッチ素子をオンし、前記第二のスイッチ素子と前記第四のスイッチ素子が同時にオンする時に、前記第五のスイッチ素子をオンすることを特徴とする請求項1及び請求項2記載の直流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001366589A JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001366589A JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003169473A JP2003169473A (ja) | 2003-06-13 |
JP3743712B2 true JP3743712B2 (ja) | 2006-02-08 |
Family
ID=19176463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001366589A Expired - Fee Related JP3743712B2 (ja) | 2001-11-30 | 2001-11-30 | 直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743712B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660053A (zh) * | 2013-11-19 | 2015-05-27 | 丰田自动车株式会社 | 电力转换装置以及电力修正方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101594303B1 (ko) * | 2014-09-24 | 2016-02-19 | 한국에너지기술연구원 | 상전이 듀얼 풀브리지 컨버터 |
-
2001
- 2001-11-30 JP JP2001366589A patent/JP3743712B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104660053A (zh) * | 2013-11-19 | 2015-05-27 | 丰田自动车株式会社 | 电力转换装置以及电力修正方法 |
CN104660053B (zh) * | 2013-11-19 | 2017-08-18 | 丰田自动车株式会社 | 电力转换装置以及电力修正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003169473A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838558A (en) | Phase staggered full-bridge converter with soft-PWM switching | |
JP4995277B2 (ja) | 双方向dc/dcコンバータ | |
US7463498B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
JPH06217547A (ja) | 電圧制御回路 | |
US6590791B1 (en) | High input voltage, high efficiency, fast transient voltage regulator module (VRM) | |
US11296607B2 (en) | DC-DC converter | |
JP5210824B2 (ja) | 双方向dc/dcコンバータ | |
JP4392975B2 (ja) | 定電力出力直流電源装置 | |
TWI328918B (en) | Multi-output dc-dc converter with improved cross-regulation performance | |
US10897211B2 (en) | Power conversion apparatus capable of performing step-up/step-down operation | |
WO2017149906A1 (ja) | スイッチング電源回路 | |
JP3743712B2 (ja) | 直流電源装置 | |
JP4497600B2 (ja) | 定電力出力直流電源装置の制御方式 | |
JP3341458B2 (ja) | 電源装置 | |
US7157887B2 (en) | Direct amplitude modulation for switch mode power supplies | |
JP4769395B2 (ja) | Dc/dcコンバータ | |
JP2003092880A (ja) | 多出力直流−直流変換装置 | |
JPH0365054A (ja) | Dc―dcコンバータ | |
JP2004166420A (ja) | 多出力スイッチング電源装置 | |
JP2004007907A (ja) | スイッチング電源装置 | |
JP2003289665A (ja) | スイッチング電源装置 | |
JP2002010643A (ja) | スイッチング電源 | |
JP3574726B2 (ja) | 低歪み整流電源装置 | |
JP2004312788A (ja) | カレントフェッド型コンバータ | |
JPH07337012A (ja) | 多出力スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |