JP3216886B2 - ディジタル交差接続及び追加／除去マルチプレキシング装置 - Google Patents
ディジタル交差接続及び追加／除去マルチプレキシング装置Info
- Publication number
- JP3216886B2 JP3216886B2 JP52639498A JP52639498A JP3216886B2 JP 3216886 B2 JP3216886 B2 JP 3216886B2 JP 52639498 A JP52639498 A JP 52639498A JP 52639498 A JP52639498 A JP 52639498A JP 3216886 B2 JP3216886 B2 JP 3216886B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing modules
- multiplexing
- signals
- dependent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 35
- 230000001419 dependent effect Effects 0.000 claims description 31
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 239000000872 buffer Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 2
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1201—Formatting, e.g. arrangement of data block or words on the record carriers on tapes
- G11B20/1202—Formatting, e.g. arrangement of data block or words on the record carriers on tapes with longitudinal tracks only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/107—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
- H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
- G11B2220/93—Longitudinal format, wherein tracks are in the direction of the tape, read with a static head, e.g. DCC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0012—Switching modules and their interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
- Y10S370/903—Osi compliant network
- Y10S370/907—Synchronous optical network, SONET
Description
【発明の詳細な説明】 技術分野 本発明は、ディジタル交差接続及び追加／除去機能を
SONET又はSDH準拠信号相互接続装置に与えるためのマル
チプレキシング装置に関するものである。更に詳しく云
えば、本発明は、低速信号（トリビュタリ）を交差接続
することができるモジュール式の拡張可能な非閉塞ディ
ジタル相互接続システムに関するものである。なお、こ
れらの信号は、高速信号の成分であるが、又は低速回線
（ローカル・ポート）において終端し得るものである。
より一層詳しく云えば、本発明は、実施されるSONET/SD
Hリンクの伝送速度に依存する数の同様なモジュールを
並列に配置したSONET/SDH相互接続回路のためのマルチ
プレキシング装置に関するものである。
SONET又はSDH準拠信号相互接続装置に与えるためのマル
チプレキシング装置に関するものである。更に詳しく云
えば、本発明は、低速信号（トリビュタリ）を交差接続
することができるモジュール式の拡張可能な非閉塞ディ
ジタル相互接続システムに関するものである。なお、こ
れらの信号は、高速信号の成分であるが、又は低速回線
（ローカル・ポート）において終端し得るものである。
より一層詳しく云えば、本発明は、実施されるSONET/SD
Hリンクの伝送速度に依存する数の同様なモジュールを
並列に配置したSONET/SDH相互接続回路のためのマルチ
プレキシング装置に関するものである。
背景技術 最近、米国規格協会は、高速多重化ディジタル・デー
タ伝送のための新たな基本的標準を設定した。これは、
「同期光通信ネットワーク」標準であり、以後、SONET
と呼ばれる。SONET標準は、光ファイバ・ネットワーク
を介した多重化ディジタル伝送のための光インターフェ
ース、データ速度、操作手順、及びフレーム構造を指定
する。
タ伝送のための新たな基本的標準を設定した。これは、
「同期光通信ネットワーク」標準であり、以後、SONET
と呼ばれる。SONET標準は、光ファイバ・ネットワーク
を介した多重化ディジタル伝送のための光インターフェ
ース、データ速度、操作手順、及びフレーム構造を指定
する。
国際電気通信連合（ITU）はSONETのインターフェース
原理を採用し、高速ディジタル・データ伝送のための新
たな広域通信標準を勧告した。この標準が「同期ディジ
タル・ハイアラーキ」（SDH）である。
原理を採用し、高速ディジタル・データ伝送のための新
たな広域通信標準を勧告した。この標準が「同期ディジ
タル・ハイアラーキ」（SDH）である。
「ディジタル通信システムに関する一般的なアスペク
ト（General Aspects of Digital Transmission System
s）」におけるSDH標準に対しては、いずれも1993年３月
に発行されたITU標準資料G.707（同期ディジタル・ハイ
アラーキ・ビット速度）、G.708（同期ディジタル・ハ
イアラーキのためのネットワーク・ノード・インターフ
ェース）、G.709（同期マルチプレキシング構造）、G.7
82（同期ディジタル・ハイアラーキ（SDH）機器のタイ
プ及び一般的特性）、及びG.783（同期ディジタル・ハ
イアラーキ（SDH）機器機能ブロックの特性）を参照し
て欲しい。
ト（General Aspects of Digital Transmission System
s）」におけるSDH標準に対しては、いずれも1993年３月
に発行されたITU標準資料G.707（同期ディジタル・ハイ
アラーキ・ビット速度）、G.708（同期ディジタル・ハ
イアラーキのためのネットワーク・ノード・インターフ
ェース）、G.709（同期マルチプレキシング構造）、G.7
82（同期ディジタル・ハイアラーキ（SDH）機器のタイ
プ及び一般的特性）、及びG.783（同期ディジタル・ハ
イアラーキ（SDH）機器機能ブロックの特性）を参照し
て欲しい。
SDH標準は、製造業者が次のような遠隔通信機器を開
発することを可能にするように設計されている。即ち、
それらの機器は、 （ａ）標準に従って世界中に構築されたすべての遠隔通
信ネットワークにおいて相互交換可能である。
発することを可能にするように設計されている。即ち、
それらの機器は、 （ａ）標準に従って世界中に構築されたすべての遠隔通
信ネットワークにおいて相互交換可能である。
（ｂ）上位互換性がある、即ち、北アメリカ、ヨーロッ
パ、及び日本において使用されている古い遠隔通信フォ
ーマットのデータを使用可能である。
パ、及び日本において使用されている古い遠隔通信フォ
ーマットのデータを使用可能である。
これは、いわゆる、「コンテナ」（Ｃ）及び「仮想コ
ンテナ」（VC）のハイアラーキによって達成される（第
１図参照）。Ｃ−４、Ｃ−３、Ｃ−12等のコンテナは、
特定の伝送速度を持ったデータ・トラフィックを適応さ
せるように設計された情報構造である。例えば、Ｃ−４
コンテナは139264kビット／秒までの基本速度を持った
データ・トラフィックを搬送し、Ｃ−３は44736又は343
68kビット／秒までのものを搬送する。それらのコンテ
ナは、「パス・オーバヘッド」情報（POH）をそれに加
えることによって仮想コンテナに変換される。マルチプ
レキシング、マッピング、又はアライニングとして定義
された手順によって、SDHを構成するデータ構造が生成
される。これらのデータ構造は、「管理ユニット、グル
ープ」（AUG）及び「同期移送モジュール」（STM）と呼
ばれる。STMのラベルは、それが搬送するAUGの数によっ
て定義される。例えば、STM−４は４つのAUGを有する。
AUGは１つのタイプ４の「管理ユニット」（AU）又は３
つのAU−３を含む。最も簡単な場合を述べると、１つの
AU−４は１つのＣ−４信号を含み、１つのAU−３は１つ
のＣ−３信号を保持する。
ンテナ」（VC）のハイアラーキによって達成される（第
１図参照）。Ｃ−４、Ｃ−３、Ｃ−12等のコンテナは、
特定の伝送速度を持ったデータ・トラフィックを適応さ
せるように設計された情報構造である。例えば、Ｃ−４
コンテナは139264kビット／秒までの基本速度を持った
データ・トラフィックを搬送し、Ｃ−３は44736又は343
68kビット／秒までのものを搬送する。それらのコンテ
ナは、「パス・オーバヘッド」情報（POH）をそれに加
えることによって仮想コンテナに変換される。マルチプ
レキシング、マッピング、又はアライニングとして定義
された手順によって、SDHを構成するデータ構造が生成
される。これらのデータ構造は、「管理ユニット、グル
ープ」（AUG）及び「同期移送モジュール」（STM）と呼
ばれる。STMのラベルは、それが搬送するAUGの数によっ
て定義される。例えば、STM−４は４つのAUGを有する。
AUGは１つのタイプ４の「管理ユニット」（AU）又は３
つのAU−３を含む。最も簡単な場合を述べると、１つの
AU−４は１つのＣ−４信号を含み、１つのAU−３は１つ
のＣ−３信号を保持する。
SDH/SONETデータ・フレーム、即ち、STM−Ｎ信号は12
5ミリ秒の長さである。各フレームにおいて伝送される
データの量はその信号のハイアラーキ・レベルＮに依存
する。高いハイアラーキ・レベルは、約155Mビット／秒
という基本STM−１レベルよりも高いデータ速度で伝送
される。（なお、正確な伝送速度は155.52Mビット／秒
として定義される。しかし、ここでは及び以下では、伝
送速度はそれらの近似値によって表されることが多い。
特に、これは、正確なデータ伝送速度がオーバヘッド・
データ・トラフィック及びアイドル・セル・スタッフィ
ングによって歪まされるという事実によるものであ
る）。整数Ｎは、データがSTM−１レベルよりも何倍速
く伝送されるかを表す。例えば、STM−４は622Mビット
／秒のデータ伝送速度を表し、従って、各データ・フレ
ームはSTM−１のフレームの４倍のバイトを有する。現
在、最高の定義されたレベルはSTM−64であり、それは
9.95Gビット／秒のデータ速度を有する。明らかに、STM
−Ｎ信号の各部分は、STM−１信号の対応する部分と同
時にブロードキャストされるが、Ｎ倍のバイトを含んで
いる。
5ミリ秒の長さである。各フレームにおいて伝送される
データの量はその信号のハイアラーキ・レベルＮに依存
する。高いハイアラーキ・レベルは、約155Mビット／秒
という基本STM−１レベルよりも高いデータ速度で伝送
される。（なお、正確な伝送速度は155.52Mビット／秒
として定義される。しかし、ここでは及び以下では、伝
送速度はそれらの近似値によって表されることが多い。
特に、これは、正確なデータ伝送速度がオーバヘッド・
データ・トラフィック及びアイドル・セル・スタッフィ
ングによって歪まされるという事実によるものであ
る）。整数Ｎは、データがSTM−１レベルよりも何倍速
く伝送されるかを表す。例えば、STM−４は622Mビット
／秒のデータ伝送速度を表し、従って、各データ・フレ
ームはSTM−１のフレームの４倍のバイトを有する。現
在、最高の定義されたレベルはSTM−64であり、それは
9.95Gビット／秒のデータ速度を有する。明らかに、STM
−Ｎ信号の各部分は、STM−１信号の対応する部分と同
時にブロードキャストされるが、Ｎ倍のバイトを含んで
いる。
第２図に示されるように、STM−１信号は、155.52Mビ
ット／秒のSONET/SDHデータ速度に対応する270バイト／
行を持った９行の矩形型情報を含む。各行の最初の９バ
イトは、「セクション・オーバヘッド」（以下、SOHと
記す）を表す。残りの261バイトは、VCのために予約さ
れており、それは第１図ではVC−４である。VC−４コン
テナの第１列は、「パス・オーバヘッド］（POH）より
成る。残りはペイロード（Ｃ−４信号）によって占めら
れる。複数のVCを連結することによって、対応する帯域
幅を有する単一の伝送チャネルを与えることができる。
例えば、１つのSTM−４信号で４つのVC−４を連結する
と、約600Mビット／秒の容量を持った単一のデータ・チ
ャネルを形成することができる。この場合、その４つの
VCは、標準的な用語では、VC−４−4cと呼ばれ、その信
号はSTM−4cと呼ばれる。
ット／秒のSONET/SDHデータ速度に対応する270バイト／
行を持った９行の矩形型情報を含む。各行の最初の９バ
イトは、「セクション・オーバヘッド」（以下、SOHと
記す）を表す。残りの261バイトは、VCのために予約さ
れており、それは第１図ではVC−４である。VC−４コン
テナの第１列は、「パス・オーバヘッド］（POH）より
成る。残りはペイロード（Ｃ−４信号）によって占めら
れる。複数のVCを連結することによって、対応する帯域
幅を有する単一の伝送チャネルを与えることができる。
例えば、１つのSTM−４信号で４つのVC−４を連結する
と、約600Mビット／秒の容量を持った単一のデータ・チ
ャネルを形成することができる。この場合、その４つの
VCは、標準的な用語では、VC−４−4cと呼ばれ、その信
号はSTM−4cと呼ばれる。
SDH標準のこの融通性は、部分的には、ポインタ・コ
ンセプトによるものである。SDHでは、フレームは同期
化されるが、その中のVCはフレームにロックされない。
従って、SDH信号の個々のコンテナは、フレーム整合又
は同期化の必要はない。セクション・オーバヘッドに
は、上述のPOHの位置、即ち、SDHフレームにおける仮想
コンテナの開始点を表す「ポインタ」が設けられる。従
って、POHは、フレーム中の任意の位置に融通性を持っ
て位置決め可能である。情報をマルチプレクスして高次
のSDHフレームにすることが古いデータ標準の場合より
も簡単になり、SDHでは高価な同期バッファが必要な
い。同様に、信号ハイアラーキ全体をデマルチプレクス
することを必要とすることなく、低次の信号が高次のSD
H信号から取り出し可能であり、高次のSDH信号に挿入可
能である。それらのポインタはセクション・オーバヘッ
ドの第４行に記憶される。
ンセプトによるものである。SDHでは、フレームは同期
化されるが、その中のVCはフレームにロックされない。
従って、SDH信号の個々のコンテナは、フレーム整合又
は同期化の必要はない。セクション・オーバヘッドに
は、上述のPOHの位置、即ち、SDHフレームにおける仮想
コンテナの開始点を表す「ポインタ」が設けられる。従
って、POHは、フレーム中の任意の位置に融通性を持っ
て位置決め可能である。情報をマルチプレクスして高次
のSDHフレームにすることが古いデータ標準の場合より
も簡単になり、SDHでは高価な同期バッファが必要な
い。同様に、信号ハイアラーキ全体をデマルチプレクス
することを必要とすることなく、低次の信号が高次のSD
H信号から取り出し可能であり、高次のSDH信号に挿入可
能である。それらのポインタはセクション・オーバヘッ
ドの第４行に記憶される。
セクション・オーバヘッドは更に次の２つに細分され
る。即ち、 （１）．「リジェネレータ・セクション・オーバヘッ
ド」、即ち、RSOH。これは、SONET/SDH信号が横切るル
ートに沿った中継局によって使用される情報バイトを含
んでいる。リジェネレータ・セクション・オーバヘッド
は、セクション・オーバヘッドの行１−３を占有する。
る。即ち、 （１）．「リジェネレータ・セクション・オーバヘッ
ド」、即ち、RSOH。これは、SONET/SDH信号が横切るル
ートに沿った中継局によって使用される情報バイトを含
んでいる。リジェネレータ・セクション・オーバヘッド
は、セクション・オーバヘッドの行１−３を占有する。
（２）．「マルチプレクサ・セクション・オーバヘッ
ド」、即ち、MSOH。これは、SONET/SDH信号のルートに
沿ったマルチプレクサによって使用される情報バイトを
含んでいる。マルチプレクサ・セクション・オーバヘッ
ドは、セクション・オーバヘッドの行５−９を占有す
る。これらのセクションは、伝送プロセスの間、種々の
ステージにおいてアセンブル及びディスアセンブルされ
る。第２図はMSOHの展開図も示す。
ド」、即ち、MSOH。これは、SONET/SDH信号のルートに
沿ったマルチプレクサによって使用される情報バイトを
含んでいる。マルチプレクサ・セクション・オーバヘッ
ドは、セクション・オーバヘッドの行５−９を占有す
る。これらのセクションは、伝送プロセスの間、種々の
ステージにおいてアセンブル及びディスアセンブルされ
る。第２図はMSOHの展開図も示す。
SONETシステムでは、51.84Mビット／秒の基本信号が
使用される。それは、同期移送信号レベル１（以下、ST
S−１と記す）と呼ばれる。これは、90バイト／行を持
った９行の矩形型情報を有する。各行の最初の３バイト
はセクション・オーバヘッドであり、残りの87バイトは
「同期ペイロード・エンベロープ」（以下、SPEと記
す）である。これらのSPEのうちの３つは１つの仮想コ
ンテナ−４に正確に適合する。従って、STS−１信号フ
ォーマットの信号はSTM−１フレームにマッピング可能
である。更に、フレーム整合のSTS−１信号又はSTM−１
信号は高次のSTM−Ｎフレームにマルチプレクス可能で
ある。
使用される。それは、同期移送信号レベル１（以下、ST
S−１と記す）と呼ばれる。これは、90バイト／行を持
った９行の矩形型情報を有する。各行の最初の３バイト
はセクション・オーバヘッドであり、残りの87バイトは
「同期ペイロード・エンベロープ」（以下、SPEと記
す）である。これらのSPEのうちの３つは１つの仮想コ
ンテナ−４に正確に適合する。従って、STS−１信号フ
ォーマットの信号はSTM−１フレームにマッピング可能
である。更に、フレーム整合のSTS−１信号又はSTM−１
信号は高次のSTM−Ｎフレームにマルチプレクス可能で
ある。
一般に、他の信号と結合されて高次の新たなデータ・
フレームになるいずれの低速のデータ信号も、「従属信
号（トリビュタリ）」と呼ばれる。例えば、前の段階に
おいて、結合されて１つのSTM−１信号になった３つのS
TS−１信号は従属信号である。
フレームになるいずれの低速のデータ信号も、「従属信
号（トリビュタリ）」と呼ばれる。例えば、前の段階に
おいて、結合されて１つのSTM−１信号になった３つのS
TS−１信号は従属信号である。
ディジタル交差接続（DCC）機能は、高速信号内での
低速信号又は従属信号の時間的順序（直列高速信号の場
合）又は空間的順序（デマルチプレクスされた高速信号
の場合）を再配置する可能性を与える。
低速信号又は従属信号の時間的順序（直列高速信号の場
合）又は空間的順序（デマルチプレクスされた高速信号
の場合）を再配置する可能性を与える。
追加／除去機能は高速信号から１つ又は複数の従属信
号を抽出するか又は置換することを可能にする。それは
除去／挿入機能としても知られている。
号を抽出するか又は置換することを可能にする。それは
除去／挿入機能としても知られている。
SONETの高速ディジタル信号を交差接続するためのモ
ジュール式の拡張可能な非閉塞システムは、例えば、米
国特許第4,967,405号及び同5,040,170号に開示されてい
る。その既知のシステムは、SONETバス・インターフェ
ースと、新たなSONET形式の信号を発生するために仮想
従属ペイロードを空間、時間、及び位相において交差接
続する仮想従属交差接続モジュールとを含む。
ジュール式の拡張可能な非閉塞システムは、例えば、米
国特許第4,967,405号及び同5,040,170号に開示されてい
る。その既知のシステムは、SONETバス・インターフェ
ースと、新たなSONET形式の信号を発生するために仮想
従属ペイロードを空間、時間、及び位相において交差接
続する仮想従属交差接続モジュールとを含む。
SDH信号のためのDCCに対するもう１つの方法は、非常
に抽象的にではあるが、欧州特許出願EP−A0,552,694号
に開示されている。
に抽象的にではあるが、欧州特許出願EP−A0,552,694号
に開示されている。
両方の既知の方法に共通することは、着信する高速デ
ータ信号が望ましい信号ハイアラーキにデマルチプレク
スされ、処理され（即ち、デスクランブル、オーバヘッ
ド情報の除去等）、そして処理後に、（非閉塞）交換網
によって受信される。交換網はその着信信号を任意の出
力線に再指向する。出力信号は、本質的に逆の処理を受
けてマルチプレクスされ、新たな出力高速信号になる。
換言すれば、従属信号を再配置するために使用されるメ
ッシュ又は交換網が、ディスアセンブリング（受信プロ
セス）及びアセンブリング（送信プロセス）の間に置か
れる。
ータ信号が望ましい信号ハイアラーキにデマルチプレク
スされ、処理され（即ち、デスクランブル、オーバヘッ
ド情報の除去等）、そして処理後に、（非閉塞）交換網
によって受信される。交換網はその着信信号を任意の出
力線に再指向する。出力信号は、本質的に逆の処理を受
けてマルチプレクスされ、新たな出力高速信号になる。
換言すれば、従属信号を再配置するために使用されるメ
ッシュ又は交換網が、ディスアセンブリング（受信プロ
セス）及びアセンブリング（送信プロセス）の間に置か
れる。
発明の目的 本発明の目的は、チップ上に結合された複数の処理モ
ジュールのブロックによって、高速信号の形で転送され
る従属信号の効果的処理を可能にするSONET/SDH相互接
続システムのための構造を提供することにある。
ジュールのブロックによって、高速信号の形で転送され
る従属信号の効果的処理を可能にするSONET/SDH相互接
続システムのための構造を提供することにある。
本発明のもう１つの目的は、そのようなマルチ・モジ
ュール配置において融通性のある方法で交差接続及び追
加／除去機能を可能にするようなSONET/SDH信号処理構
造を提供することにある。
ュール配置において融通性のある方法で交差接続及び追
加／除去機能を可能にするようなSONET/SDH信号処理構
造を提供することにある。
本発明の更なる目的は、フレームを完全にデマルチプ
レクス又はディスアセンブルすることなくそのような交
差接続及び追加／除去機能を可能にすることにある。
レクス又はディスアセンブルすることなくそのような交
差接続及び追加／除去機能を可能にすることにある。
発明の開示 これらの本発明の目的は、請求の範囲に記載されたシ
ステムによって達成される。この新しい交差接続システ
ムは、その基本形において、高速信号の一部分、例え
ば、構成可能なマルチプレクサ／デマルチプレクサ（MU
X/DEMUX）と関連して、（SDHのためのSTM−１信号のよ
うな）階層的に順序付けられた信号フォーマットの従属
信号又は基本信号を処理することができる複数の同様の
データ処理モジュールの実質的に並列の配置として特徴
付けられる。MUX/DEMUXは、着信高速信号の事前選択さ
れた部分をモジュールの各々に又はその逆に方向付ける
ようにプログラム可能である。
ステムによって達成される。この新しい交差接続システ
ムは、その基本形において、高速信号の一部分、例え
ば、構成可能なマルチプレクサ／デマルチプレクサ（MU
X/DEMUX）と関連して、（SDHのためのSTM−１信号のよ
うな）階層的に順序付けられた信号フォーマットの従属
信号又は基本信号を処理することができる複数の同様の
データ処理モジュールの実質的に並列の配置として特徴
付けられる。MUX/DEMUXは、着信高速信号の事前選択さ
れた部分をモジュールの各々に又はその逆に方向付ける
ようにプログラム可能である。
制御可能なMUX/DEMUXシステムを設計することは、原
理的には、当業者にとって難しすぎるタスクではない。
しかし、そのようなMUX/DEMUXシステムは、例えば、SON
ET/SDH信号のような複雑な且つ相互関連のある構造を持
った信号に基づくデータ通信には適用されてない。これ
らの信号はビット又はバイトの「アモルファス」ストリ
ングのようには見えず、ペイロードのような他の定様式
データ信号を含み、且つフレーム全体又は少なくともそ
れの完全なペイロードをカバーするチェック・バイト又
は制御バイトを有するフレームとして編成される。従っ
て、これらの状況の下で適切なMUX/DEMUXを設計すると
いう見かけ上は平凡な目的が、次のような非常に複雑な
タスクとなる。即ち、そのタスクは、既知の解決策を、
高速信号が既にディスアセンブルされてそれの低いハイ
アラーキ信号又は従属信号になった段階で、それに続く
交差接続を伴う一定の変更不可な方法でマルチプレキシ
ングが行われるという方式に頼らせる。
理的には、当業者にとって難しすぎるタスクではない。
しかし、そのようなMUX/DEMUXシステムは、例えば、SON
ET/SDH信号のような複雑な且つ相互関連のある構造を持
った信号に基づくデータ通信には適用されてない。これ
らの信号はビット又はバイトの「アモルファス」ストリ
ングのようには見えず、ペイロードのような他の定様式
データ信号を含み、且つフレーム全体又は少なくともそ
れの完全なペイロードをカバーするチェック・バイト又
は制御バイトを有するフレームとして編成される。従っ
て、これらの状況の下で適切なMUX/DEMUXを設計すると
いう見かけ上は平凡な目的が、次のような非常に複雑な
タスクとなる。即ち、そのタスクは、既知の解決策を、
高速信号が既にディスアセンブルされてそれの低いハイ
アラーキ信号又は従属信号になった段階で、それに続く
交差接続を伴う一定の変更不可な方法でマルチプレキシ
ングが行われるという方式に頼らせる。
従って、MUX/DEMUXは、各々が他のモジュールから実
質的に独立して動作でき、外部的に与えられる構成デー
タに依存するだけの複数のデータ処理モジュールと関連
して見られなければならない。SONET/SDHトラフィック
のためのそのようなデータ・モジュールは、1995年４月
15日に出願され、本譲受人に譲渡された国際出願PCT/EP
95/01426号に開示されている。
質的に独立して動作でき、外部的に与えられる構成デー
タに依存するだけの複数のデータ処理モジュールと関連
して見られなければならない。SONET/SDHトラフィック
のためのそのようなデータ・モジュールは、1995年４月
15日に出願され、本譲受人に譲渡された国際出願PCT/EP
95/01426号に開示されている。
本発明の一実施例では、MUX/DEMUXは、各々が（例え
ば、データ伝送の速度によって特徴付けられる）信号ハ
イアラーキにおける次の下位レベルを表すという少なく
とも２つの異なるステージを含む。単一ステージにおけ
る伝送速度をデータ処理モジュールの「基本」速度より
も低い速度に減少させる単一ステージMUX/DEMUXシステ
ムを構成することが原理的に可能であるけれども、これ
は、高速コンポーネントのコスト及び使用可能度が線形
に変動しないので望ましくない。開示されたマルチ・ス
テージ設計によって、ほとんどの装置が低速度環境にお
いて動作する。
ば、データ伝送の速度によって特徴付けられる）信号ハ
イアラーキにおける次の下位レベルを表すという少なく
とも２つの異なるステージを含む。単一ステージにおけ
る伝送速度をデータ処理モジュールの「基本」速度より
も低い速度に減少させる単一ステージMUX/DEMUXシステ
ムを構成することが原理的に可能であるけれども、これ
は、高速コンポーネントのコスト及び使用可能度が線形
に変動しないので望ましくない。開示されたマルチ・ス
テージ設計によって、ほとんどの装置が低速度環境にお
いて動作する。
好適な実施例では、MUX/DEMUXシステムは、後続のス
テージの各モジュール或いは各MUX/DEMUXに事前選択さ
れたデータを供給するカスケードされたパイプラインを
含む。
テージの各モジュール或いは各MUX/DEMUXに事前選択さ
れたデータを供給するカスケードされたパイプラインを
含む。
本発明の特徴と考えられるこれらの及び他の特徴は請
求の範囲に記載されている。しかし、本発明そのもの及
び好適な使用モード、並びに、更なる目的及びその利点
は、添付図面と関連して下記のような実施例の詳細な説
明を参照することによって最もよく理解されるであろ
う。
求の範囲に記載されている。しかし、本発明そのもの及
び好適な使用モード、並びに、更なる目的及びその利点
は、添付図面と関連して下記のような実施例の詳細な説
明を参照することによって最もよく理解されるであろ
う。
図面の簡単な説明 第１図は、STM−Ｎ信号までのSDH信号ハイアラーキに
関する概要を示す。
関する概要を示す。
第２図は、標準的な規定に従うVC−４コンテナを持っ
たSTM−１信号を示す。
たSTM−１信号を示す。
第3A図及び第3B図は、それぞれ、SDH/SONETデータ・
トラフィックのための送信（Tx）及び受信（Rx）バージ
ョンを示す。
トラフィックのための送信（Tx）及び受信（Rx）バージ
ョンを示す。
第４図は、構成可能なランダム・アクセス・デマルチ
プレクサとマルチ・モジュール・チップとの協働の原理
を示す。
プレクサとマルチ・モジュール・チップとの協働の原理
を示す。
第５図は、マルチ・モジュール・チップの送信及び受
信セクションを持った構成可能なマルチプレクサ／デマ
ルチプレクサのためのパイプライン解決法のブロック図
である。
信セクションを持った構成可能なマルチプレクサ／デマ
ルチプレクサのためのパイプライン解決法のブロック図
である。
第６図は、１つのマルチ・モジュール・チップの送信
セクションのための構成可能なランダム・アクセス・マ
ルチプレクサの詳細を示す。
セクションのための構成可能なランダム・アクセス・マ
ルチプレクサの詳細を示す。
第７図は、本発明による一群のマルチ・モジュール・
チップのための構成可能なデマルチプレクサ配置（ライ
ン・インターフェース・マクロ）のブロック図である。
チップのための構成可能なデマルチプレクサ配置（ライ
ン・インターフェース・マクロ）のブロック図である。
第８図は、構成可能なマルチプレクサ／デマルチプレ
クサ・ステージを有するマルチ・モジュール・チップ上
のモジュールのためのディジタル交差接続の相互接続方
式を示す。
クサ・ステージを有するマルチ・モジュール・チップ上
のモジュールのためのディジタル交差接続の相互接続方
式を示す。
第９図は、構成可能なランダム・アクセス・マルチプ
レクサ／デマルチプレクサを有するマルチ・モジュール
・チップ上のモジュールのための部分的ディジタル交差
接続及び部分的追加／除去相互接続方式を示す。
レクサ／デマルチプレクサを有するマルチ・モジュール
・チップ上のモジュールのための部分的ディジタル交差
接続及び部分的追加／除去相互接続方式を示す。
詳細な説明 構成可能なマルチプレクサ／デマルチプレクサ・セク
ションを説明する前に、この例において使用されるデー
タ処理モジュールを簡単に説明する。
ションを説明する前に、この例において使用されるデー
タ処理モジュールを簡単に説明する。
第3A図及び第3B図に示されたモジュールはそれらの図
における種々の機能ブロックによって表された基本副次
機能を有する。「フレーム輪郭描画（delineation）」
機能はRx（受信）モジュールのみに必要である。Tx（送
信）及びRxモジュールの他の副次機能ブロックは、それ
ぞれ、相互に対照的になっている。SONET/SDH標準に従
って第3A図及び第3B図におけるブロックによって遂行さ
れる副次機能の更なる詳細はITU標準勧告（Ｇシリー
ズ）において見ることができる。これらの勧告は、関連
の技術分野において積極的に関わる人には知られてお
り、一般に入手可能である。特に関連するものは、G.78
2の他にG.707である（既に、上述した）。これらの標準
に記述された機能並びに第3A図及び第3B図における機能
ブロックによって遂行される基本副次機能は、すべての
SONET/SDHプロセッサ・システムに共通する。従って、
単一モジュール間の（水平方向の）情報交換を説明する
場合に助けとなると思われる特徴を除いて、それらの特
徴の詳細な説明を省略することにする。
における種々の機能ブロックによって表された基本副次
機能を有する。「フレーム輪郭描画（delineation）」
機能はRx（受信）モジュールのみに必要である。Tx（送
信）及びRxモジュールの他の副次機能ブロックは、それ
ぞれ、相互に対照的になっている。SONET/SDH標準に従
って第3A図及び第3B図におけるブロックによって遂行さ
れる副次機能の更なる詳細はITU標準勧告（Ｇシリー
ズ）において見ることができる。これらの勧告は、関連
の技術分野において積極的に関わる人には知られてお
り、一般に入手可能である。特に関連するものは、G.78
2の他にG.707である（既に、上述した）。これらの標準
に記述された機能並びに第3A図及び第3B図における機能
ブロックによって遂行される基本副次機能は、すべての
SONET/SDHプロセッサ・システムに共通する。従って、
単一モジュール間の（水平方向の）情報交換を説明する
場合に助けとなると思われる特徴を除いて、それらの特
徴の詳細な説明を省略することにする。
インターフェースT0/R0及びT1/R1はATM信号処理のた
めに設けられているが、ここでは、それ以上のことは不
要である。インターフェースT2（R2）及びT3（R3）は、
モジュールの個々に収集されそして計算されたB3項を１
つのモジュールから隣接のモジュールに送るために使用
される。これらのインターフェースはスイッチング・ロ
ジック１（３）に接続され、そのスイッチング・ロジッ
ク１は、独立型モードにおいて、B3計算セクションの出
力をPOH挿入セクションに（Txモジュールの場合）、又
はPOH抽出/B3検証セクションに送る。複数のモジュール
が１つの配置に相互接続される場合、スイッチング・ロ
ジックは、 （ａ）最初のモジュールでは、B3計算の出力を、インタ
ーフェースT2（R2）を介してその配置内の次のモジュー
ルに送るようにスイッチされ、 （ｂ）中間のモジュールでは、１つのオペランドが内部
B3計算セクションの出力であり、第２オペランドがイン
ターフェースT3（R3）を介して受信された入力であるXO
Rオペレーションを実行し、このXORオペレーションの結
果をインターフェースT2（R2）を介して送るようにスイ
ッチされ、そして （ｃ）配置の最終モジュールでは、同じXORオペレーシ
ョンを遂行し、その結果をそれぞれ、POH挿入セクショ
ンに又はPOH抽出/B3検証セクションに送信するようにス
イッチされる。
めに設けられているが、ここでは、それ以上のことは不
要である。インターフェースT2（R2）及びT3（R3）は、
モジュールの個々に収集されそして計算されたB3項を１
つのモジュールから隣接のモジュールに送るために使用
される。これらのインターフェースはスイッチング・ロ
ジック１（３）に接続され、そのスイッチング・ロジッ
ク１は、独立型モードにおいて、B3計算セクションの出
力をPOH挿入セクションに（Txモジュールの場合）、又
はPOH抽出/B3検証セクションに送る。複数のモジュール
が１つの配置に相互接続される場合、スイッチング・ロ
ジックは、 （ａ）最初のモジュールでは、B3計算の出力を、インタ
ーフェースT2（R2）を介してその配置内の次のモジュー
ルに送るようにスイッチされ、 （ｂ）中間のモジュールでは、１つのオペランドが内部
B3計算セクションの出力であり、第２オペランドがイン
ターフェースT3（R3）を介して受信された入力であるXO
Rオペレーションを実行し、このXORオペレーションの結
果をインターフェースT2（R2）を介して送るようにスイ
ッチされ、そして （ｃ）配置の最終モジュールでは、同じXORオペレーシ
ョンを遂行し、その結果をそれぞれ、POH挿入セクショ
ンに又はPOH抽出/B3検証セクションに送信するようにス
イッチされる。
同様に、インターフェースT4（R4）及びT5（R5）は個
々に収集されそして計算されたB1項を１つのモジュール
から隣接のモジュールに送るために使用される。これら
のインターフェースはスイッチング・ロジック２（４）
に接続される。
々に収集されそして計算されたB1項を１つのモジュール
から隣接のモジュールに送るために使用される。これら
のインターフェースはスイッチング・ロジック２（４）
に接続される。
SDH/SONET準拠のフレーム同期スクランブリング・セ
クションに対して、構成可能な擬似乱数（PN）シーケン
ス・ジェネレータが設けられる。１つのPNシーケンスの
サブセット、例えば、SDH/SONET標準において定義され
たスクランブリング・シーケンスのサブセットを相互に
独立して発生することができることはスクランブリング
・セクションの重要な特徴である。従って、独立型モー
ドにおいて、完全なPNシーケンスが発生され、その他の
場合は、即ち、複数のモジュールの配置において、PNシ
ーケンスの適切なサブセットが発生されるように、モジ
ュールのフレーム・スクランブリング・セクションを構
成することが可能である。特に、４つのモジュールが結
合されるSTM−４の場合、各モジュールのフレーム・ス
クランブリング・セクションはPNシーケンスの３つおき
のバイトを発生する。その結果、４つのモジュールすべ
ての出力のバイト・インターリーブ式のマルチプレキシ
ングを遂行する時、完全にスクランブルされたSDH信号
フレームを得ることができる。１つの配置における単一
モジュール間でレジスタ内容を交換することなくこの結
果が得られることに留意することが重要である。従っ
て、このセクションには他のモジュールに対するインタ
ーフェースは設けられない。
クションに対して、構成可能な擬似乱数（PN）シーケン
ス・ジェネレータが設けられる。１つのPNシーケンスの
サブセット、例えば、SDH/SONET標準において定義され
たスクランブリング・シーケンスのサブセットを相互に
独立して発生することができることはスクランブリング
・セクションの重要な特徴である。従って、独立型モー
ドにおいて、完全なPNシーケンスが発生され、その他の
場合は、即ち、複数のモジュールの配置において、PNシ
ーケンスの適切なサブセットが発生されるように、モジ
ュールのフレーム・スクランブリング・セクションを構
成することが可能である。特に、４つのモジュールが結
合されるSTM−４の場合、各モジュールのフレーム・ス
クランブリング・セクションはPNシーケンスの３つおき
のバイトを発生する。その結果、４つのモジュールすべ
ての出力のバイト・インターリーブ式のマルチプレキシ
ングを遂行する時、完全にスクランブルされたSDH信号
フレームを得ることができる。１つの配置における単一
モジュール間でレジスタ内容を交換することなくこの結
果が得られることに留意することが重要である。従っ
て、このセクションには他のモジュールに対するインタ
ーフェースは設けられない。
必要なインターフェースをサポートするためのモジュ
ール内機能の適正なスイッチング手段はモジュールの更
なる特徴と見られる。従って、モジュールのレジスタは
自身とは別のRxモジュール又はTxモジュールからの入力
を受け付けることができる。これらの拡張によって、ベ
ース・モジュールを希望どおりに構成することが可能に
なる。
ール内機能の適正なスイッチング手段はモジュールの更
なる特徴と見られる。従って、モジュールのレジスタは
自身とは別のRxモジュール又はTxモジュールからの入力
を受け付けることができる。これらの拡張によって、ベ
ース・モジュールを希望どおりに構成することが可能に
なる。
もう１つの特徴は、モジュール間でシステム・クロッ
ク及びフレーム同期信号を交換するための同期ポートT
6、R6である。同期ポートは複数のオペレーション・モ
ードの間の選択を可能にする。Txモジュール、従って、
SONET/SDHラインが使用可能である場合、クロック抽出
回路がビット・クロック、バイト・クロック及びフレー
ム同期信号を与える。これらの信号は、次いで装着され
たすべてのRxモジュール及びそれらのコンポーネントに
分配される。クロック抽出回路は、光信号／電気信号変
換器とレシーバとの間に設置される。種々のクロック信
号、特に、重要なフレーム同期信号は並列に、即ち、各
モジュールに同期的に分配するか、或いは、配置におけ
る１つのモジュールで１つにまとめることが可能であ
る。後者の場合、そのモジュールは、信号を同期ポート
を通して他のモジュールに並列的に（ポイント・ツー・
マルチポイントで）、又は継続的に（隣接するモジュー
ル間のポイント・ツー・ポイント通信で）伝送する。
ク及びフレーム同期信号を交換するための同期ポートT
6、R6である。同期ポートは複数のオペレーション・モ
ードの間の選択を可能にする。Txモジュール、従って、
SONET/SDHラインが使用可能である場合、クロック抽出
回路がビット・クロック、バイト・クロック及びフレー
ム同期信号を与える。これらの信号は、次いで装着され
たすべてのRxモジュール及びそれらのコンポーネントに
分配される。クロック抽出回路は、光信号／電気信号変
換器とレシーバとの間に設置される。種々のクロック信
号、特に、重要なフレーム同期信号は並列に、即ち、各
モジュールに同期的に分配するか、或いは、配置におけ
る１つのモジュールで１つにまとめることが可能であ
る。後者の場合、そのモジュールは、信号を同期ポート
を通して他のモジュールに並列的に（ポイント・ツー・
マルチポイントで）、又は継続的に（隣接するモジュー
ル間のポイント・ツー・ポイント通信で）伝送する。
これらの更なる特徴すべての結合は、モジュールが単
独で又は同様のモジュールのアセンブリの一部として機
能することを可能にする。モジュール自体は標準に従っ
ているが、それは他の同様のモジュールとの「協同作
業」の機能を与えられている。
独で又は同様のモジュールのアセンブリの一部として機
能することを可能にする。モジュール自体は標準に従っ
ているが、それは他の同様のモジュールとの「協同作
業」の機能を与えられている。
前の段落において紹介されたモジュールは汎用のもの
である。即ち、それは、任意の標準化されたSONET/SDH
信号レベルで任意のSONET/SDHプロセッサを設計するた
めに使用可能である。クロック速度（システム・クロッ
ク）がすべてのレベルに対して同じであること、即ち、
STM−64信号でも19.44MHzであることが重要である。
である。即ち、それは、任意の標準化されたSONET/SDH
信号レベルで任意のSONET/SDHプロセッサを設計するた
めに使用可能である。クロック速度（システム・クロッ
ク）がすべてのレベルに対して同じであること、即ち、
STM−64信号でも19.44MHzであることが重要である。
Txモジュール９−Ｔの信号出力５及びRxモジュール９
−Ｒの信号入力６（それらによって、SONET/SDH信号
（例えば、STM−１）がこれらのモジュールから／これ
らのモジュールに転送される）は、以下では、「外部
（モジュール）インターフェース」とも呼ばれる。Txモ
ジュールの信号入力７及びRxモジュールの信号出力８
（それらによって、従属信号（例えば、155ATM UN）が
これらのモジュールに／これらのモジュールから転送さ
れる。又、それらはローカル・ポートに接続される）
は、以下では、「内部（モジュール）インターフェー
ス」とも呼ばれる。
−Ｒの信号入力６（それらによって、SONET/SDH信号
（例えば、STM−１）がこれらのモジュールから／これ
らのモジュールに転送される）は、以下では、「外部
（モジュール）インターフェース」とも呼ばれる。Txモ
ジュールの信号入力７及びRxモジュールの信号出力８
（それらによって、従属信号（例えば、155ATM UN）が
これらのモジュールに／これらのモジュールから転送さ
れる。又、それらはローカル・ポートに接続される）
は、以下では、「内部（モジュール）インターフェー
ス」とも呼ばれる。
しかし、本発明の基本は構成可能なマルチプレクサ／
デマルチプレクサであり、その例を以下で説明する。
デマルチプレクサであり、その例を以下で説明する。
これらの例では、上述の汎用モジュールのうちの４つ
から、STM−４チップとして示される１チップ・ダイが
作られる。これらのSTM−４チップのうちの４つは並列
に動作してSTM−16信号を処理する。第４図には、ラン
ダム・アクセス（又は、構成可能な）マルチプレクサ／
デマルチプレクサを含む基本配置が示される。４つのST
M−４チップ（10−１・・・10−４）の各々が、それの
４つの外部インターフェース12−１・・・12−４によっ
てMUX/DEMUXユニット14に接続される。これらの外部イ
ンターフェースの各々は、それぞれのチップ上の基本モ
ジュール９の１つ（又は、Tx/Rx対）によって調整され
る。ネットワーク回線を通して伝送されるSONET/SDH信
号は、MUX/DEMUXユニットから及びMUX/DEMUXユニットに
転送される。各STM−４チップの４つの内部インターフ
ェース16−１・・・16−４は、SONET/SDHフレームから
取り出された又はSONET/SDHフレームに挿入されるべき
データ（信号）を搬送する。内部インターフェースの相
互接続に応じて、ディジタル交差接続又はローカル追加
／除去機能が（第８図／第９図を参照して後で示すよう
に）提供される。マルチプレクサ／デマルチプレクサ・
ユニット14のオペレーションは入力18に与えられる構成
情報によって制御可能である。
から、STM−４チップとして示される１チップ・ダイが
作られる。これらのSTM−４チップのうちの４つは並列
に動作してSTM−16信号を処理する。第４図には、ラン
ダム・アクセス（又は、構成可能な）マルチプレクサ／
デマルチプレクサを含む基本配置が示される。４つのST
M−４チップ（10−１・・・10−４）の各々が、それの
４つの外部インターフェース12−１・・・12−４によっ
てMUX/DEMUXユニット14に接続される。これらの外部イ
ンターフェースの各々は、それぞれのチップ上の基本モ
ジュール９の１つ（又は、Tx/Rx対）によって調整され
る。ネットワーク回線を通して伝送されるSONET/SDH信
号は、MUX/DEMUXユニットから及びMUX/DEMUXユニットに
転送される。各STM−４チップの４つの内部インターフ
ェース16−１・・・16−４は、SONET/SDHフレームから
取り出された又はSONET/SDHフレームに挿入されるべき
データ（信号）を搬送する。内部インターフェースの相
互接続に応じて、ディジタル交差接続又はローカル追加
／除去機能が（第８図／第９図を参照して後で示すよう
に）提供される。マルチプレクサ／デマルチプレクサ・
ユニット14のオペレーションは入力18に与えられる構成
情報によって制御可能である。
MUX/DEMUXユニット14の重要な特徴は、その構成可能
度、即ち、STM−16フレームと各チップの個々のモジュ
ールとの間のランダム・アクセス転送を与える能力であ
る。マルチプレクサ及びデマルチプレクサは、必要なラ
ンダム・アクセス機能を得るために、構成可能なユニッ
トにおいて配線されるか又はテーブル・ルックアップ機
構によって制御されるn:1（1:n）クロスバー・スイッチ
であってもよい。
度、即ち、STM−16フレームと各チップの個々のモジュ
ールとの間のランダム・アクセス転送を与える能力であ
る。マルチプレクサ及びデマルチプレクサは、必要なラ
ンダム・アクセス機能を得るために、構成可能なユニッ
トにおいて配線されるか又はテーブル・ルックアップ機
構によって制御されるn:1（1:n）クロスバー・スイッチ
であってもよい。
しかし、マルチプレクサ及びデマルチプレクサのため
のもう１つの及び好適な解決策は、従属信号が個々の外
部インターフェース12−ｉとの間でランダムに（しか
し、所定の選択に従って）転送されるように、各STM−1
6フレームを順次にすべての外部チップ・インターフェ
ースを通過させるパイプライン配置である。
のもう１つの及び好適な解決策は、従属信号が個々の外
部インターフェース12−ｉとの間でランダムに（しか
し、所定の選択に従って）転送されるように、各STM−1
6フレームを順次にすべての外部チップ・インターフェ
ースを通過させるパイプライン配置である。
第５図には、そのようなパイプライン・マルチプレク
サ及びデマルチプレクサの原理的配置がSTM−４チップ
のグループと関連して示される。各チップは１つの送信
及び受信セクションを有すること、即ち、各チップ上に
実際には８個の基本モジュール、即ち、第3A図に示され
たような４個の送信モジュール９−Ｔ及び第3B図に示さ
れたような４個の受信モジュールが設けられることに留
意して欲しい。各STM−４チップの受信部分及び送信部
分に対して、パイプライン・ブロック、即ち、レジスタ
リング及びマルチプレキシング／デマルチプレキシング
回路が次のように配置されて設けられる。ライン20上で
得られるSDH RX（受信）信号が第１チップのパイプラ
イン・ブロック22−１に、しかる後、他のチップのパイ
プライン・ブロックに、そして最終的には、第４チップ
のパイプライン・ブロック22−４に送り込まれる。従っ
て、これらの信号は、４個のチップすべての外部受信イ
ンターフェース12−ｉ−Ｒがパイプライン・ブロックに
接続される時、これらのインターフェースを順次通過す
る。
サ及びデマルチプレクサの原理的配置がSTM−４チップ
のグループと関連して示される。各チップは１つの送信
及び受信セクションを有すること、即ち、各チップ上に
実際には８個の基本モジュール、即ち、第3A図に示され
たような４個の送信モジュール９−Ｔ及び第3B図に示さ
れたような４個の受信モジュールが設けられることに留
意して欲しい。各STM−４チップの受信部分及び送信部
分に対して、パイプライン・ブロック、即ち、レジスタ
リング及びマルチプレキシング／デマルチプレキシング
回路が次のように配置されて設けられる。ライン20上で
得られるSDH RX（受信）信号が第１チップのパイプラ
イン・ブロック22−１に、しかる後、他のチップのパイ
プライン・ブロックに、そして最終的には、第４チップ
のパイプライン・ブロック22−４に送り込まれる。従っ
て、これらの信号は、４個のチップすべての外部受信イ
ンターフェース12−ｉ−Ｒがパイプライン・ブロックに
接続される時、これらのインターフェースを順次通過す
る。
同様に、４個の送信パイプライン・ブロック24−１・
・・24−４がチップの外部送信インターフェース12−ｉ
−Ｔに接続され、さらに直列的に相互接続されて、チッ
プからの送信信号に通過データ（信号）ストリームにラ
ンダムな（しかし、事前選択された）シーケンスで挿入
され、最終的に、SDH TX（送信）ライン26上で得られ
るようになっている。
・・24−４がチップの外部送信インターフェース12−ｉ
−Ｔに接続され、さらに直列的に相互接続されて、チッ
プからの送信信号に通過データ（信号）ストリームにラ
ンダムな（しかし、事前選択された）シーケンスで挿入
され、最終的に、SDH TX（送信）ライン26上で得られ
るようになっている。
ランダム・アクセス機能、即ち、マルチプレクサ／デ
マルチプレクサ配置の構成可能度を得るために、管理ユ
ニット（例えば、マイクロプロセッサ）から入力29を介
して構成情報を受信する制御手段（28−１・・・28−４
及び30−１・・・30−４）が、パイプライン・ブロック
に設けられ、必要な時に構成を変更できるようにしてい
る。
マルチプレクサ配置の構成可能度を得るために、管理ユ
ニット（例えば、マイクロプロセッサ）から入力29を介
して構成情報を受信する制御手段（28−１・・・28−４
及び30−１・・・30−４）が、パイプライン・ブロック
に設けられ、必要な時に構成を変更できるようにしてい
る。
第６図には、第１チップの送信セクション（10−１−
Ｔ）のパイプライン・レジスタリング及びマルチプレキ
シング配置の更なる詳細が示される。前のチップからラ
イン26−Ａを介して到着した信号は入力同期バッファ32
（一時に１バイト）、マルチプレキシング回路34、及び
出力同期バッファ36を通過し、ライン26−Ｂを介して次
のチップに送られる。外部インターフェース12−ｉ−Ｔ
におけるチップの４つの基本送信モジュールからの信号
を、ライン26−Ｂを介した更なる送信のために、マルチ
プレクサ回路38を介してマルチプレクサ回路34へ送るこ
とが可能である。
Ｔ）のパイプライン・レジスタリング及びマルチプレキ
シング配置の更なる詳細が示される。前のチップからラ
イン26−Ａを介して到着した信号は入力同期バッファ32
（一時に１バイト）、マルチプレキシング回路34、及び
出力同期バッファ36を通過し、ライン26−Ｂを介して次
のチップに送られる。外部インターフェース12−ｉ−Ｔ
におけるチップの４つの基本送信モジュールからの信号
を、ライン26−Ｂを介した更なる送信のために、マルチ
プレクサ回路38を介してマルチプレクサ回路34へ送るこ
とが可能である。
各マルチプレクサ（34、38）は関連のゲーティング回
路（40、42）を有し、それらゲーティング回路は、構成
制御手段46及びタイミング手段48からの入力信号を受け
るゲーティング信号発生手段44からの信号（G1、G2）に
よって制御可能である。これらのゲーティング信号は、
例えば、1:4の比を有する異なった速度を持つことが可
能である。構成制御手段46は、発信フレーム中の従属信
号をデータ・ソース（ローカル信号又は着信フレームの
従属信号）と関連づけるテーブルを含む。このテーブル
はシステム管理から入力50を介して構成情報をロードさ
れる。これは、フレームにおける従属信号のランダムで
はあるが事前選択された分布（又は再配置）を可能にす
る。タイミング手段48は、入力52を介してフレーム開始
標識SOF及び入力54を介してフレーム・ヘッダ情報のAU
ポインタを受け取り、各従属信号に対する必要なタイミ
ング信号をゲーティング信号発生手段44に供給する。そ
れによって、従属信号はローカル・ポートに任意に関連
付け可能である。
路（40、42）を有し、それらゲーティング回路は、構成
制御手段46及びタイミング手段48からの入力信号を受け
るゲーティング信号発生手段44からの信号（G1、G2）に
よって制御可能である。これらのゲーティング信号は、
例えば、1:4の比を有する異なった速度を持つことが可
能である。構成制御手段46は、発信フレーム中の従属信
号をデータ・ソース（ローカル信号又は着信フレームの
従属信号）と関連づけるテーブルを含む。このテーブル
はシステム管理から入力50を介して構成情報をロードさ
れる。これは、フレームにおける従属信号のランダムで
はあるが事前選択された分布（又は再配置）を可能にす
る。タイミング手段48は、入力52を介してフレーム開始
標識SOF及び入力54を介してフレーム・ヘッダ情報のAU
ポインタを受け取り、各従属信号に対する必要なタイミ
ング信号をゲーティング信号発生手段44に供給する。そ
れによって、従属信号はローカル・ポートに任意に関連
付け可能である。
第５図に概略的に示されるように、同様なパイプライ
ン式マルチプレキシング及びデマルチプレキシング配置
が４つのSTM−４チップすべてに対して設けられる。
ン式マルチプレキシング及びデマルチプレキシング配置
が４つのSTM−４チップすべてに対して設けられる。
第７図には、STM−16信号を処理し得る４個のSTM−４
チップのグループのためのデマルチプレクサ配置のブロ
ック図が示される。2.4Gビット／秒で動作する外部レシ
ーバ・ステージ56（商業的に入手可能な回路、例えば、
米国カリフォルニア州カマリロ93012のVITESSE Semico
nductor社から入手可能なVS8021/8022）がクロック回復
並びにバイト及びフレーム整列を提供する。４個のSTM
−４チップは、カスケード・パイプラインが得られるよ
うに９ビット信号パス（８ビット・データ線58及び１つ
のフレーム開始信号線60）によって相互接続される。2.
4Gビット／秒のレシーバ・ステージ56によって出力され
たSDHフレームのデータ・バイトは、第７図の右側（チ
ップ＃１）における第1STM−４チップ（64−１）のパイ
プライン・レジスタ／ゲーティング回路62へ送られ、線
68におけるバイト・クロック信号の制御の下に右から左
に他のすべてのチップを通してクロックされる。各STM
−４チップ（64−ｉ）及び各チップ内の４つのモジュー
ルの各々（66−ｉ）は、それぞれの位置に従って処理し
なければならないデータを、デマルチプレクサ／ゲーテ
ィング回路70を通してアクセスできる。例えば、チップ
＃１におけるモジュール＃１がSTM−16フレームの第１
のA1バイトを処理し、チップ＃１におけるモジュール＃
２がSTM−16フレームの第２のA1バイトを処理する等々
である。構成制御情報CCは、インターフェース74を介し
て各チップにおける制御手段CTL72のテーブルに書き込
まれる。
チップのグループのためのデマルチプレクサ配置のブロ
ック図が示される。2.4Gビット／秒で動作する外部レシ
ーバ・ステージ56（商業的に入手可能な回路、例えば、
米国カリフォルニア州カマリロ93012のVITESSE Semico
nductor社から入手可能なVS8021/8022）がクロック回復
並びにバイト及びフレーム整列を提供する。４個のSTM
−４チップは、カスケード・パイプラインが得られるよ
うに９ビット信号パス（８ビット・データ線58及び１つ
のフレーム開始信号線60）によって相互接続される。2.
4Gビット／秒のレシーバ・ステージ56によって出力され
たSDHフレームのデータ・バイトは、第７図の右側（チ
ップ＃１）における第1STM−４チップ（64−１）のパイ
プライン・レジスタ／ゲーティング回路62へ送られ、線
68におけるバイト・クロック信号の制御の下に右から左
に他のすべてのチップを通してクロックされる。各STM
−４チップ（64−ｉ）及び各チップ内の４つのモジュー
ルの各々（66−ｉ）は、それぞれの位置に従って処理し
なければならないデータを、デマルチプレクサ／ゲーテ
ィング回路70を通してアクセスできる。例えば、チップ
＃１におけるモジュール＃１がSTM−16フレームの第１
のA1バイトを処理し、チップ＃１におけるモジュール＃
２がSTM−16フレームの第２のA1バイトを処理する等々
である。構成制御情報CCは、インターフェース74を介し
て各チップにおける制御手段CTL72のテーブルに書き込
まれる。
このパイプライン及びフェッチ機構はデマルチプレク
サとして動作し、下記の表によって更に詳しく示され
る。この表は、2.4Gビット／秒のレシーバ・ステージに
よって出力され、４つのチップ及びそれらの各モジュー
ルによってフェッチされる、STM−16フレームの最初の4
6バイトを示す。それらのバイトは、前述のITU標準勧告
G.708によって与えられた用語に従って番号を付され
る。
サとして動作し、下記の表によって更に詳しく示され
る。この表は、2.4Gビット／秒のレシーバ・ステージに
よって出力され、４つのチップ及びそれらの各モジュー
ルによってフェッチされる、STM−16フレームの最初の4
6バイトを示す。それらのバイトは、前述のITU標準勧告
G.708によって与えられた用語に従って番号を付され
る。
従って、第７図は、STM−16信号をサポートするライ
ン・インターフェース・マクロ（LIM）の原理的構造を
示す。それは、更なるロジックを持ったパイプライン・
ステージ62及びデマルチプレクサとして動作するセクシ
ョン70を含む。上記の表において示されたように、各パ
イプライン・ステージ62は、STM−４チップの位置に従
って４つの連続したバイト（４倍長データ）をフェッチ
し、これらのバイトをデマルチプレクサ70に送り、次の
12バイトを通過させる。第１モジュール（SDHモジュー
ル＃１）は受け取った４倍長データの第１バイトを受け
取り、SDHモジュール＃２は第２バイトを受け取る。以
下同様である。
ン・インターフェース・マクロ（LIM）の原理的構造を
示す。それは、更なるロジックを持ったパイプライン・
ステージ62及びデマルチプレクサとして動作するセクシ
ョン70を含む。上記の表において示されたように、各パ
イプライン・ステージ62は、STM−４チップの位置に従
って４つの連続したバイト（４倍長データ）をフェッチ
し、これらのバイトをデマルチプレクサ70に送り、次の
12バイトを通過させる。第１モジュール（SDHモジュー
ル＃１）は受け取った４倍長データの第１バイトを受け
取り、SDHモジュール＃２は第２バイトを受け取る。以
下同様である。
この表によって与えられたバイト対モジュールの関連
はデフォルトの関連である。インターフェース74を介し
て制御手段CTL72のテーブルにそれぞれの構成制御デー
タ（CC）を入れることによって任意の関連が選択可能で
ある。
はデフォルトの関連である。インターフェース74を介し
て制御手段CTL72のテーブルにそれぞれの構成制御デー
タ（CC）を入れることによって任意の関連が選択可能で
ある。
第８図及び第９図を参照して、上述の本発明の構成可
能なMUX/DEMUX配置に関連して、交差接続及び追加／除
去機能を達成するために４個のチップすべてにおける基
本モジュールの内部インターフェース（16−ｉ）を相互
接続する方法を以下に示す。
能なMUX/DEMUX配置に関連して、交差接続及び追加／除
去機能を達成するために４個のチップすべてにおける基
本モジュールの内部インターフェース（16−ｉ）を相互
接続する方法を以下に示す。
第８図に示されるように、４個のチップすべてにおい
て同じ方法で、４個の受信モジュール（９−Ｒ）の内部
インターフェース（16−ｉ−Ｒ）が４個の送信モジュー
ル（９−Ｔ）の内部インターフェース（16−ｉ−Ｔ）と
接続線76により組織的な方法接続される。これは、結果
として、1:1伝送を生じる。従って、それらのチップ内
では交差接続は必要ない（そして、チップの設計は単純
化される）。すべての実際のスイッチング又はフレーム
内での従属信号の再配置は、前述の特定の構成可能なマ
ルチプレキシング／デマルチプレキシング配置によって
達成される。
て同じ方法で、４個の受信モジュール（９−Ｒ）の内部
インターフェース（16−ｉ−Ｒ）が４個の送信モジュー
ル（９−Ｔ）の内部インターフェース（16−ｉ−Ｔ）と
接続線76により組織的な方法接続される。これは、結果
として、1:1伝送を生じる。従って、それらのチップ内
では交差接続は必要ない（そして、チップの設計は単純
化される）。すべての実際のスイッチング又はフレーム
内での従属信号の再配置は、前述の特定の構成可能なマ
ルチプレキシング／デマルチプレキシング配置によって
達成される。
第９図は、追加／除去マルチプレキシングが必要な場
合、即ち、ローカル・ポート78−ｉからの信号をSTM−1
6フレームに挿入したり、ローカル・ポートへの配送の
ためにSTM−16フレームから従属信号を抽出したりする
ことが必要な場合の相互接続方式を示す。この場合、第
１チップ10−１の受信モジュール９−Ｒの内部インター
フェース16−ｉ−Ｒのうちの２つ及び送信モジュール９
−Ｔの内部インターフェース16−ｉ−Ｔのうちの２つだ
けがそれぞれのローカル・ポート78−１乃至78−４に接
続され、一方、内部インターフェースの間の他の相互接
続は第８図に示されたものと同じである。ローカル・ポ
ートへの固定接続にもかかわらず、本発明の特定のマル
チプレクサ／デマルチプレクサ配置のそれぞれの構成可
能度のために、STM−16フレームの任意の選択された部
分からの従属信号は、ローカル・ポートにドロップ可能
であるか、又はフレームの任意の部分に挿入可能であ
る。内部モジュール・インターフェースとローカル・ポ
ートとの間に適正な数の相互接続を設けることによっ
て、ローカル入力ポート及び出力ポートの数を２以外の
任意の数にすることができる。
合、即ち、ローカル・ポート78−ｉからの信号をSTM−1
6フレームに挿入したり、ローカル・ポートへの配送の
ためにSTM−16フレームから従属信号を抽出したりする
ことが必要な場合の相互接続方式を示す。この場合、第
１チップ10−１の受信モジュール９−Ｒの内部インター
フェース16−ｉ−Ｒのうちの２つ及び送信モジュール９
−Ｔの内部インターフェース16−ｉ−Ｔのうちの２つだ
けがそれぞれのローカル・ポート78−１乃至78−４に接
続され、一方、内部インターフェースの間の他の相互接
続は第８図に示されたものと同じである。ローカル・ポ
ートへの固定接続にもかかわらず、本発明の特定のマル
チプレクサ／デマルチプレクサ配置のそれぞれの構成可
能度のために、STM−16フレームの任意の選択された部
分からの従属信号は、ローカル・ポートにドロップ可能
であるか、又はフレームの任意の部分に挿入可能であ
る。内部モジュール・インターフェースとローカル・ポ
ートとの間に適正な数の相互接続を設けることによっ
て、ローカル入力ポート及び出力ポートの数を２以外の
任意の数にすることができる。
定常状態に対する、即ち、構成が変化しない場合の、
構成可能なランダム・アクセス・マルチプレキシング及
びデマルチプレキシング配置のオペレーションを上述し
たことに注意して欲しい。
構成可能なランダム・アクセス・マルチプレキシング及
びデマルチプレキシング配置のオペレーションを上述し
たことに注意して欲しい。
モジュールと従属信号との間の関連が変更されるべき
場合、新たな構成データがマルチプレクサ／デマルチプ
レクサ制御手段にロードされなければならず、しかも、
或る遷移時間（テスト信号が送られそして監視されなけ
ればならない時間）後にしか新たな定常状態（上記の例
で説明したような）は得られないであろう。遷移期間中
の信号処理は既存の標準的プロトコルによって管理され
る。
場合、新たな構成データがマルチプレクサ／デマルチプ
レクサ制御手段にロードされなければならず、しかも、
或る遷移時間（テスト信号が送られそして監視されなけ
ればならない時間）後にしか新たな定常状態（上記の例
で説明したような）は得られないであろう。遷移期間中
の信号処理は既存の標準的プロトコルによって管理され
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バン アス、ヘルマン、アール. オーストリア国ウィーン、ファヴォリテ ンシュトラーセ ２／14 (56)参考文献 特開 平７−123067（ＪＰ，Ａ) 特開 平７−131434（ＪＰ，Ａ) 特開 平５−30061（ＪＰ，Ａ) 特開 昭63−207231（ＪＰ，Ａ) 特開 平７−170238（ＪＰ，Ａ) 国際公開96／33563（ＷＯ，Ａ１) 国際公開95／20846（ＷＯ，Ａ１) ＮＡＣＨＲＩＣＨＴＥＮＴＥＣＨＮＩ ＳＨＥ ＢＥＲＩＣＨＴＥ，Ｎｏ．９ （1992−４−１），ｐ．20−29 ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ Ｓ ＯＩＬＤ−ＳＴＡＴＥ ＣＩＲＣＵＩ Ｔ，Ｖｏｌ．28，Ｎｏ．３（1993−３− １），ｐ．276−281 (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04Q 11/04
Claims (8)
- 【請求項１】複数の低速データ信号を従属信号として含
む、SONET/SDH信号のような、同期フレームに編成され
た高速信号のための相互接続装置にして、 第１インターフェース（５、6;12−i;12−ｉ−Ｔ、12−
ｉ−Ｒ）及び第２インターフェース（７、8;16−i;16−
ｉ−Ｔ、16−ｉ−Ｒ）を有し、前記従属信号を再配置、
挿入、又は抽出するための複数の処理モジュール（９−
Ｔ、９−R;66−ｉ）と、 前記複数の処理モジュールの各々が前記高速信号におけ
る任意に事前選択された従属信号の任意の部分をアクセ
スすることを可能にする、構成可能なマルチプレキシン
グ／デマルチプレキシング手段（14;34、38、40、42）
とを備え、 前記複数の処理モジュールは、本質的に同じ処理モジュ
ールの１つ又は複数のグループより成り、 前記マルチプレキシング／デマルチプレキシング手段
は、当該手段のための制御手段（28−i;30−i;46;72）
に供給される構成情報（29;50;74）に従って、前記複数
の処理モジュール（66−ｉ）に沿って高速信号を順次に
転送するための及び前記複数の処理モジュールの前記第
１インターフェースとの間で従属信号を選択的に転送す
るためのパイプライン配置（20、22−i;24−ｉ、26;3
2、36;58、62、70）を含み、 前記複数の処理モジュールの前記第２インターフェース
間に所定の固定接続（76）が設けられ、それによって、
この固定相互接続方式及び前記マルチプレキシング／デ
マルチプレキシング手段のオペレーションに基づいて、
すべての従属信号が着信ライン（20）を介して到着する
同期フレーム及び発信ライン（26）を介して出発する同
期フレームの間で任意で再配置され得る、前記相互接続
装置。 - 【請求項２】複数の低速データ信号を従属信号として含
む、SONET/SDH信号のような、同期フレームに編成され
た高速信号のための相互接続装置にして、 第１インターフェース（５、6;12−i;12−ｉ−Ｔ、12−
ｉ−Ｒ）及び第２インターフェース（７、8;16−i;16−
ｉ−Ｔ、16−ｉ−Ｒ）を有し、前記従属信号を再配置、
挿入、又は抽出するための複数の処理モジュール（９−
Ｔ、９−R;66−ｉ）と、 前記複数の処理モジュールの各々が前記高速信号におけ
る任意に事前選択された従属信号の任意の部分をアクセ
スすることを可能にする、構成可能なマルチプレキシン
グ／デマルチプレキシング手段（14;34、38、40、42）
とを備え、 前記複数の処理モジュールは、本質的に同じ処理モジュ
ールの１つ又は複数のグループより成り、 前記マルチプレキシング／デマルチプレキシング手段
は、当該手段のための制御手段（28−i;30−i;46;72）
に供給される構成情報（29;50;74）に従って、前記複数
の処理モジュール（66−ｉ）に沿って高速信号を順次に
転送するための及び前記複数の処理モジュールの前記第
１インターフェースとの間で従属信号を選択的に転送す
るためのパイプライン配置（20、22−i;24−ｉ、26;3
2、36;58、62、70）を含み、 前記複数の処理モジュールの前記第２インターフェース
間に及び前記複数の処理モジュールの前記第２インター
フェースとローカル・ポート（78−ｉ）との間に所定の
固定接続（76）が設けられ、それによって、この固定相
互接続方式及び前記マルチプレキシング／デマルチプレ
キシング手段のオペレーションに基づいて、従属信号が
着信ライン（20）を介して到着する同期フレーム及び発
信ライン（26）を介して出発する同期フレームの間で任
意に再配置され、ローカル・ポートと到着同期フレーム
又は出発同期フレームとの間で任意に交換され得る、前
記相互接続装置。 - 【請求項３】前記複数の処理モジュールは、別々のチッ
プ（10−i;64−ｉ）上に複数のグループで配置され、 前記マルチプレキシング／デマルチプレキシング手段
は、それぞれが一のチップ上の１つの処理モジュール・
グループに関連付けられる複数のカスケード・ステージ
（32・・・42;62,70）に配置される、請求の範囲第１項
又は第２項に記載の相互接続装置。 - 【請求項４】各処理モジュール・グループ及びこれに関
連する前記マルチプレキシング／デマルチプレキシング
手段の一のカスケード・ステージは、同じチップ上に集
積されることを特徴とする、請求の範囲第３項に記載の
相互接続装置。 - 【請求項５】前記マルチプレキシング／デマルチプレキ
シング手段は、異なるタイミング（G1;G2）で動作し得
る少なくとも２つのレベル（34/40、38/42;62、70）に
配置される、請求の範囲第１項乃至第３項のいずれか一
項に記載の相互接続装置。 - 【請求項６】前記マルチプレキシング／デマルチプレキ
シング手段は、 ゲーティング制御信号（G1、G2）に応答して、前記同期
フレームから及び前記同期フレームに高速信号又は従属
信号を選択的にゲートするためのゲーティング手段（3
4、38、40、42）と、 記憶された構成制御データ（46、50）及びタイミング信
号（48、52、54）に応答して前記ゲーティング制御信号
を発生するための制御信号発生手段（44） を含む、請求の範囲第１項乃至第３項のいずれか一項に
記載の相互接続装置。 - 【請求項７】前記マルチプレキシング／デマルチプレキ
シング手段は、前記複数の処理モジュールの各々ごと
に、 高速信号を着信及び発信させるための入力及び出力同期
バッファ（32、36）と、 前記入力同期バッファからの高速信号、又はローカル線
（12−ｉ−Ｔ）からの従属信号を前記出力同期バッファ
に転送するための第１マルチプレキシング・ゲーティン
グ回路（34、40）と、 前記ローカル線から前記第１マルチプレキシング・ゲー
ティング回路に従属信号を選択的にゲートするための第
２マルチプレキシング・ゲーティング回路（38、42）
と、 予め記憶された構成制御デート（46、50）及び前記同期
フレームにおける信号から抽出されたタイミング信号
（48、52、54）に応答して、前記第１及び第２マルチプ
レキシング・ゲーティング回路のためのゲーティング制
御信号（G1、G2）を発生するためのゲーティング制御信
号発生手段（44）と を含む、請求の範囲第１項乃至第３項のいずれか一項に
記載の相互接続装置。 - 【請求項８】前記複数の処理モジュールの各々は、送信
部（９−Ｔ）及び受信部（９−Ｒ）より成り、前記マル
チプレキシング／デマルチプレキシング手段は、送信オ
ペレーションのための処理（24−ｉ）及び受信オペレー
ションのための部分（20−ｉ）を含む、請求の範囲第１
項乃至第３項のいずれか一項に記載の相互接続装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB1996/001418 WO1998026531A1 (en) | 1996-12-11 | 1996-12-11 | Digital cross connect and add/drop multiplexing device for sdh or sonet signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11504196A JPH11504196A (ja) | 1999-04-06 |
| JP3216886B2 true JP3216886B2 (ja) | 2001-10-09 |
Family
ID=11004505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52639498A Expired - Fee Related JP3216886B2 (ja) | 1996-12-11 | 1996-12-11 | ディジタル交差接続及び追加／除去マルチプレキシング装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6556593B1 (ja) |
| EP (1) | EP0886924B1 (ja) |
| JP (1) | JP3216886B2 (ja) |
| KR (1) | KR100323159B1 (ja) |
| DE (1) | DE69637727D1 (ja) |
| WO (1) | WO1998026531A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917630B1 (en) * | 1998-10-06 | 2005-07-12 | Nortel Networks Limited | Concatenation of containers in synchronous digital hierarchy network |
| US6970455B2 (en) * | 1998-11-13 | 2005-11-29 | Lucent Technologies Inc. | Space/time switch architecture |
| EP1051057A3 (de) * | 1999-04-29 | 2004-07-28 | Alcatel | Transport von verknüpften Containern in einem synchronen Nachrichtenübertragungsnetz |
| US6522671B1 (en) * | 1999-05-10 | 2003-02-18 | Nortel Networks Limited | Protocol independent sub-rate device |
| SE9903521L (sv) | 1999-09-27 | 2001-03-28 | Queyton Systems Ab | Anslutning av en ADD/DROP-NOD |
| EP1164729A4 (en) * | 1999-12-20 | 2007-10-24 | Toshiba Kk | TRANSMITTER AND SUB-INTERFACE CARD |
| KR100678260B1 (ko) * | 1999-12-20 | 2007-02-01 | 삼성전자주식회사 | 광전송장치의 패스스루 및 애드/드롭 커넥션을 위한 채널재할당 방법 |
| IT1314145B1 (it) * | 1999-12-21 | 2002-12-04 | Cit Alcatel | Metodo e dispositivo per convertire un segnale stm-1 in un segnale sub-stm-1 e vice-versa in trasmissioni radio |
| US6981065B1 (en) * | 2000-05-18 | 2005-12-27 | Nortel Networks Limited | Provisioning of connection through a SONET/SDH network |
| US6385209B1 (en) * | 2000-06-14 | 2002-05-07 | Pluris, Inc. | Method and apparatus for mapping data packets between lines of differing capacity at a router interface |
| US6822975B1 (en) * | 2000-09-08 | 2004-11-23 | Lucent Technologies | Circuitry for mixed-rate optical communication networks |
| US6816509B2 (en) * | 2001-03-02 | 2004-11-09 | Ciena Corporation | Data mapper and method for flexible mapping of control and data information within a SONET payload |
| US7002967B2 (en) | 2001-05-18 | 2006-02-21 | Denton I Claude | Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks |
| US6580731B1 (en) * | 2001-05-18 | 2003-06-17 | Network Elements, Inc. | Multi-stage SONET overhead processing |
| US7161961B2 (en) | 2001-06-13 | 2007-01-09 | International Business Machines Corporation | STM-1 to STM-64 SDH/SONET framer with data multiplexing from a series of configurable I/O ports |
| US7075953B2 (en) * | 2001-07-30 | 2006-07-11 | Network-Elements, Inc. | Programmable SONET framing |
| US7424036B1 (en) * | 2002-08-26 | 2008-09-09 | Pmc-Sierra, Inc. | Efficient virtual concatenation datapath for SONET/SDH |
| US20040141758A1 (en) * | 2003-01-22 | 2004-07-22 | El-Reedy Jamil O. | System and method for providing multiple services to a destination via a fiber optic link |
| JP3795508B2 (ja) * | 2003-04-17 | 2006-07-12 | 富士通株式会社 | 伝送ネットワークシステム |
| CN2671239Y (zh) * | 2003-12-05 | 2005-01-12 | 华为技术有限公司 | 支持多业务处理的同步数字传送体系支路单元 |
| KR100621336B1 (ko) * | 2004-10-07 | 2006-09-19 | 에스케이 텔레콤주식회사 | 교환국과 기지국 사이를 ｅ1급으로 연결하는 디지털 회선분배 시스템 |
| JP4500154B2 (ja) * | 2004-11-08 | 2010-07-14 | 富士通株式会社 | フレーム伝送装置およびフレーム受信装置 |
| US20060197767A1 (en) * | 2005-03-07 | 2006-09-07 | Ward Robert G | Algorithm to automatically configure a SONET/SDH demultiplexer by pushing a button, and displaying a result and status thereof |
| US7454306B2 (en) * | 2005-06-09 | 2008-11-18 | Silicon Laboratories Inc. | Frequency margin testing |
| CN101248656B (zh) * | 2005-08-08 | 2013-03-27 | 创世纪技术系统公司 | 共享的dsl网络和部署方法 |
| US20070140271A1 (en) * | 2005-12-21 | 2007-06-21 | Amante Shane M | Method and system for terminating SONET/SDH circuits in an IP network |
| CA2620490C (en) | 2007-10-04 | 2016-06-28 | Genesis Technical Systems Corp. | Remote powering of dsl adms |
| US8711882B2 (en) | 2011-12-23 | 2014-04-29 | Lsi Corporation | Reframing circuitry with virtual container drop and insert functionality to support circuit emulation protocols |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498186A (en) | 1980-10-10 | 1985-02-05 | At&T Bell Laboratories | Data set diagnostic system |
| US4422171A (en) | 1980-12-29 | 1983-12-20 | Allied Corporation, Law Department | Method and system for data communication |
| US4454601A (en) | 1982-02-11 | 1984-06-12 | General Signal Corporation | Method and apparatus for communication of information and error checking |
| US4719624A (en) * | 1986-05-16 | 1988-01-12 | Bell Communications Research, Inc. | Multilevel multiplexing |
| JPS63207231A (ja) | 1987-02-23 | 1988-08-26 | Fujitsu Ltd | 時分割多重化信号の分岐挿入処理回路 |
| DE3819259A1 (de) * | 1988-06-06 | 1989-12-07 | Siemens Ag | Verfahren zum ein- und auskoppeln von signalen in bzw. aus teilbereichen der zusatzsignale von transportmoduln einer synchronen digitalsignal-hierarchie |
| US4967405A (en) * | 1988-12-09 | 1990-10-30 | Transwitch Corporation | System for cross-connecting high speed digital SONET signals |
| US5040170A (en) | 1988-12-09 | 1991-08-13 | Transwitch Corporation | System for cross-connecting high speed digital signals |
| US5564021A (en) * | 1994-05-31 | 1996-10-08 | Us West Technologies, Inc. | Method for assigning inter-nodal traffic loads to channels in sonet rings |
| US5297144A (en) | 1991-01-22 | 1994-03-22 | Spectrix Corporation | Reservation-based polling protocol for a wireless data communications network |
| JPH04286230A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | 現用／予備用回線切替方式 |
| JPH053061A (ja) | 1991-06-24 | 1993-01-08 | Fujitsu Ltd | Ｅｍｉ対策コネクタ |
| US5189673A (en) * | 1991-07-30 | 1993-02-23 | Alcatel Network Systems, Inc. | Method and apparatus for controlling switched video in an optical fiber telecommunications system |
| US5528605A (en) | 1991-10-29 | 1996-06-18 | Digital Equipment Corporation | Delayed acknowledgement in an asymmetric timer based LAN communications protocol |
| IT1258805B (it) | 1992-01-22 | 1996-02-29 | Alcatel Italia | Metodo per la realizzazione di una rete di connessione per segnali appartenenti alla gerarchia sincrona sdh (synchronous digital hierarchy), e circuiti integrati per l'implementazione del metodo |
| US5291485A (en) * | 1992-02-18 | 1994-03-01 | Alcatel Network Systems, Inc. | Method and apparatus for translating differently-sized virtual tributaries organized according to a synchronous optical network (SONET) standard |
| US5260933A (en) | 1992-05-15 | 1993-11-09 | International Business Machines Corporation | Acknowledgement protocol for serial data network with out-of-order delivery |
| FI96565C (fi) * | 1992-06-30 | 1996-07-10 | Nokia Telecommunications Oy | Piensoluradioverkko |
| US5355362A (en) * | 1992-10-26 | 1994-10-11 | Nec America, Inc. | Digital loop carrier system |
| JP3354622B2 (ja) | 1993-03-29 | 2002-12-09 | 富士通株式会社 | 双方向伝送路切替リングネットワーク |
| US5301187A (en) * | 1993-05-25 | 1994-04-05 | Xel Communications, Inc. | System for implementing broadband audio program telephony circuits using 2B1Q technology |
| JPH07123067A (ja) | 1993-10-20 | 1995-05-12 | Hitachi Ltd | 多重化装置 |
| JP2629580B2 (ja) | 1993-11-08 | 1997-07-09 | 日本電気株式会社 | Ｓｄｈ多重分離装置 |
| US5588009A (en) | 1994-02-03 | 1996-12-24 | Will; Craig A. | Personal paging, communications, and locating system |
| JP2624166B2 (ja) | 1994-04-12 | 1997-06-25 | 日本電気株式会社 | 多重伝送装置 |
| JP3439533B2 (ja) | 1994-06-24 | 2003-08-25 | 富士通株式会社 | 選択的保護機能を有するｓｄｈ２−ファイバリング光多重装置 |
| JP3442180B2 (ja) * | 1995-02-23 | 2003-09-02 | 富士通株式会社 | アド・ドロップ・マルチプレクス装置 |
| SE504049C2 (sv) | 1995-03-31 | 1996-10-28 | Ericsson Telefon Ab L M | Accessbegäran i ett momentant överbelastat mobilradiosystem |
| US6058119A (en) | 1995-04-15 | 2000-05-02 | International Business Machines Corporation | SDH/sonet interface |
| US5923653A (en) * | 1995-04-21 | 1999-07-13 | Tektronix, Inc. | SONET/SDH receiver processor |
| GB2301752B (en) | 1995-06-02 | 2000-03-29 | Dsc Communications | Control message transmission in telecommunications systems |
| US5530693A (en) | 1995-06-06 | 1996-06-25 | Averbuch; Rod | Method and apparatus for performing handoff in a packet data communication system |
| US5745685A (en) | 1995-12-29 | 1998-04-28 | Mci Communications Corporation | Protocol extension in NSPP using an acknowledgment bit |
| US5940456A (en) * | 1996-06-20 | 1999-08-17 | Ut Starcom, Inc. | Synchronous plesiochronous digital hierarchy transmission systems |
| US5796723A (en) * | 1996-06-28 | 1998-08-18 | Mci Communications Corporation | System and method for end-to-end threshold setting |
| US5844905A (en) | 1996-07-09 | 1998-12-01 | International Business Machines Corporation | Extensions to distributed MAC protocols with collision avoidance using RTS/CTS exchange |
| EP0823800B1 (en) * | 1996-08-09 | 2003-11-19 | Alcatel | Method to signal a failure in a mixed PDH/SDH network in order to enable the latter to provide a service such as a protection mechanism |
| US6011802A (en) * | 1996-10-22 | 2000-01-04 | Sprint Communications Co. L.P. | Method and system for conversion and transmission of communication signals |
-
1996
- 1996-12-11 US US09/117,054 patent/US6556593B1/en not_active Expired - Fee Related
- 1996-12-11 KR KR1019980705413A patent/KR100323159B1/ko not_active IP Right Cessation
- 1996-12-11 WO PCT/IB1996/001418 patent/WO1998026531A1/en active IP Right Grant
- 1996-12-11 DE DE69637727T patent/DE69637727D1/de not_active Expired - Lifetime
- 1996-12-11 JP JP52639498A patent/JP3216886B2/ja not_active Expired - Fee Related
- 1996-12-11 EP EP96940068A patent/EP0886924B1/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＩＬＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ，Ｖｏｌ．２８，Ｎｏ．３（１９９３−３−１），ｐ．２７６−２８１ |
| ＮＡＣＨＲＩＣＨＴＥＮＴＥＣＨＮＩＳＨＥ ＢＥＲＩＣＨＴＥ，Ｎｏ．９（１９９２−４−１），ｐ．２０−２９ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6556593B1 (en) | 2003-04-29 |
| KR19990077268A (ko) | 1999-10-25 |
| WO1998026531A1 (en) | 1998-06-18 |
| JPH11504196A (ja) | 1999-04-06 |
| EP0886924B1 (en) | 2008-10-22 |
| DE69637727D1 (de) | 2008-12-04 |
| EP0886924A1 (en) | 1998-12-30 |
| KR100323159B1 (ko) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216886B2 (ja) | ディジタル交差接続及び追加／除去マルチプレキシング装置 | |
| EP0821852B1 (en) | Sdh/sonet interface | |
| US8130792B2 (en) | STM-1 to STM-64 SDH/SONET framer with data multiplexing from a series of configurable I/O ports | |
| EP1518366B1 (en) | Transparent flexible concatenation | |
| JP3144804B2 (ja) | 通信ネットワークの相互接続 | |
| US5465252A (en) | Method for receiving and delivering section overheads of and for STM-1 signals in a section-overhead server of a network node | |
| JP3442180B2 (ja) | アド・ドロップ・マルチプレクス装置 | |
| US7023848B2 (en) | Rearrangement of data streams | |
| KR0161759B1 (ko) | 종속 유니트(tu) 신호의 교차연결장치 | |
| JP3974855B2 (ja) | データ伝送装置 | |
| EP1537694B1 (en) | Synchronous transmission network node | |
| US7016357B1 (en) | Methods and apparatus for arbitrary concatenation in a switch | |
| JP3003948B2 (ja) | 電気通信プロセッサ | |
| KR0179505B1 (ko) | 저속 스위칭을 위한 티유 신호의 프레임 정렬기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |