JPH11504196A - ディジタル交差接続及び追加／除去マルチプレキシング装置 - Google Patents

Abstract

(57)【要約】 例えば、ＳＯＮＥＴ又はＳＤＨ標準に従って信号を転送するための通信ネットワークにおいて、並列処理モジュール（９−Ｔ，９−Ｒ）より成る相互接続ノード装置が設けられる。第１及び第２インターフェースを持った複数の処理モジュールは従属信号を再配置／挿入／抽出し、構成可能なマルチプレキシング／デマルチプレキシング手段は、各処理モジュールが任意に事前選択された従属信号の任意の部分をアクセスすることを可能にする。ＳＯＮＥＴ／ＳＤＨシステムでは、ＳＯＮＥＴ／ＳＤＨフレーム間の信号が着信メイン・ライン（２０）及び発信メイン・ライン（２６）において再配置され（ディジタル交差接続）、或いは従属信号がフレーム及びローカル線（１６−ｉ−Ｔ、１６−ｉ−Ｒ）の間で転送される（追加／除去機能）。本発明は、処理モジュールが前記フレーム中の任意の従属信号へのアクセスを行うことを可能にする構成可能なマルチプレキシング／デマルチプレキシング手段（２２−ｉ、２４−ｉ、２８−ｉ、３０−ｉ）を提供し、従って、フレームを完全にデマルチプレクス又はディスアセンブルすることなくディジタル交差接続及び追加／除去オペレーションを可能にする。好適な実施例では、構成可能なマルチプレキシング／デマルチプレキシング手段はすべての処理モジュール（９−Ｔ、９−Ｒ）に接続されたパイプライン配置（２２−ｉ、２４−ｉ）を含む。

Description

【発明の詳細な説明】 ディジタル交差接続及び追加／ 除去マルチプレキシング装置 技術分野 本発明は、ディジタル交差接続及び追加／除去機能をＳＯＮＥＴ又はＳＤＨ準 拠信号相互接続装置に与えるためのマルチプレキシング装置に関するものである 。更に詳しく云えば、本発明は、低速信号（トリビュタリ）を交差接続すること ができるモジュール式の拡張可能な非閉塞ディジタル相互接続システムに関する ものである。なお、これらの信号は、高速信号の成分であるか、又は低速回線（ ローカル・ポート）において終端し得るものである。より一層詳しく云えば、本 発明は、実施されるＳＯＮＥＴ／ＳＤＨリンクの伝送速度に依存する数の同様な モジュールを並列に配置したＳＯＮＥＴ／ＳＤＨ相互接続回路のためのマルチプ レキシング装置に関するものである。 背景技術 最近、米国規格協会は、高速多重化ディジタル・データ伝送のための新たな基 本的標準を設定した。これは、「同期光通信ネットワーク」標準であり、以後、 ＳＯＮＥＴと呼ばれる。ＳＯＮＥＴ標準は、光ファイバ・ネットワークを介した 多重化ディジタル伝送のための光インターフェース、データ速度、操作手順、及 びフレーム構造を指定する。 国際電気通信連合（ＩＴＵ）はＳＯＮＥＴのインターフェース原理を採用し、 高速ディジタル・データ伝送のための新たな広域通信標準を勧告した。この標準 が「同期ディジタル・ハイアラーキ」（ＳＤＨ）である。 「ディジタル通信システムに関する一般的なアスペクト（General Aspects of Digital Transmission Systems）」におけるＳＤＨ標準に対しては、いずれも １９９３年３月に発行されたＩＴＵ標準資料Ｇ.７０７（同期ディジタル・ハイ アラーキ・ビット速度）、Ｇ.７０８（同期ディジタル・ハイアラーキのための ネットワーク・ノード・インターフェース）、Ｇ.７０９（同期マルチプレキシ ング構造）、Ｇ.７８２（同期ディジタル・ハイアラーキ（ＳＤＨ）機器のタイ プ及び一般的特性）、及びＧ.７８３（同期ディジタル・ハイアラーキ（ＳＤＨ ）機器機能ブロックの特性）を参照して欲しい。 ＳＤＨ標準は、製造業者が次のような遠隔通信機器を開発することを可能にす るように設計されている。即ち、それらの機器は、 （ａ）標準に従って世界中に構築されたすべての遠隔通信ネットワークにおいて 相互交換可能である。 （ｂ）上位互換性がある、即ち、北アメリカ、ヨーロッパ及び日本において使用 されている古い遠隔通信フォーマットのデータを使用可能である。 これは、いわゆる、「コンテナ」（Ｃ）及び「仮想コンテナ」（ＶＣ）のハイ アラーキによって達成される（第１図参照）。Ｃ−４、Ｃ−３、Ｃ−１２等のコ ンテナは、特定の伝送速度を持ったデータ・トラフィックを適応させるように設 計された情報構造である。例えば、Ｃ−４コンテナは１３９２６４ｋビット／秒 までの基本速度を持ったデータ・トラフィックを搬送し、Ｃ−３は４４７３６又 は３４３６８ｋビット／秒までのものを搬送する。それらのコンテナは、「パス ・オーバヘッド」情報（ＰＯＨ）をそれに加えることによって仮想コンテナに変 換される。マルチプレキシング、マッピング、又はアライニングとして定義され た手順によって、ＳＤＨを構成するデータ構造が生成される。これらのデータ構 造は、「管理ユニット・グループ」（ＡＵＧ）及び「同期移送モジュール」（Ｓ ＴＭ）と呼ばれる。ＳＴＭのラベルは、それが搬送するＡＵＧの数によって定義 される。例えば、ＳＴＭ−４は４つのＡＵＧを有する。ＡＵＧは１つのタイプ４ の「管理ユニット」（ＡＵ）又は３つのＡＵ−３を含む。最も簡単な場合を述べ ると、１つのＡＵ−４は１つのＣ−４信号を含み、１つのＡＵ−３は１つのＣ− ３信号を保持する。 ＳＤＨ／ＳＯＮＥＴデータ・フレーム、即ち、ＳＴＭ−Ｎ信号は１２５ミリ秒 の長さである。各フレームにおいて伝送されるデータの量はその信号のハイアラ ーキ・レベルＮに依存する。高いハイアラーキ・レベルは、約１５５Ｍビット／ 秒という基本ＳＴＭ−１レベルよりも高いデータ速度で伝送 される。（なお、正確な伝送速度は１５５.５２Ｍビット／秒として定義される 。しかし、ここでは及び以下では、伝送速度はそれらの近似値によって表される ことが多い。特に、これは、正確なデータ伝送速度がオーバヘッド・データ・ト ラフィック及びアイドル・セル・スタッフィングによって歪まされるという事実 によるものである）。整数Ｎは、データがＳＴＭ−１レベルよりも何倍速く伝送 されるかを表す。例えば、ＳＴＭ−４は６２２Ｍビット／秒のデータ伝送速度を 表し、従って、各データ・フレームはＳＴＭ−１のフレームの４倍のバイトを有 する。現在、最高の定義されたレベルはＳＴＭ−６４であり、それは９.９５Ｇ ビット／秒のデータ速度を有する。明らかに、ＳＴＭ−Ｎ信号の各部分は、ＳＴ Ｍ−１信号の対応する部分と同時にブロードキャストされるが、Ｎ倍のバイトを 含んでいる。 第２図に示されるように、ＳＴＭ−１信号は、１５５.５２Ｍビット／秒のＳ ＯＮＥＴ／ＳＤＨデータ速度に対応する２７０バイト／行を持った９行の矩形型 情報を含む。各行の最初の９バイトは、「セクション・オーバヘッド」（以下、 ＳＯＨと記す）を表す。残りの２６１バイトは、ＶＣのために予約されており、 それは第１図ではＶＣ−４である。ＶＣ−４コンテナの第１列は、「パス・オー バヘッド］（ＰＯＨ）より成る。残りはペイロード（Ｃ−４信号）によって占め られる。複数のＶＣを連結することによって、対応する帯域幅を有する単一の伝 送チャネルを与えることができる。例えば、 １つのＳＴＭ−４信号で４つのＶＣ−４を連結すると、約６００Ｍビット／秒の 容量を持った単一のデータ・チャネルを形成することができる。この場合、その ４つのＶＣは、標準的な用語では、ＶＣ−４−４ｃと呼ばれ、その信号はＳＴＭ −４ｃと呼ばれる。 ＳＤＨ標準のこの融通性は、部分的には、ポインタ・コンセプトによるもので ある。ＳＤＨでは、フレームは同期化されるが、その中のＶＣはフレームにロッ クされない。従って、ＳＤＨ信号の個々のコンテナは、フレーム整合又は同期化 の必要はない。セクション・オーバヘッドには、上述のＰＯＨの位置、即ち、Ｓ ＤＨフレームにおける仮想コンテナの開始点を表す「ポインタ」が設けられる。 従って、ＰＯＨは、フレーム中の任意の位置に融通性を持って位置決め可能であ る。情報をマルチプレクスして高次のＳＤＨフレームにすることが古いデータ標 準の場合よりも簡単になり、ＳＤＨでは高価な同期バッファが必要ない。同様に 、信号ハイアラーキ全体をデマルチプレクスすることを必要とすることなく、低 次の信号が高次のＳＤＨ信号から取り出し可能であり、高次のＳＤＨ信号に挿入 可能である。それらのポインタはセクション・オーバヘッドの第４行に記憶され る。 セクション・オーバヘッドは更に次の２つに細分される。即ち、 （１）．「リジェネレータ・セクション・オーバヘッド」、即ち、ＲＳＯＨ。こ れは、ＳＯＮＥＴ／ＳＤＨ信号が横切る ルートに沿った中継局によって使用される情報バイトを含んでいる。リジェネレ ータ・セクション・オーバヘッドは、セクション・オーバヘッドの行１−３を占 有する。 （２）．「マルチプレクサ・セクション・オーバヘッド」、即ち、ＭＳＯＨ。こ れは、ＳＯＮＥＴ／ＳＤＨ信号のルートに沿ったマルチプレクサによって使用さ れる情報バイトを含んでいる。マルチプレクサ・セクション・オーバヘッドは、 セクション・オーバヘッドの行５−９を占有する。これらのセクションは、伝送 プロセスの間、種々のステージにおいてアセンブル及びディスアセンブルされる 。第２図はＭＳＯＨの展開図も示す。 ＳＯＮＥＴシステムでは、５１.８４Ｍビット／秒の基本信号が使用される。 それは、同期移送信号レベル１（以下、ＳＴＳ−１と記す）と呼ばれる。これは 、９０バイト／行を持った９行の矩形型情報を有する。各行の最初の３バイトは セクション・オーバヘッドであり、残りの８７バイトは「同期ペイロード・エン ベロープ」（以下、ＳＰＥと記す）である。これらのＳＰＥのうちの３つは１つ の仮想コンテナ−４に正確に適合する。従って、ＳＴＳ−１信号フォーマットの 信号はＳＴＭ−１フレームにマッピング可能である。更に、フレーム整合のＳＴ Ｓ−１信号又はＳＴＭ−１信号は高次のＳＴＭ−Ｎフレームにマルチプレクス可 能である。 一般に、他の信号と結合されて高次の新たなデータ・フレームになるいずれの 低速のデータ信号も、「従属信号（トリ ビュタリ）」と呼ばれる。例えば、前の段落において、結合されて１つのＳＴＭ −１信号になった３つのＳＴＳ−１信号は従属信号である。 ディジタル交差接続（ＤＣＣ）機能は、高速信号内での低速信号又は従属信号 の時間的順序（直列高速信号の場合）又は空間的順序（デマルチプレクスされた 高速信号の場合）を再配置する可能性を与える。 追加／除去機能は高速信号から１つ又は複数の従属信号を抽出するか又は置換 することを可能にする。それは除去／挿入機能としても知られている。 ＳＯＮＥＴの高速ディジタル信号を交差接続するためのモジュール式の拡張可 能な非閉塞システムは、例えば、米国特許第４,９６７,４０５号及び同５,０４ ０,１７０号に開示されている。その既知のシステムは、ＳＯＮＥＴバス・イン ターフェースと、新たなＳＯＮＥＴ形式の信号を発生するために仮想従属ペイロ ードを空間、時間、及び位相において交差接続する仮想従属交差接続モジュール とを含む。 ＳＤＨ信号のためのＤＣＣに対するもう１つの方法は、非常に抽象的にではあ るが、欧州特許出願ＥＰ−Ａ０,５５２,６９４号に開示されている。 両方の既知の方法に共通することは、着信する高速データ信号が望ましい信号 ハイアラーキにデマルチプレクスされ、処理され（即ち、デスクランブル、オー バヘッド情報の除去等）、そして処理後に、（非閉塞）交換網によって受信され る。交換網はその着信信号を任意の出力線に再指向する。出力信号は、本質的に 逆の処理を受けてマルチプレクスされ、新たな出力高速信号になる。換言すれば 、従属信号を再配置するために使用されるメッシュ又は交換網が、ディスアセン ブリング（受信プロセス）及びアセンブリング（送信プロセス）の間に置かれる 。 発明の目的 本発明の目的は、チップ上に結合された複数の処理モジュールのブロックによ って、高速信号の形で転送される従属信号の効果的処理を可能にするＳＯＮＥＴ ／ＳＤＨ相互接続システムのための構造を提供することにある。 本発明のもう１つの目的は、そのようなマルチ・モジュール配置において融通 性のある方法で交差接続及び追加／除去機能を可能にするようなＳＯＮＥＴ／Ｓ ＤＨ信号処理構造を提供することにある。 本発明の更なる目的は、フレームを完全にデマルチプレクス又はディスアセン ブルすることなくそのような交差接続及び追加／除去機能を可能にすることにあ る。 発明の開示 これらの本発明の目的は、請求の範囲に記載されたシステムによって達成され る。この新しい交差接続システムは、その基本形において、高速信号の一部分、 例えば、構成可能な マルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＥＭＵＸ）と関連して、（ＳＤ ＨのためのＳＴＭ−１信号のような）階層的に順序付けられた信号フォーマット の従属信号又は基本信号を処理することができる複数の同様のデータ処理モジュ ールの実質的に並列の配置として特徴付けられる。ＭＵＸ／ＤＥＭＵＸは、着信 高速信号の事前選択された部分をモジュールの各々に又はその逆に方向付けるよ うにプログラム可能である。 制御可能なＭＵＸ／ＤＥＭＵＸシステムを設計することは、原理的には、当業 者にとって難しすぎるタスクではない。しかし、そのようなＭＵＸ／ＤＥＭＵＸ システムは、例えば、ＳＯＮＥＴ／ＳＤＨ信号のような複雑な且つ相互関連のあ る構造を持った信号に基づくデータ通信には適用されてない。これらの信号はビ ット又はバイトの「アモルファス」ストリングのようには見えず、ペイロードの ような他の定様式データ信号を含み、且つフレーム全体又は少なくともそれの完 全なペイロードをカバーするチェック・バイト又は制御バイトを有するフレーム として編成される。従って、これらの状況の下で適切なＭＵＸ／ＤＥＭＵＸを設 計するという見かけ上は平凡な目的が、次のような非常に複雑なタスクとなる。 即ち、そのタスクは、既知の解決策を、高速信号が既にディスアセンブルされて それの低いハイアラーキ信号又は従属信号になった段階で、それに続く交差接続 を伴う一定の変更不可能な方法でマルチプレキシングが行われるという方式に頼 ら せる。 従って、ＭＵＸ／ＤＥＭＵＸは、各々が他のモジュールから実質的に独立して 動作でき、外部的に与えられる構成データに依存するだけの複数のデータ処理モ ジュールと関連して見られなければならない。ＳＯＮＥＴ／ＳＤＨトラフィック のためのそのようなデータ・モジュールは、１９９５年４月１５日に出願され、 本譲受人に譲渡された国際出願ＰＣＴ／ＥＰ９５／０１４２６号に開示されてい る。 本発明の一実施例では、ＭＵＸ／ＤＥＭＵＸは、各々が（例えば、データ伝送 の速度によって特徴付けられる）信号ハイアラーキにおける次の下位レベルを表 すという少なくとも２つの異なるステージを含む。単一ステージにおける伝送速 度をデータ処理モジュールの「基本」速度よりも低い速度に減少させる単一ステ ージＭＵＸ／ＤＥＭＵＸシステムを構成することが原理的に可能であるけれども 、これは、高速コンポーネントのコスト及び使用可能度が線形に変動しないので 望ましくない。開示されたマルチ・ステージ設計によって、ほとんどの装置が低 速度環境において動作する。 好適な実施例では、ＭＵＸ／ＤＥＭＵＸシステムは、後続のステージの各モジ ュール或いは各ＭＵＸ／ＤＥＭＵＸに事前選択されたデータを供給するカスケー ドされたパイプラインを含む。 本発明の特徴と考えられるこれらの及び他の特徴は請求の範囲に記載されてい る。しかし、本発明そのもの及び好適な 使用モード、並びに、更なる目的及びその利点は、添付図面と関連して下記のよ うな実施例の詳細な説明を参照することによって最もよく理解されるであろう。 図面の簡単な説明 第１図は、ＳＴＭ−Ｎ信号までのＳＤＨ信号ハイアラーキに関する概要を示す 。 第２図は、標準的な規定に従うＶＣ−４コンテナを持ったＳＴＭ−１信号を示 す。 第３Ａ図及び第３Ｂ図は、それぞれ、ＳＤＨ／ＳＯＮＥＴデータ・トラフィッ クのための送信（Ｔｘ）及び受信（Ｒｘ）バージョンを示す。 第４図は、構成可能なランダム・アクセス・デマルチプレクサとマルチ・モジ ュール・チップとの協働の原理を示す。 第５図は、マルチ・モジュール・チップの送信及び受信セクションを持った構 成可能なマルチプレクサ／デマルチプレクサのためのパイプライン解決法のブロ ック図である。 第６図は、１つのマルチ・モジュール・チップの送信セクションのための構成 可能なランダム・アクセス・マルチプレクサの詳細を示す。 第７図は、本発明による一群のマルチ・モジュール・チップのための構成可能 なデマルチプレクサ配置（ライン・インターフェース・マクロ）のブロック図で ある。 第８図は、構成可能なマルチプレクサ／デマルチプレクサ ・ステージを有するマルチ・モジュール・チップ上のモジュールのためのディジ タル交差接続の相互接続方式を示す。 第９図は、構成可能なランダム・アクセス・マルチプレクサ／デマルチプレク サを有するマルチ・モジュール・チップ上のモジュールのための部分的ディジタ ル交差接続及び部分的追加／除去相互接続方式を示す。 詳細な説明 構成可能なマルチプレクサ／デマルチプレクサ・セクションを説明する前に、 この例において使用されるデータ処理モジュールを簡単に説明する。 第３Ａ図及び第３Ｂ図に示されたモジュールはそれらの図における種々の機能 ブロックによって表された基本副次機能を有する。「フレーム輪郭描画（ｄｅｌ ｉｎｅａｔｉｏｎ）」機能はＲｘ（受信）モジュールのみに必要である。Ｔｘ（ 送信）及びＲｘモジュールの他の副次機能ブロックは、それぞれ、相互に対照的 になっている。ＳＯＮＥＴ／ＳＤＨ標準に従って第３Ａ図及び第３Ｂ図における ブロックによって遂行される副次機能の更なる詳細はＩＴＵ標準勧告（Ｇシリー ズ）において見ることができる。これらの勧告は、関連の技術分野において積極 的に関わる人には知られており、一般に入手可能である。特に関連するものは、 Ｇ.７８２の他にＧ.７０７である（既に、上述した）。これらの標準に記述され た機能並びに第３Ａ図及び第３Ｂ図における機能ブロックによっ て遂行される基本副次機能は、すべてのＳＯＮＥＴ／ＳＤＨプロセッサ・システ ムに共通する。従って、単一モジュール間の（水平方向の）情報交換を説明する 場合に助けとなると思われる特徴を除いて、それらの特徴の詳細な説明を省略す ることにする。 インターフェースＴ０／Ｒ０及びＴ１／Ｒ１はＡＴＭ信号処理のために設けら れているが、ここでは、それ以上のことは不要である。インターフェースＴ２（ Ｒ２）及びＴ３（Ｒ３）は、モジュールの個々に収集されそして計算されたＢ３ 項を１つのモジュールから隣接のモジュールに送るために使用される。これらの インターフェースはスイッチング・ロジック１（３）に接続され、そのスイッチ ング・ロジック１は、独立型モードにおいて、Ｂ３計算セクションの出力をＰＯ Ｈ挿入セクションに（Ｔｘモジュールの場合）、又はＰＯＨ抽出／Ｂ３検証セク ションに送る。複数のモジュールが１つの配置に相互接続される場合、スイッチ ング・ロジックは、 （ａ）最初のモジュールでは、Ｂ３計算の出力を、インターフェースＴ２（Ｒ２ ）を介してその配置内の次のモジュールに送るようにスイッチされ、 （ｂ）中間のモジュールでは、１つのオペランドが内部Ｂ３計算セクションの出 力であり、第２オペランドがインターフェースＴ３（Ｒ３）を介して受信された 入力であるＸＯＲオペレーションを実行し、このＸＯＲオペレーションの結果を インターフェースＴ２（Ｒ２）を介して送るようにスイッチ され、そして （ｃ）配置の最終モジュールでは、同じＸＯＲオペレーションを遂行し、その結 果をそれぞれ、ＰＯＨ挿入セクションに又はＰＯＨ抽出／Ｂ３検証セクションに 送信するようにスイッチされる。 同様に、インターフェースＴ４（Ｒ４）及びＴ５（Ｒ５）は個々に収集されそ して計算されたＢ１項を１つのモジュールから隣接のモジュールに送るために使 用される。これらのインターフェースはスイッチング・ロジック２（４）に接続 される。 ＳＤＨ／ＳＯＮＥＴ準拠のフレーム同期スクランブリング・セクションに対し て、構成可能な擬似乱数（ＰＮ）シーケンス・ジェネレータが設けられる。１つ のＰＮシーケンスのサブセット、例えば、ＳＤＨ／ＳＯＮＥＴ標準において定義 されたスクランブリング・シーケンスのサブセットを相互に独立して発生するこ とができることはスクランブリング・セクションの重要な特徴である。従って、 独立型モードにおいて、完全なＰＮシーケンスが発生され、その他の場合は、即 ち、複数のモジュールの配置において、ＰＮシーケンスの適正なサブセットが発 生されるように、モジュールのフレーム・スクランブリング・セクションを構成 することが可能である。特に、４つのモジュールが結合されるＳＴＭ−４の場合 、各モジュールのフレーム・スクランブリング・セクションはＰＮシーケンスの ３つおきのバイトを発生する。その結果、 ４つのモジュールすべての出力のバイト・インターリーブ式のマルチプレキシン グを遂行する時、完全にスクランブルされたＳＤＨ信号フレームを得ることがで きる。１つの配置における単一モジュール間でレジスタ内容を交換することなく この結果が得られることに留意することが重要である。従って、このセクション には他のモジュールに対するインターフェースは設けられない。 必要なインターフェースをサポートするためのモジュール内機能の適正なスイ ッチング手段はモジュールの更なる特徴と見られる。従って、モジュールのレジ スタは自身とは別のＲｘモジュール又はＴｘモジュールからの入力を受け付ける ことができる。これらの拡張によって、ベース・モジュールを希望どおりに構成 することが可能になる。 もう１つの特徴は、モジュール間でシステム・クロック及びフレーム同期信号 を交換するための同期ポートＴ６、Ｒ６である。同期ポートは複数のオペレーシ ョン・モードの間の選択を可能にする。Ｔｘモジュール、従って、ＳＯＮＥＴ／ ＳＤＨラインが使用可能である場合、クロック抽出回路がビット・クロック、バ イト・クロック及びフレーム同期信号を与える。これらの信号は、次いで装着さ れたすべてのＲｘモジュール及びそれらのコンポーネントに分配される。クロッ ク抽出回路は、光信号／電気信号変換器とレシーバとの間に設置される。種々の クロック信号、特に、重要なフレーム同期信号は並列に、即ち、各モジュールに 同期的に分配するか、 或いは、配置における１つのモジュールで１つにまとめることが可能である。後 者の場合、そのモジュールは、信号を同期ポートを通して他のモジュールに並列 的に（ポイント・ツー・マルチポイントで）、又は継続的に（隣接するモジュー ル間のポイント・ツー・ポイント通信で）伝送する。 これらの更なる特徴すべての結合は、モジュールが単独で又は同様のモジュー ルのアセンブリの一部として機能することを可能にする。モジュール自体は標準 に従っているが、それは他の同様のモジュールとの「協同作業」の機能を与えら れている。 前の段落において紹介されたモジュールは汎用のものである。即ち、それは、 任意の標準化されたＳＯＮＥＴ／ＳＤＨ信号レベルで任意のＳＯＮＥＴ／ＳＤＨ プロセッサを設計するために使用可能である。クロック速度（システム・クロッ ク）がすべてのレベルに対して同じであること、即ち、ＳＴＭ−６４信号でも１ ９.４４ＭＨｚであることが重要である。 Ｔｘモジュール９−Ｔの信号出力５及びＲｘモジュール９−Ｒの信号入力６（ それらによって、ＳＯＮＥＴ／ＳＤＨ信号（例えば、ＳＴＭ−１）がこれらのモ ジュールから／これらのモジュールに転送される）は、以下では、「外部（モジ ュール）インターフェース」とも呼ばれる。Ｔｘモジュールの信号入力７及びＲ ｘモジュールの信号出力８（それらによって、従属信号（例えば、１５５ＡＴＭ ＵＮ）がこれらのモジュールに／これらのモジュールから転送される。又、そ れらはローカル・ポートに接続される）は、以下では、「内部（モジュール）イ ンターフェース」とも呼ばれる。 しかし、本発明の基本は構成可能なマルチプレクサ／デマルチプレクサであり 、その例を以下で説明する。 これらの例では、上述の汎用モジュールのうちの４つから、ＳＴＭ−４チップ として示される１チップ・ダイが作られる。これらのＳＴＭ−４チップのうちの ４つは並列に動作してＳＴＭ−１６信号を処理する。第４図には、ランダム・ア クセス（又は、構成可能な）マルチプレクサ／デマルチプレクサを含む基本配置 が示される。４つのＳＴＭ−４チップ（１０−１・・・１０−４）の各々が、そ れの４つの外部インターフェース１２−１・・・１２−４によってＭＵＸ／ＤＥ ＭＵＸユニット１４に接続される。これらの外部インターフェースの各々は、そ れぞれのチップ上の基本モジュール９の１つ（又は、Ｔｘ／Ｒｘ対）によって調 整される。ネットワーク回線を通して伝送されるＳＯＮＥＴ／ＳＤＨ信号は、Ｍ ＵＸ／ＤＥＭＵＸユニットから及びＭＵＸ／ＤＥＭＵＸユニットに転送される。 各ＳＴＭ−４チップの４つの内部インターフェース１６−１・・・１６−４は、 ＳＯＮＥＴ／ＳＤＨフレームから取り出された又はＳＯＮＥＴ／ＳＤＨフレーム に挿入されるべきデータ（信号）を搬送する。内部インターフェースの相互接続 に応じて、ディジタル交差接続又はローカル追加／除去機能が（第８図／第９図 を参照して後で示すように）提供される。マルチプレクサ／デマルチプレクサ・ ユニ ット１４のオペレーションは入力１８に与えられる構成情報によって制御可能で ある。 ＭＵＸ／ＤＥＭＵＸユニット１４の重要な特徴は、その構成可能度、即ち、Ｓ ＴＭ−１６フレームと各チップの個々のモジュールとの間のランダム・アクセス 転送を与える能力である。マルチプレクサ及びデマルチプレクサは、必要なラン ダム・アクセス機能を得るために、構成可能なユニットにおいて配線されるか又 はテーブル・ルックアップ機構によって制御されるｎ：１（１：ｎ）クロスバー ・スイッチであってもよい。 しかし、マルチプレクサ及びデマルチプレクサのためのもう１つの及び好適な 解決策は、従属信号が個々の外部インターフェース１２−ｉとの間でランダムに （しかし、所定の選択に従って）転送されるように、各ＳＴＭ−１６フレームを 順次にすべての外部チップ・インターフェースを通過させるパイプライン配置で ある。 第５図には、そのようなパイプライン・マルチプレクサ及びデマルチプレクサ の原理的配置がＳＴＭ−４チップのグループと関連して示される。各チップは１ つの送信及び受信セクションを有すること、即ち、各チップ上に実際には８個の 基本モジュール、即ち、第３Ａ図に示されたような４個の送信モジュール９−Ｔ 及び第３Ｂ図に示されたような４個の受信モジュールが設けられることに留意し て欲しい。各ＳＴＭ−４チップの受信部分及び送信部分に対して、パイプライン ・ブロック、即ち、レジスタリング及びマルチプレキシング／デマルチプレキシ ング回路が次のように配置されて設けられる。ライン２０上で得られるＳＤＨ ＲＸ（受信）信号が第１チップのパイプライン・ブロック２２−１に、しかる後 、他のチップのパイプライン・ブロックに、そして最終的には、第４チップのパ イプライン・ブロック２２−４に送り込まれる。従って、これらの信号は、４個 のチップすべての外部受信インターフェース１２−ｉ−Ｒがパイプライン・ブロ ックに接続される時、これらのインターフェースを順次通過する。 同様に、４個の送信パイプライン・ブロック２４−１・・・２４−４がチップ の外部送信インターフェース１２−ｉ−Ｔに接続され、さらに直列的に相互接続 されて、チップからの送信信号が通過データ（信号）ストリームにランダムな（ しかし、事前選択された）シーケンスで挿入され、最終的に、ＳＤＨ ＴＸ（送 信）ライン２６上で得られるようになっている。 ランダム・アクセス機能、即ち、マルチプレクサ／デマルチプレクサ配置の構 成可能度を得るために、管理ユニット（例えば、マイクロプロセッサ）から入力 ２９を介して構成情報を受信する制御手段（２８−１・・・２８−４及び３０− １・・・３０−４）が、パイプライン・ブロックに設けられ、必要な時に構成を 変更できるようにしている。 第６図には、第１チップの送信セクション（１０−１−Ｔ）のパイプライン・ レジスタリング及びマルチプレキシング配 置の更なる詳細が示される。前のチップからライン２６−Ａを介して到着した信 号は入力同期バッファ３２（一時に１バイト）、マルチプレキシング回路３４、 及び出力同期バッファ３６を通過し、ライン２６−Ｂを介して次のチップに送ら れる。外部インターフェース１２−ｉ−Ｔにおけるチップの４つの基本送信モジ ュールからの信号を、ライン２６−Ｂを介した更なる送信のために、マルチプレ クサ回路３８を介してマルチプレクサ回路３４へ送ることが可能である。 各マルチプレクサ（３４、３８）は関連のゲーティング回路（４０、４２）を 有し、それらゲーティング回路は、構成制御手段４６及びタイミング手段４８か らの入力信号を受けるゲーティング信号発生手段４４からの信号（Ｇ１、Ｇ２） によって制御可能である。これらのゲーティング信号は、例えば、１：４の比を 有する異なった速度を持つことが可能である。構成制御手段４６は、発信フレー ム中の従属信号をデータ・ソース（ローカル信号又は着信フレームの従属信号） と関連づけるテーブルを含む。このテーブルはシステム管理から入力５０を介し て構成情報をロードされる。これは、フレームにおける従属信号のランダムでは あるが事前選択された分布（又は再配置）を可能にする。タイミング手段４８は 、入力５２を介してフレーム開始標識ＳＯＦ及び入力５４を介してフレーム・ヘ ッダ情報のＡＵポインタを受け取り、各従属信号に対する必要なタイミング信号 をゲーティング信号発生手段４４に供給する。それによって、従属信号はローカ ル ・ポートに任意に関連付け可能である。 第５図に概略的に示されるように、同様なパイプライン式マルチプレキシング 及びデマルチプレキシング配置が４つのＳＴＭ−４チップすべてに対して設けら れる。 第７図には、ＳＴＭ−１６信号を処理し得る４個のＳＴＭ−４チップのグルー プのためデマルチプレクサの配置のブロック図がされる。２.４Ｇビット／秒で 動作する外部レシーバ・ステージ５６（商業的に入手可能な回路、例えば、米国 カリフォルニア州カマリロ９３０１２のＶＩＴＥＳＳＥ Ｓｅｍｉｃｏｎｄｕｃ ｔｏｒ社から入手可能なＶＳ８０２１／８０２２）がクロック回復並びにバイト 及びフレーム整列を提供する。４個のＳＴＭ−４チップは、カスケード・パイプ ラインが得られるように９ビット信号パス（８ビット・データ線５８及び１つの フレーム開始信号線６０）によって相互接続される。２.４Ｇビット／秒のレシ ーバ・ステージ５６によって出力されたＳＤＨフレームのデータ・バイトは、第 ７図の右側（チップ＃１）における第１ＳＴＭ−４チップ（６４−１）のパイプ ライン・レジスタ／ゲーティング回路６２へ送られ、線６８におけるバイト・ク ロック信号の制御の下に右から左に他のすべてのチップを通してクロックされる 。各ＳＴＭ−４チップ（６４−ｉ）及び各チップ内の４つのモジュールの各々（ ６６−ｉ）は、それぞれの位置に従って処理しなければならないデータを、デマ ルチプレクサ／ゲーティング回路７０を通してアクセスできる。例えば、チップ ＃ １におけるモジュール＃１がＳＴＭ−１６フレームの第１のＡ１バイトを処理し 、チップ＃１におけるモジュール＃２がＳＴＭ−１６フレームの第２のＡ１バイ トを処理する等々である。構成制御情報ＣＣは、インターフェース７４を介して 各チップにおける制御手段ＣＴＬ７２のテーブルに書き込まれる。 このパイプライン及びフェッチ機構はデマルチプレクサとして動作し、下記の 表によって更に詳しく示される。この表は、２.４Ｇビット／秒のレシーバ・ス テージによって出力され、４つのチップ及びそれらの各モジュールによってフェ ッチされる、ＳＴＭ−１６フレームの最初の４６バイトを示す。それらのバイト は、前述のＩＴＵ標準勧告Ｇ.７０８によって与えられた用語に従って番号を付 される。 従って、第７図は、ＳＴＭ−１６信号をサポートするライン・インターフェー ス・マクロ（ＬＩＭ）の原理的構造を示す。それは、更なるロジックを持ったパ イプライン・ステージ６２及びデマルチプレクサとして動作するセクション７０ を含む。上記の表において示されたように、各パイプライン・ステージ６２は、 ＳＴＭ−４チップの位置に従って４つの連続したバイト（４倍長データ）をフェ ッチし、これらのバイトをデマルチプレクサ７０に送り、次の１２バイトを通過 させる。第１モジュール（ＳＤＨモジュール＃１）は受け取った４倍長データの 第１バイトを受け取り、ＳＤＨモジュール＃２は第２バイトを受け取る。以下同 様である。 この表によって与えられたバイト対モジュールの関連はデフォルトの関連であ る。インターフェース７４を介して制御手段ＣＴＬ７２のテーブルにそれぞれの 構成制御データ（ＣＣ）を入れることによって任意の関連が選択可能である。 第８図及び第９図を参照して、上述の本発明の構成可能なＭＵＸ／ＤＥＭＵＸ 配置に関連して、交差接続及び追加／除去機能を達成するために４個のチップす べてにおける基本モジュールの内部インターフェース（１６−ｉ）を相互接続す る方法を以下に示す。 第８図に示されるように、４個のチップすべてにおいて同じ方法で、４個の受 信モジュール（９−Ｒ）の内部インターフェース（１６−ｉ−Ｒ）が４個の送信 モジュール（９−Ｔ）の内部インターフェース（１６−ｉ−Ｔ）と接続線７６に よ り組織的な方法で接続される。これは、結果として、１：１伝送を生じる。従っ て、それらのチップ内では交差接続は必要ない（そして、チップの設計は単純化 される）。すべての実際のスイッチング又はフレーム内での従属信号の再配置は 、前述の特定の構成可能なマルチプレキシング／デマルチプレキシング配置によ って達成される。 第９図は、追加／除去マルチプレキシングが必要な場合、即ち、ローカル・ポ ート７８−ｉからの信号をＳＴＭ−１６フレームに挿入したり、ローカル・ポー トへの配送のためにＳＴＭ−１６フレームから従属信号を抽出したりすることが 必要な場合の相互接続方式を示す。この場合、第１チップ１０−１の受信モジュ ール９−Ｒの内部インターフェース１６−ｉ−Ｒのうちの２つ及び送信モジュー ル９−Ｔの内部インターフェース１６−ｉ−Ｔのうちの２つだけがそれぞれのロ ーカル・ポート７８−１乃至７８−４に接続され、一方、内部インターフェース の間の他の相互接続は第８図に示されたものと同じである。ローカル・ポートへ の固定接続にもかかわらず、本発明の特定のマルチプレクサ／デマルチプレクサ 配置のそれぞれの構成可能度のために、ＳＴＭ−１６フレームの任意の選択され た部分からの従属信号は、ローカル・ポートにドロップ可能であるか、又はフレ ームの任意の部分に挿入可能である。内部モジュール・インターフェースとロー カル・ポートとの間に適正な数の相互接続を設けることによって、ローカル入力 ポート及び出力ポートの数を２以外の任 意の数にすることができる。 定常状態に対する、即ち、構成が変化しない場合の、構成可能なランダム・ア クセス・マルチプレキシング及びデマルチプレキシング配置のオペレーションを 上述したことに注意して欲しい。 モジュールと従属信号との間の関連が変更されるべき場合、新たな構成データ がマルチプレクサ／デマルチプレクサ制御手段にロードされなければならず、し かも、或る遷移時間（テスト信号が送られそして監視されなければならない時間 ）後にしか新たな定常状態（上記の例で説明したような）は得られないであろう 。遷移期間中の信号処理は既存の標準的プロトコルによって管理される。

【手続補正書】 【提出日】１９９８年８月６日 【補正内容】 請求の範囲 １．複数の低速データ信号を従属信号として含む、ＳＯＮＥＴ／ＳＤＨ信号のよ うな、同期フレームに編成された高速信号のための相互接続装置にして、 第１インターフェース（５、６；１２−１・・・１２−４；１２−ｉ−Ｔ、１ ２−ｉ−Ｒ）及び第２インターフェース（７、８；１６−１・・・１６−４；１ ６−ｉ−Ｔ、１６−ｉ−Ｒ）を有し、前記従属信号を再配置、挿入、又は抽出す るための複数の処理モジュール（９−Ｔ、９−Ｒ；６６−１・・・６６−４）、 並びに 前記処理モジュール（６６−ｉ）の各々が前記高速信号における任意に事前選 択された従属信号の任意の部分をアクセスすることを可能にする構成可能なマル チプレキシング／デマルチプレキシング手段（１４；３４、３８、４０、４２） 、 を含み、 前記複数の処理モジュールは本質的に同じ処理モジュールの１つ又は複数のグ ループより成ることを特徴とする相互接続装置。 ２．前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４；３ ４、３８、４０、４２）は、前記マルチプレキシング／デマルチプレキシング手 段のための制御手段（２８−１・・・２８−４；３０−１・・・３０−４；４６ ；７２）に供給される構成情報（２９；５０；７４）に従っ て、処理モジュール（６６−ｉ）に沿って高速信号を順次転送するための及び前 記モジュールの第１インターフェース（１２−ｉ）との間で従属信号を選択的に 転送するためのパイプライン配置（２０、２２−１・・・２２−４；２４−１・ ・・２４−４、２６；３２、３６；５８、６２、７０）を含む請求の範囲第１項 に記載の相互接続装置。 ３．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）の前記第２インターフェ ース（１６−ｉ）間に所定の固定接続（７６）が設けられ、それによって、この 固定相互接続方式及び前記構成可能なマルチプレキシング／デマルチプレキシン グ手段（１４；２４−ｉ、２８−ｉ；３４、３８、４０、４２）のオペレーショ ンに基づいて、すべての従属信号が着信ライン（２０）を介して到着する同期フ レーム及び発信ライン（２６）を介して出発する同期フレームの間で任意に再配 置され得る請求の範囲第１項に記載の相互接続装置。 ４．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）の第２インターフェース （１６−ｉ）間に及び前記モジュールの第２インターフェースとローカル・ポー ト（７８−１・・・７８−４）との間に所定の固定接続（７６）が設けられ、そ れによって、この固定相互接続方式及び前記構成可能なマルチプレキシング／デ マルチプレキシング手段（１４；３４、３８、４０、４２）のオペレーションに 基づいて、従属信号が着信ライン（２０）を介して到着する同期フレーム及び発 信ライン（２６）を介して出発する同期フレームの間で任意 に再配置され、ローカル・ポートと到着同期フレーム又は出発同期フレームとの 間で任意に交換され得る請求の範囲第１項に記載の相互接続装置。 ５．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）は別々のチップ（１０− ｉ；６４−ｉ）上に複数のグループで配置され、 前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４）は、 それぞれがチップ上の１つのモジュールに関連付けられる複数のカスケード・ス テージ（３２・・・４２；６２、７０）に配置される請求の範囲第１項又は第２ 項に記載の相互接続装置。 ６．処理モジュール（６６−ｉ）の各グループ及びカスケードされた構成可能な マルチプレキシング／デマルチプレキシング手段の関連付けられたステージ（６ ２、７０）は同じチップ（６４−ｉ）上に集積される請求の範囲第５項に記載の 相互接続装置。 ７．前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４）は 異なるタイミング（Ｇ１；Ｇ２）で動作し得る少なくとも２つのレベル（３４／ ４０、３８／４２；６２、７０）に配置される請求の範囲第１項又は第５項に記 載の相互接続装置。 ８．前記マルチプレキシング／デマルチプレキシング手段は、 ゲーティング制御信号（Ｇ１、Ｇ２）に応答して、前記同期フレームから及び 前記同期フレームに高速信号又は従属信 号を選択的にゲートするためのゲーティング手段（３４、３８、４０、４２）、 並びに 記憶された構成制御データ（４６、５０）及びタイミング信号（４８、５２、 ５４）に応答して前記ゲーティング制御信号（Ｇ１、Ｇ２）を発生するための制 御信号発生手段（４４） を含む請求の範囲第１項又は第２項に記載の相互接続装置。 ９．前記マルチプレキシング／デマルチプレキシング手段は前記処理モジュール の各々に対して、 高速信号を着信及び発信させるための入力及び出力同期バッファ（３２、３６ ）と、 入力同期バッファ（３２）からの高速信号、又はローカル線（１２−ｉ−Ｔ） からの従属信号を出力同期バッファに転送するための第１マルチプレキシング・ ゲーティング回路（３４、４０）と、 ローカル線（１２−ｉ−Ｔ）から前記第１マルチプレキシング・ゲーティング 回路に従属信号を選択的にゲートするための第２マルチプレキシング・ゲーティ ング回路と、 予め記憶された構成制御データ（４６、５０）及び前記同期フレームにおける 信号から抽出されたタイミング信号（４８、５２、５４）に応答して前記第１及 び第２マルチプレキシング・ゲーティング回路のためのゲーティング制御信号（ Ｇ１、Ｇ２）を発生するためのゲーティング制御信号発生手段（４４）と、 を含む請求の範囲第１項又は第２項に記載の相互接続装置。 １０．前記処理モジュールの各々は送信部（９−Ｔ）及び受信部（９−Ｒ）より 成り、前記構成可能なマルチプレキシング／デマルチプレキシング手段は送信オ ペレーションのための部分（２４−ｉ）及び受信オペレーションのための部分（ ２０−ｉ）を別々に含む請求の範囲第１項又は第２項に記載の相互接続装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バン アス、ヘルマン、アール. オーストリア国ウィーン、ファヴォリテン シュトラーセ ２／14 【要約の続き】 ル交差接続及び追加／除去オペレーションを可能にす る。好適な実施例では、構成可能なマルチプレキシング ／デマルチプレキシング手段はすべての処理モジュール （９−Ｔ、９−Ｒ）に接続されたパイプライン配置（２ ２−ｉ、２４−ｉ）を含む。

Claims (1)

1. 【特許請求の範囲】 １．複数の低速データ信号を従属信号として含む、ＳＯＮＥＴ／ＳＤＨ信号のよ うな、同期フレームに編成された高速信号のための相互接続装置にして、 第１インターフェース（５、６；１２−１・・・１２−４；１２−ｉ−Ｔ、１ ２−ｉ−Ｒ）及び第２インターフェース（７、８；１６−１・・・１６−４；１ ６−ｉ−Ｔ、１６−ｉ−Ｒ）を有し、前記従属信号を再配置、挿入、又は抽出す るための複数の処理モジュール（９−Ｔ、９−Ｒ；６６−１・・・６６−４）、 並びに 前記処理モジュール（６６−ｉ）の各々が前記高速信号における任意に事前選 択された従属信号の任意の部分をアクセスすることを可能にする構成可能なマル チプレキシング／デマルチプレキシング手段（１４；３４、３８、４０、４２） 、 を含む相互接続装置。 ２．前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４；３ ４、３８、４０、４２）は、前記マルチプレキシング／デマルチプレキシング手 段のための制御手段（２８−１・・・２８−４；３０−１・・・３０−４；４６ ；７２）に供給される構成情報（２９；５０；７４）に従って、処理モジュール （６６−ｉ）に沿って高速信号を順次転送するための及び前記モジュールの第１ インターフェース（１２−ｉ）との間で従属信号を選択的に転送するためのパイ プライン配置（２０、２２−１・・・２２−４；２４−１・・・２４−４、２６ ；３２、３６；５８、６２、７０）を含む請求の範囲第１項に記載の相互接続装 置。 ３．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）の前記第２インターフェ ース（１６−ｉ）間に所定の固定接続（７６）が設けられ、それによって、この 固定相互接続方式及び前記構成可能なマルチプレキシング／デマルチプレキシン グ手段（１４；２４−ｉ、２８−ｉ；３４、３８、４０、４２）のオペレーショ ンに基づいて、すべての従属信号が着信ライン（２０）を介して到着する同期フ レーム及び発信ライン（２６）を介して出発する同期フレームの間で任意に再配 置され得る請求の範囲第１項に記載の相互接続装置。 ４．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）の第２インターフェース （１６−ｉ）間に及び前記モジュールの第２インターフェースとローカル・ポー ト（７８−１・・・７８−４）との間に所定の固定接続（７６）が設けられ、そ れによって、この固定相互接続方式及び前記構成可能なマルチプレキシング／デ マルチプレキシング手段（１４；３４、３８、４０、４２）のオペレーションに 基づいて、従属信号が着信ライン（２０）を介して到着する同期フレーム及び発 信ライン（２６）を介して出発する同期フレームの間で任意に再配置され、ロー カル・ポートと到着同期フレーム又は出発同期フレームとの間で任意に交換され 得る請求の範囲第１項に記載の相互接続装置。 ５．前記処理モジュール（９−Ｔ、９−Ｒ；６６−ｉ）は別々のチップ（１０− ｉ；６４−ｉ）上に複数のグループで配置され、 前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４）は、 それぞれがチップ上の１つのモジュールに関連付けられる複数のカスケード・ス テージ（３２・・・４２；６２、７０）に配置される請求の範囲第１項又は第２ 項に記載の相互接続装置。 ６．処理モジュール（６６−ｉ）の各グループ及びカスケードされた構成可能な マルチプレキシング／デマルチプレキシング手段の関連付けられたステージ（６ ２、７０）は同じチップ（６４−ｉ）上に集積される請求の範囲第５項に記載の 相互接続装置。 ７．前記構成可能なマルチプレキシング／デマルチプレキシング手段（１４）は 異なるタイミング（Ｇ１；Ｇ２）で動作し得る少なくとも２つのレベル（３４／ ４０、３８／４２；６２、７０）に配置される請求の範囲第１項又は第５項に記 載の相互接続装置。 ８．前記マルチプレキシング／デマルチプレキシング手段は、 ゲーティング制御信号（Ｇ１、Ｇ２）に応答して、前記同期フレームから及び 前記同期フレームに高速信号又は従属信号を選択的にゲートするためのゲーティ ング手段（３４、３８、４０、４２）、並びに 記憶された構成制御データ（４６、５０）及びタイミング 信号（４８、５２、５４）に応答して前記ゲーティング制御信号（Ｇ１、Ｇ２） を発生するための制御信号発生手段（４４） を含む請求の範囲第１項又は第２項に記載の相互接続装置。 ９．前記マルチプレキシング／デマルチプレキシング手段は前記処理モジュール の各々に対して、 高速信号を着信及び発信させるための入力及び出力同期バッファ（３２、３６ ）と、 入力同期バッファ（３２）からの高速信号、又はローカル線（１２−ｉ−Ｔ） からの従属信号を出力同期バッファに転送するための第１マルチプレキシング・ ゲーティング回路（３４、４０）と、 ローカル線（１２−ｉ−Ｔ）から前記第１マルチプレキシング・ゲーティング 回路に従属信号を選択的にゲートするための第２マルチプレキシング・ゲーティ ング回路と、 予め記憶された構成制御データ（４６、５０）及び前記同期フレームにおける 信号から抽出されたタイミング信号（４８、５２、５４）に応答して前記第１及 び第２マルチプレキシング・ゲーティング回路のためのゲーティング制御信号（ Ｇ１、Ｇ２）を発生するためのゲーティング制御信号発生手段（４４）と、 を含む請求の範囲第１項又は第２項に記載の相互接続装置。 １０．前記処理モジュールの各々は送信部（９−Ｔ）及び受信部（９−Ｒ）より 成り、前記構成可能なマルチプレキシン グ／デマルチプレキシング手段は送信オペレーションのための部分（２４−ｉ） 及び受信オペレーションのための部分（２０−ｉ）を別々に含む請求の範囲第１ 項又は第２項に記載の相互接続装置。