JP2629580B2 - Ｓｄｈ多重分離装置 - Google Patents
Ｓｄｈ多重分離装置Info
- Publication number
- JP2629580B2 JP2629580B2 JP5278296A JP27829693A JP2629580B2 JP 2629580 B2 JP2629580 B2 JP 2629580B2 JP 5278296 A JP5278296 A JP 5278296A JP 27829693 A JP27829693 A JP 27829693A JP 2629580 B2 JP2629580 B2 JP 2629580B2
- Authority
- JP
- Japan
- Prior art keywords
- stm
- signal
- low
- unit
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨ(synchronous d
igital hierarchy) 標準のＳＴＭ(synchronous transpo
rt module)信号の伝送を行うＳＤＨ多重分離装置に関
し、特に中継区間用セクションオーバヘッド（以下、Ｒ
ＳＯＨと略称する）および多重化区間用セクションオー
バヘッド（以下、ＭＳＯＨと略称する）の挿入除去回路
に関する。
igital hierarchy) 標準のＳＴＭ(synchronous transpo
rt module)信号の伝送を行うＳＤＨ多重分離装置に関
し、特に中継区間用セクションオーバヘッド（以下、Ｒ
ＳＯＨと略称する）および多重化区間用セクションオー
バヘッド（以下、ＭＳＯＨと略称する）の挿入除去回路
に関する。
【０００２】
【従来の技術】一般的なＳＤＨ多重分離装置の構成を図
４に示す。低速信号インタフェース部１−１〜１−Ｍに
てＳＴＭ−ｍ低速信号の入力やＲＳＯＨ及びＭＳＯＨの
除去を行い、多重化部２にて多重化を行った後、ＲＳＯ
Ｈ及びＭＳＯＨ挿入部３にてＲＳＯＨ及びＭＳＯＨの挿
入を行い、ＳＴＭ−Ｎ（Ｎはｍの整数倍）信号として伝
送路に送出する。また、伝送路より入力したＳＴＭ−Ｎ
信号に対しフレーム同期部４にてフレーム同期をとった
後ＲＳＯＨ及びＭＳＯＨ除去部５にてＳＴＭ−Ｎ信号中
のＲＳＯＨ及びＭＳＯＨの除去を行い、分離部６にてＳ
ＴＭ−ｍフォーマットへの分離を行い低速信号インタフ
ェース部１−１〜１−ＭにてＲＯＳＨ及びＭＳＯＨの挿
入を行い、ＳＴＭ−ｍ信号として出力する。従来装置で
は、多重化部２、ＲＳＯＨ及びＭＳＯＨ挿入部３、フレ
ーム同期部４、ＲＳＯＨ及びＭＳＯＨ除去部５、分離部
６を合わせて高速信号インタフェース部という一つの構
成単位として扱い、１箇所でまとめて信号処理を行う構
成となっている。
４に示す。低速信号インタフェース部１−１〜１−Ｍに
てＳＴＭ−ｍ低速信号の入力やＲＳＯＨ及びＭＳＯＨの
除去を行い、多重化部２にて多重化を行った後、ＲＳＯ
Ｈ及びＭＳＯＨ挿入部３にてＲＳＯＨ及びＭＳＯＨの挿
入を行い、ＳＴＭ−Ｎ（Ｎはｍの整数倍）信号として伝
送路に送出する。また、伝送路より入力したＳＴＭ−Ｎ
信号に対しフレーム同期部４にてフレーム同期をとった
後ＲＳＯＨ及びＭＳＯＨ除去部５にてＳＴＭ−Ｎ信号中
のＲＳＯＨ及びＭＳＯＨの除去を行い、分離部６にてＳ
ＴＭ−ｍフォーマットへの分離を行い低速信号インタフ
ェース部１−１〜１−ＭにてＲＯＳＨ及びＭＳＯＨの挿
入を行い、ＳＴＭ−ｍ信号として出力する。従来装置で
は、多重化部２、ＲＳＯＨ及びＭＳＯＨ挿入部３、フレ
ーム同期部４、ＲＳＯＨ及びＭＳＯＨ除去部５、分離部
６を合わせて高速信号インタフェース部という一つの構
成単位として扱い、１箇所でまとめて信号処理を行う構
成となっている。
【０００３】また、ＳＴＭ−１からＳＴＭ−ＮまでのＳ
ＯＨ終端処理回路の汎用化を目的として、ＳＴＭ−Ｎ信
号をＳＴＭ−１まで分離して処理を行うＳＯＨ（セクシ
ョンオーバヘッド）終端回路が特開平４−３５２３８号
公報にて提案されている。
ＯＨ終端処理回路の汎用化を目的として、ＳＴＭ−Ｎ信
号をＳＴＭ−１まで分離して処理を行うＳＯＨ（セクシ
ョンオーバヘッド）終端回路が特開平４−３５２３８号
公報にて提案されている。
【０００４】
【発明が解決しようとする課題】図５及び図６にＳＴＭ
−１フレーム及びＳＴＭ−Ｎフレームの構成をそれぞれ
示す。また、図４のＳＤＨ多重分離装置のＲＳＯＨ及び
ＭＳＯＨ挿入部３とＲＳＯＨ及びＭＳＯＨ除去部５の構
成例を図７及び図８に示す。新しい同期ディジタルハイ
アラーキであるＳＤＨフレームのＳＴＭ−Ｎフレーム
は、図６に示すように、図５のＳＴＭ−１フレームを基
本単位とし、それを単純にバイト多重する事により構成
されているので、ＳＴＭ−４、ＳＴＭ−１６と多重化数
が増えても、それに伴って図７及び図８のフレームカウ
ンタの構成を変更するだけで基本構成は変更せずに回路
を構成できるという特徴がある。
−１フレーム及びＳＴＭ−Ｎフレームの構成をそれぞれ
示す。また、図４のＳＤＨ多重分離装置のＲＳＯＨ及び
ＭＳＯＨ挿入部３とＲＳＯＨ及びＭＳＯＨ除去部５の構
成例を図７及び図８に示す。新しい同期ディジタルハイ
アラーキであるＳＤＨフレームのＳＴＭ−Ｎフレーム
は、図６に示すように、図５のＳＴＭ−１フレームを基
本単位とし、それを単純にバイト多重する事により構成
されているので、ＳＴＭ−４、ＳＴＭ−１６と多重化数
が増えても、それに伴って図７及び図８のフレームカウ
ンタの構成を変更するだけで基本構成は変更せずに回路
を構成できるという特徴がある。
【０００５】しかし、多重化数が大きくなっても１フレ
ームの周期は８ｋＨｚと変わらないため、多重化数が多
くなるほど高速になり、並列−直列変換のような単純な
処理でないＲＳＯＨ及びＭＳＯＨの挿入除去の処理の実
現は、ＬＳＩ等の処理速度の限界により制約されるとい
う欠点がある。
ームの周期は８ｋＨｚと変わらないため、多重化数が多
くなるほど高速になり、並列−直列変換のような単純な
処理でないＲＳＯＨ及びＭＳＯＨの挿入除去の処理の実
現は、ＬＳＩ等の処理速度の限界により制約されるとい
う欠点がある。
【０００６】前述の特開平４−３５２３８号公報に示さ
れているＳＯＨ処理回路では、ＳＴＭ−１まで分離して
ＳＯＨ処理を行うため、信号処理の高速化による制約は
無くなるが、多重化数が大きくなるにつれてＳＯＨデー
タ挿入回路およびＳＯＨデータ除去処理の数が多くな
り、高速信号インタフェース部として１箇所でまとめて
信号処理を行おうとすると回路規模が大きくなり、ＬＳ
Ｉあるいはパッケージの増加をまねき、高速信号インタ
フェース部の実装あるいは消費電力上の制約から装置の
実現が困難になる事も考えられる。また、ＳＯＨデータ
挿入あるいは除去をＳＴＭ−１単位に分離して行う場
合、図６に示すように多重化順序の特定番目バイトにし
か挿入されないＳＯＨがあるため、単純に同一のＳＯＨ
処理回路を並べただけでは多重化後のＳＴＭ−Ｎ信号に
対する正しいＳＯＨ処理は行えないという欠点がある。
れているＳＯＨ処理回路では、ＳＴＭ−１まで分離して
ＳＯＨ処理を行うため、信号処理の高速化による制約は
無くなるが、多重化数が大きくなるにつれてＳＯＨデー
タ挿入回路およびＳＯＨデータ除去処理の数が多くな
り、高速信号インタフェース部として１箇所でまとめて
信号処理を行おうとすると回路規模が大きくなり、ＬＳ
Ｉあるいはパッケージの増加をまねき、高速信号インタ
フェース部の実装あるいは消費電力上の制約から装置の
実現が困難になる事も考えられる。また、ＳＯＨデータ
挿入あるいは除去をＳＴＭ−１単位に分離して行う場
合、図６に示すように多重化順序の特定番目バイトにし
か挿入されないＳＯＨがあるため、単純に同一のＳＯＨ
処理回路を並べただけでは多重化後のＳＴＭ−Ｎ信号に
対する正しいＳＯＨ処理は行えないという欠点がある。
【０００７】本発明の課題は、上述の欠点を除去し、多
重化数が多く高速になってもＳＯＨの挿入及び除去が容
易にかつ正確に行えるＳＤＨ多重分離装置を提供するこ
とにある。
重化数が多く高速になってもＳＯＨの挿入及び除去が容
易にかつ正確に行えるＳＤＨ多重分離装置を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明によれば、各々、
ＳＴＭ−ｍ（ｍは１以上の整数）低速信号の入出力を行
う第１乃至第ｎ（ｎは１以上の整数）の低速信号インタ
フェース部（１１−１〜１１−ｎ）と；前記第１乃至前
記第ｎの低速信号インタフェース部より入力した信号に
対し多重化を行いＳＴＭ−Ｎ（Ｎはｍ×ｎの整数倍）信
号を伝送路に送出する多重化部（１２）と；伝送路より
入力したＳＴＭ−Ｎ信号に対しＳＴＭ−ｍフォーマット
信号への分離を行い、ＳＴＭ−ｍフォーマット信号を順
次前記第１乃至前記第ｎの低速信号インタフェース部に
与え、前記第１乃至前記第ｎの低速信号インタフェース
部に前記ＳＴＭ−ｍフォーマット信号をＳＴＭ−ｍ低速
信号として出力させる分離部（１４）と；を有するＳＤ
Ｈ多重分離装置において、前記第１乃至前記第ｎの低速
信号インタフェース部の各々は、各々、入力した前記Ｓ
ＴＭ−ｍ低速信号から中継区間用セクションオーバヘッ
ドおよび多重化区間用セクションオーバヘッドを除去
し、除去後の前記ＳＴＭ−ｍ低速信号を出力する第１乃
至第Ｍ（Ｍは１以上の整数）のインタフェース部（１０
０−１〜１００−Ｍ）と；前記第１乃至前記第Ｍのイン
タフェース部の出力する前記除去後の前記ＳＴＭ−ｍ低
速信号に前記中継区間用セクションオーバヘッドおよび
前記多重化区間用セクションオーバヘッドを挿入する挿
入動作を行う挿入部（１０１）と；前記分離部からの前
記ＳＴＭ−ｍフォーマット信号から前記中継区間用セク
ションオーバヘッドおよび前記多重化区間用セクション
オーバヘッドを除去する除去動作を行い、除去後の前記
ＳＴＭ−ｍフォーマット信号を前記第１乃至第Ｍのイン
タフェース部に与える除去部（１０２）と；当該低速信
号インタフェース部で処理する信号が前記ＳＴＭ−Ｎ信
号中の何番目に多重されている信号かを識別し、前記挿
入部に前記挿入動作を行わせるか否か及び前記除去部に
除去動作を行わせるか否かを制御する識別部（１０３）
と；を有し、前記第１乃至第Ｍのインタフェース部は、
前記除去部から受けた前記ＳＴＭ−ｍフォーマット信号
に、前記中継区間用セクションオーバヘッドおよび前記
多重化区間用セクションオーバヘッドを挿入して、前記
ＳＴＭ−ｍ低速信号としてそれぞれ出力することを特徴
とするＳＤＨ多重分離装置が得られる。
ＳＴＭ−ｍ（ｍは１以上の整数）低速信号の入出力を行
う第１乃至第ｎ（ｎは１以上の整数）の低速信号インタ
フェース部（１１−１〜１１−ｎ）と；前記第１乃至前
記第ｎの低速信号インタフェース部より入力した信号に
対し多重化を行いＳＴＭ−Ｎ（Ｎはｍ×ｎの整数倍）信
号を伝送路に送出する多重化部（１２）と；伝送路より
入力したＳＴＭ−Ｎ信号に対しＳＴＭ−ｍフォーマット
信号への分離を行い、ＳＴＭ−ｍフォーマット信号を順
次前記第１乃至前記第ｎの低速信号インタフェース部に
与え、前記第１乃至前記第ｎの低速信号インタフェース
部に前記ＳＴＭ−ｍフォーマット信号をＳＴＭ−ｍ低速
信号として出力させる分離部（１４）と；を有するＳＤ
Ｈ多重分離装置において、前記第１乃至前記第ｎの低速
信号インタフェース部の各々は、各々、入力した前記Ｓ
ＴＭ−ｍ低速信号から中継区間用セクションオーバヘッ
ドおよび多重化区間用セクションオーバヘッドを除去
し、除去後の前記ＳＴＭ−ｍ低速信号を出力する第１乃
至第Ｍ（Ｍは１以上の整数）のインタフェース部（１０
０−１〜１００−Ｍ）と；前記第１乃至前記第Ｍのイン
タフェース部の出力する前記除去後の前記ＳＴＭ−ｍ低
速信号に前記中継区間用セクションオーバヘッドおよび
前記多重化区間用セクションオーバヘッドを挿入する挿
入動作を行う挿入部（１０１）と；前記分離部からの前
記ＳＴＭ−ｍフォーマット信号から前記中継区間用セク
ションオーバヘッドおよび前記多重化区間用セクション
オーバヘッドを除去する除去動作を行い、除去後の前記
ＳＴＭ−ｍフォーマット信号を前記第１乃至第Ｍのイン
タフェース部に与える除去部（１０２）と；当該低速信
号インタフェース部で処理する信号が前記ＳＴＭ−Ｎ信
号中の何番目に多重されている信号かを識別し、前記挿
入部に前記挿入動作を行わせるか否か及び前記除去部に
除去動作を行わせるか否かを制御する識別部（１０３）
と；を有し、前記第１乃至第Ｍのインタフェース部は、
前記除去部から受けた前記ＳＴＭ−ｍフォーマット信号
に、前記中継区間用セクションオーバヘッドおよび前記
多重化区間用セクションオーバヘッドを挿入して、前記
ＳＴＭ−ｍ低速信号としてそれぞれ出力することを特徴
とするＳＤＨ多重分離装置が得られる。
【０００９】更に本発明によれば、伝送路より入力した
ＳＴＭ−Ｎ信号に対しフレーム同期をとるフレーム同期
部（１３）を更に含み、前記分離部は、該フレーム同期
部出力に対しＳＴＭ−ｍフォーマット信号への分離を行
い、ＳＴＭ−ｍフォーマット信号を順次前記第１乃至前
記第ｎの低速信号インタフェース部に与え、前記第１乃
至前記第ｎの低速信号インタフェース部に前記ＳＴＭ−
ｍフォーマット信号をＳＴＭ−ｍ低速信号として出力さ
せることを特徴とするＳＤＨ多重分離装置が得られる。
ＳＴＭ−Ｎ信号に対しフレーム同期をとるフレーム同期
部（１３）を更に含み、前記分離部は、該フレーム同期
部出力に対しＳＴＭ−ｍフォーマット信号への分離を行
い、ＳＴＭ−ｍフォーマット信号を順次前記第１乃至前
記第ｎの低速信号インタフェース部に与え、前記第１乃
至前記第ｎの低速信号インタフェース部に前記ＳＴＭ−
ｍフォーマット信号をＳＴＭ−ｍ低速信号として出力さ
せることを特徴とするＳＤＨ多重分離装置が得られる。
【００１０】また本発明によれば、前記Ｎはｍ×ｎ×Ｍ
に等しいことを特徴とするＳＤＨ多重分離装置が得られ
る。
に等しいことを特徴とするＳＤＨ多重分離装置が得られ
る。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の一実施例によるＳＤＨ多重分
離装置である。
説明する。図１は本発明の一実施例によるＳＤＨ多重分
離装置である。
【００１２】本実施例のＳＤＨ多重分離装置は、ＳＴＭ
−ｍ（ｍは１以上の整数）低速信号の入出力を行う低速
信号インタフェース部１１−１〜１１−ｎ（ｎは１以上
の整数）と、低速信号インタフェース部１１−１〜１１
−ｎにて信号処理を行った入力信号に対し多重化を行
い、ＳＴＭ−Ｎ（Ｎはｍの整数倍）信号として伝送路に
信号を送出する多重化部１２と、伝送路より入力したＳ
ＴＭ−Ｎ信号に対しフレーム同期をとるフレーム同期部
１３と、フレーム同期部１３の出力に対しＳＴＭ−ｍフ
ォーマット信号への分離を行う分離部１４とを有する。
−ｍ（ｍは１以上の整数）低速信号の入出力を行う低速
信号インタフェース部１１−１〜１１−ｎ（ｎは１以上
の整数）と、低速信号インタフェース部１１−１〜１１
−ｎにて信号処理を行った入力信号に対し多重化を行
い、ＳＴＭ−Ｎ（Ｎはｍの整数倍）信号として伝送路に
信号を送出する多重化部１２と、伝送路より入力したＳ
ＴＭ−Ｎ信号に対しフレーム同期をとるフレーム同期部
１３と、フレーム同期部１３の出力に対しＳＴＭ−ｍフ
ォーマット信号への分離を行う分離部１４とを有する。
【００１３】低速信号インタフェース部１１−１〜１１
−ｎの各々においては、インタフェース部１００−１〜
１００−Ｍ（Ｍは１以上の整数）にてＳＴＭ−ｍ低速信
号を受信し、フレーム同期、ＳＯＨの除去を行った後Ｒ
ＳＯＨ及びＭＳＯＨ挿入部１０１へ信号を送出する。Ｒ
ＳＯＨ及びＭＳＯＨ挿入部１０１では、インタフェース
部１００−１〜１００−Ｍより入力したＳＴＭ−ｍ相当
のフォーマットの低速信号に対し、多重化後のＳＴＭ−
Ｎフレーム用のＲＳＯＨ及びＭＳＯＨの挿入を行う。低
速信号インタフェース部１１−１〜１１−ｎにてＲＳＯ
Ｈ及びＭＳＯＨを分散挿入した信号を多重化部１２にて
多重化を行う事によりＳＴＭ−Ｎ信号を生成する。ここ
で、Ｎはｍ×ｎ×Ｍに等しい。また、伝送路より入力し
たＳＴＭ−Ｎ信号に対しフレーム同期部１３にてフレー
ム同期をとった後、分離部１４にてＳＴＭ−ｍ相当の低
速信号に分離し、低速信号インタフェース部１１−１〜
１１−ｎに送出する。低速信号インタフェース部１１−
１〜１１−ｎのＲＳＯＨ及びＭＳＯＨ除去部１０２で
は、分離部１４より入力したＳＴＭ−ｍ相当の信号に対
しＳＴＭ−Ｎ信号のＲＳＯＨ及びＭＳＯＨの除去を行
い、インタフェース部１００−１〜１００−ＭにてＳＯ
Ｈの挿入を行い、ＳＴＭ−ｍ低速信号として出力する。
−ｎの各々においては、インタフェース部１００−１〜
１００−Ｍ（Ｍは１以上の整数）にてＳＴＭ−ｍ低速信
号を受信し、フレーム同期、ＳＯＨの除去を行った後Ｒ
ＳＯＨ及びＭＳＯＨ挿入部１０１へ信号を送出する。Ｒ
ＳＯＨ及びＭＳＯＨ挿入部１０１では、インタフェース
部１００−１〜１００−Ｍより入力したＳＴＭ−ｍ相当
のフォーマットの低速信号に対し、多重化後のＳＴＭ−
Ｎフレーム用のＲＳＯＨ及びＭＳＯＨの挿入を行う。低
速信号インタフェース部１１−１〜１１−ｎにてＲＳＯ
Ｈ及びＭＳＯＨを分散挿入した信号を多重化部１２にて
多重化を行う事によりＳＴＭ−Ｎ信号を生成する。ここ
で、Ｎはｍ×ｎ×Ｍに等しい。また、伝送路より入力し
たＳＴＭ−Ｎ信号に対しフレーム同期部１３にてフレー
ム同期をとった後、分離部１４にてＳＴＭ−ｍ相当の低
速信号に分離し、低速信号インタフェース部１１−１〜
１１−ｎに送出する。低速信号インタフェース部１１−
１〜１１−ｎのＲＳＯＨ及びＭＳＯＨ除去部１０２で
は、分離部１４より入力したＳＴＭ−ｍ相当の信号に対
しＳＴＭ−Ｎ信号のＲＳＯＨ及びＭＳＯＨの除去を行
い、インタフェース部１００−１〜１００−ＭにてＳＯ
Ｈの挿入を行い、ＳＴＭ−ｍ低速信号として出力する。
【００１４】ＳＴＭ−ＮフレームのＲＳＯＨ及びＭＳＯ
Ｈは図６に示すとおり、ＳＴＭ−１をＳＴＭ−Ｎに多重
化する多重化順序の特定番目のバイトにしか挿入されな
いものがある。即ち、ＲＳＯＨ及びＭＳＯＨにはＳＴＭ
−Ｎ信号中のＳＴＭ−１信号にしか挿入されないバイト
がある。このため、ＳＴＭ−ＮフレームのＲＳＯＨ及び
ＭＳＯＨ処理をＳＴＭ−ｍ相当の低速信号に分割して処
理する場合には、多重化順序の何番目のＳＴＭ−１のＲ
ＳＯＨ及びＭＳＯＨを処理しているかを認識した上で行
わないと、正しいＲＳＯＨ及びＭＳＯＨ処理を行う事が
できない。本発明では、低速信号インタフェース部１１
−１から１１−ｎにＳＴＭ−１番号識別部１０３を有
し、バックボードあるいは装置の制御系等からの制御信
号により、ＳＴＭ−Ｎ中の多重化順序の何番目のＳＴＭ
−１の処理を行っているかを認識し、この結果によりＲ
ＳＯＨ及びＭＳＯＨ挿入部１０１およびＲＳＯＨ及びＭ
ＳＯＨ除去部１０２を制御する。ＲＳＯＨ及びＭＳＯＨ
挿入部１０１およびＲＳＯＨ及びＭＳＯＨ除去部１０２
は、図２及び図３に示すように、ＳＴＭ−１番号識別部
１０３より入力したＳＴＭ−１番号情報により、ＳＯＨ
挿入用選択部（セレクタ）およびＳＯＨ抜き取り部を制
御するパルスを生成するフレームカウンタを制御し、Ｓ
ＴＭ−１番号に相当するＳＴＭ−１のＲＳＯＨ及びＭＳ
ＯＨ処理に必要な制御パルスを生成する。
Ｈは図６に示すとおり、ＳＴＭ−１をＳＴＭ−Ｎに多重
化する多重化順序の特定番目のバイトにしか挿入されな
いものがある。即ち、ＲＳＯＨ及びＭＳＯＨにはＳＴＭ
−Ｎ信号中のＳＴＭ−１信号にしか挿入されないバイト
がある。このため、ＳＴＭ−ＮフレームのＲＳＯＨ及び
ＭＳＯＨ処理をＳＴＭ−ｍ相当の低速信号に分割して処
理する場合には、多重化順序の何番目のＳＴＭ−１のＲ
ＳＯＨ及びＭＳＯＨを処理しているかを認識した上で行
わないと、正しいＲＳＯＨ及びＭＳＯＨ処理を行う事が
できない。本発明では、低速信号インタフェース部１１
−１から１１−ｎにＳＴＭ−１番号識別部１０３を有
し、バックボードあるいは装置の制御系等からの制御信
号により、ＳＴＭ−Ｎ中の多重化順序の何番目のＳＴＭ
−１の処理を行っているかを認識し、この結果によりＲ
ＳＯＨ及びＭＳＯＨ挿入部１０１およびＲＳＯＨ及びＭ
ＳＯＨ除去部１０２を制御する。ＲＳＯＨ及びＭＳＯＨ
挿入部１０１およびＲＳＯＨ及びＭＳＯＨ除去部１０２
は、図２及び図３に示すように、ＳＴＭ−１番号識別部
１０３より入力したＳＴＭ−１番号情報により、ＳＯＨ
挿入用選択部（セレクタ）およびＳＯＨ抜き取り部を制
御するパルスを生成するフレームカウンタを制御し、Ｓ
ＴＭ−１番号に相当するＳＴＭ−１のＲＳＯＨ及びＭＳ
ＯＨ処理に必要な制御パルスを生成する。
【００１５】
【発明の効果】以上説明したように本発明は、ＳＴＭ−
Ｎ信号のＲＳＯＨ及びＭＳＯＨの挿入、除去処理を低速
で分散処理できるので、ＳＴＭ−ＮのＮが大きくなり伝
送路信号が高速になってもＲＳＯＨ及びＭＳＯＨの挿
入、除去処理が低速で容易にしかもできる。また、低速
信号インタフェース部にて識別部を設け、ＲＳＯＨ及び
ＭＳＯＨ挿入、分離処理を制御するようにしたことによ
りＲＳＯＨ及びＭＳＯＨの分離処理をした場合に、特定
バイトにしか挿入されないＲＳＯＨ及びＭＳＯＨの処理
も確実に行う事ができるという効果がある。
Ｎ信号のＲＳＯＨ及びＭＳＯＨの挿入、除去処理を低速
で分散処理できるので、ＳＴＭ−ＮのＮが大きくなり伝
送路信号が高速になってもＲＳＯＨ及びＭＳＯＨの挿
入、除去処理が低速で容易にしかもできる。また、低速
信号インタフェース部にて識別部を設け、ＲＳＯＨ及び
ＭＳＯＨ挿入、分離処理を制御するようにしたことによ
りＲＳＯＨ及びＭＳＯＨの分離処理をした場合に、特定
バイトにしか挿入されないＲＳＯＨ及びＭＳＯＨの処理
も確実に行う事ができるという効果がある。
【図１】本発明の一実施例によるＳＤＨ多重分離装置の
ブロック図。
ブロック図。
【図２】図１のＲＳＯＨ及びＭＳＯＨ挿入部１０１のブ
ロック図。
ロック図。
【図３】図１のＲＳＯＨ及びＭＳＯＨ除去部１０２のブ
ロック図。
ロック図。
【図４】一般的なＳＤＨ多重分離装置のブロック図。
【図５】ＳＴＭ−１フレームの構成を示す図。
【図６】ＳＴＭ−Ｎフレームの構成を示す図。
【図７】図４のＲＳＯＨ及びＭＳＯＨ挿入部３のブロッ
ク図。
ク図。
【図８】図４のＲＳＯＨ及びＭＳＯＨの除去部５のブロ
ック図。
ック図。
１−１〜１−Ｍ 低速信号インタフェース部 ２ 多重化部 ３ ＲＳＯＨ及びＭＳＯＨ挿入部 ４ フレーム同期部 ５ ＲＳＯＨ及びＭＳＯＨ除去部 ６ 分離部 １１−１〜１１−ｎ 低速信号インタフェース部 １２ 多重化部 １３ フレーム同期部 １４ 分離部 １００−１〜１００−Ｍ インタフェース部 １０１ ＲＳＯＨ及びＭＳＯＨ挿入部 １０２ ＲＳＯＨ及びＭＳＯＨ除去部 １０３ ＳＴＭ−１番号識別部
Claims (3)
- 【請求項１】 各々、ＳＴＭ−ｍ（ｍは１以上の整数）
低速信号の入出力を行う第１乃至第ｎ（ｎは１以上の整
数）の低速信号インタフェース部と；前記第１乃至前記
第ｎの低速信号インタフェース部より入力した信号に対
し多重化を行いＳＴＭ−Ｎ（Ｎはｍ×ｎの整数倍）信号
を伝送路に送出する多重化部と；伝送路より入力したＳ
ＴＭ−Ｎ信号に対しＳＴＭ−ｍフォーマット信号への分
離を行い、ＳＴＭ−ｍフォーマット信号を順次前記第１
乃至前記第ｎの低速信号インタフェース部に与え、前記
第１乃至前記第ｎの低速信号インタフェース部に前記Ｓ
ＴＭ−ｍフォーマット信号をＳＴＭ−ｍ低速信号として
出力させる分離部と；を有するＳＤＨ多重分離装置にお
いて、 前記第１乃至前記第ｎの低速信号インタフェース部の各
々は、 各々、入力した前記ＳＴＭ−ｍ低速信号から中継区間用
セクションオーバヘッドおよび多重化区間用セクション
オーバヘッドを除去し、除去後の前記ＳＴＭ−ｍ低速信
号を出力する第１乃至第Ｍ（Ｍは１以上の整数）のイン
タフェース部と；前記第１乃至前記第Ｍのインタフェー
ス部の出力する前記除去後の前記ＳＴＭ−ｍ低速信号に
前記中継区間用セクションオーバヘッドおよび前記多重
化区間用セクションオーバヘッドを挿入する挿入動作を
行う挿入部と；前記分離部からの前記ＳＴＭ−ｍフォー
マット信号から前記中継区間用セクションオーバヘッド
および前記多重化区間用セクションオーバヘッドを除去
する除去動作を行い、除去後の前記ＳＴＭ−ｍフォーマ
ット信号を前記第１乃至第Ｍのインタフェース部に与え
る除去部と；当該低速信号インタフェース部で処理する
信号が前記ＳＴＭ−Ｎ信号中の何番目に多重されている
信号かを識別し、前記挿入部に前記挿入動作を行わせる
か否か及び前記除去部に除去動作を行わせるか否かを制
御する識別部と；を有し、 前記第１乃至第Ｍのインタフェース部は、前記除去部か
ら受けた前記ＳＴＭ−ｍフォーマット信号に、前記中継
区間用セクションオーバヘッドおよび前記多重化区間用
セクションオーバヘッドを挿入して、前記ＳＴＭ−ｍ低
速信号としてそれぞれ出力することを特徴とするＳＤＨ
多重分離装置。 - 【請求項２】 伝送路より入力したＳＴＭ−Ｎ信号に対
しフレーム同期をとるフレーム同期部を更に含み、前記
分離部は、該フレーム同期部出力に対しＳＴＭ−ｍフォ
ーマット信号への分離を行い、ＳＴＭ−ｍフォーマット
信号を順次前記第１乃至前記第ｎの低速信号インタフェ
ース部に与え、前記第１乃至前記第ｎの低速信号インタ
フェース部に前記ＳＴＭ−ｍフォーマット信号をＳＴＭ
−ｍ低速信号として出力させることを特徴とする請求項
１に記載のＳＤＨ多重分離装置。 - 【請求項３】 前記Ｎはｍ×ｎ×Ｍに等しいことを特徴
とする請求項１又は２に記載のＳＤＨ多重分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5278296A JP2629580B2 (ja) | 1993-11-08 | 1993-11-08 | Ｓｄｈ多重分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5278296A JP2629580B2 (ja) | 1993-11-08 | 1993-11-08 | Ｓｄｈ多重分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131434A JPH07131434A (ja) | 1995-05-19 |
| JP2629580B2 true JP2629580B2 (ja) | 1997-07-09 |
Family
ID=17595380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5278296A Expired - Lifetime JP2629580B2 (ja) | 1993-11-08 | 1993-11-08 | Ｓｄｈ多重分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629580B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026531A1 (en) | 1996-12-11 | 1998-06-18 | International Business Machines Corporation | Digital cross connect and add/drop multiplexing device for sdh or sonet signals |
| KR100388963B1 (ko) * | 2001-07-20 | 2003-06-25 | 엘지전자 주식회사 | 듀얼포트 램을 이용한 데이터버스 공유회로 |
| KR20030080105A (ko) * | 2002-04-03 | 2003-10-11 | (주)넥스토시스템 | 동기식 전송 모드의 광전송 망에서 구간 오버헤드 처리장치 및 그 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479628A (ja) * | 1990-07-20 | 1992-03-13 | Fujitsu Ltd | オーバーヘッド信号伝送方法 |
| JPH05268180A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 多重化方式 |
-
1993
- 1993-11-08 JP JP5278296A patent/JP2629580B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131434A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001711A (en) | Complex multiplexer/demultiplexer apparatus | |
| KR100323159B1 (ko) | 에스디에이치또는소넷신호용디지탈교차-접속및추가/탈락다중화장치 | |
| JPH05167551A (ja) | 同期通信システムにおけるポインターの付け替え方式 | |
| JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
| US6041062A (en) | High-speed synchronous multiplexing apparatus | |
| JP2629580B2 (ja) | Ｓｄｈ多重分離装置 | |
| JPH1028102A (ja) | Ｓｄｈ伝送方式におけるポインタ処理装置 | |
| JPH06268624A (ja) | 同期確立チェック方式 | |
| JPH11239161A (ja) | リング型ネットワークシステムおよびそのフレーム伝送方法 | |
| JPH06120925A (ja) | 時分割多重分離装置 | |
| EP1585242A1 (en) | Method and device for distributing clock and synchronization in a telecommunication network element | |
| JP2609187B2 (ja) | 同期検出装置 | |
| JP2624166B2 (ja) | 多重伝送装置 | |
| JP2976735B2 (ja) | 信号変換方式 | |
| KR950015086B1 (ko) | 동기식 다중 전송장치 | |
| JP2732445B2 (ja) | 同期検出装置 | |
| KR100650577B1 (ko) | 동기식 광가입자망 전송시스템에서 데이터 통신채널의다중화 및 역다중화 처리 장치 및 그 방법 | |
| JPH05344114A (ja) | 同期検出装置 | |
| JP2671778B2 (ja) | 同期多重化装置 | |
| JPH0723013A (ja) | フレーム伝送方式 | |
| JP2965321B2 (ja) | Ｓｄｈ用ｓｏｈ終端回路 | |
| JP2541454B2 (ja) | パリティ挿入方法及び装置 | |
| JP2002077091A (ja) | 多重伝送装置、多重伝送方法及び多重伝送制御用ソフトウェアを記録した記憶媒体 | |
| KR100216519B1 (ko) | Au3 신호종단 처리장치 | |
| JP2539096B2 (ja) | ディジタル信号多重化装置及び分離化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |