JP3203878B2 - 量子井戸構造体およびその製造方法 - Google Patents

量子井戸構造体およびその製造方法

Info

Publication number
JP3203878B2
JP3203878B2 JP11133693A JP11133693A JP3203878B2 JP 3203878 B2 JP3203878 B2 JP 3203878B2 JP 11133693 A JP11133693 A JP 11133693A JP 11133693 A JP11133693 A JP 11133693A JP 3203878 B2 JP3203878 B2 JP 3203878B2
Authority
JP
Japan
Prior art keywords
layer
oxide film
silicon
silicon oxide
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11133693A
Other languages
English (en)
Other versions
JPH06326299A (ja
Inventor
廉 森本
義彦 平井
康一郎 幸
正昭 丹羽
十郎 安井
健治 岡田
昌治 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP11133693A priority Critical patent/JP3203878B2/ja
Publication of JPH06326299A publication Critical patent/JPH06326299A/ja
Application granted granted Critical
Publication of JP3203878B2 publication Critical patent/JP3203878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はシリコン半導体による一
次元電子ガスおよび0次元電子ガスを形成する量子井戸
構造体とその製造方法に関するものである。
【0002】
【従来の技術】従来のシリコン半導体による量子井戸構
造とその形成方法としては、例えばA.C.Warrenらによっ
て、1986年のPhysical Review Letters vol.17の18
58ページ以降に示されている。
【0003】図3はこの従来の量子井戸構造体を示す図
であり、101はシリコン基板、102は誘電体、10
3は、前記シリコン基板と前記102は誘電体界面に二
次元電子ガスを発生させる第一のゲート電極、104は
前記二次元電子ガスを制御する平行する複数の制御電
極、105は量子井戸構造(1次元電子ガス)である。
【0004】以上のように構成された従来の量子井戸構
造体においては、ゲート電極103に正電圧を印加する
と、シリコン基板101と誘電体102との界面に2次
元電子ガスが形成される。そしてゲート電極103に正
電圧、制御電極104に負電圧を印加したとき、シリコ
ン基板101と誘電体102の界面に発生した二次元電
子ガスが、前記制御電極104による負電位により反発
し、制御電極間に押し寄せられ、一次元化し、制御電極
と制御電極との間の誘電体102とシリコン基板101
との界面だけに一次元電子ガスによる量子井戸が形成さ
れる。
【0005】
【発明が解決しようとする課題】しかしながら従来のよ
うな構成では、誘電体102の膜厚を厚くする必要があ
り、加えてゲート電極103への印加電圧を高くする必
要があり、従って消費電力が多いという問題点を有して
いた。
【0006】本発明はかかる点に鑑み、電極への印加電
圧が低く、低消費電力で量子井戸が実現できる量子井戸
構造体およびその製造方法を提供することを目的とす
る。
【0007】
【課題を解決するための手段】本発明の量子井戸構造
は、基板シリコン層の上にシリコン酸化膜層を有し、さ
らにシリコン酸化膜層の表面に薄膜シリコン単結晶層を
備えたSOI基板に、前記基板シリコン層とシリコン酸
化膜層の界面全面に高濃度不純物拡散層を有し、前記薄
膜シリコン単結晶層表面にゲート酸化膜層をとおして平
行に対向する制御用ゲートを有する構造と、前記薄膜シ
リコン単結晶層とシリコン酸化膜層を貫いて前記高濃度
不純物拡散層に接続する電極を具備し、前記高濃度不純
物拡散層に正電圧を印加することにより前記薄膜シリコ
ン単結晶層に発生する二次元電子ガスを、前記平行に対
向する制御用ゲート電極に負電圧を印加することによっ
て前記制御用ゲート電極に閉じ込めた一次元電子ガス
を形成することを特徴とする量子井戸構造である。さ
らに、前記制御用ゲート電極が、前記薄膜シリコン単結
晶層上で正多角形もしくは円状の開口部を具備する量子
井戸構造体である。
【0008】また、本発明による量子井戸構造形成方法
は、基板シリコン層の上にシリコン酸化膜層を有し、さ
らに前記シリコン酸化膜層の表面に薄膜シリコン単結晶
層を備えたSOI(シリコン オン インシュレータ
ー)構造基板に、ドナーもしくはアクセプターイオンを
注入後、アニールし、前記基板シリコン層とシリコン酸
化膜層の界面全面に高濃度不純物拡散層を形成する工程
に引続き、レジストを塗布し所望のパターニングを施し
た後、前記薄膜シリコン単結晶層およびシリコン酸化膜
層をエッチング除去しコンタクト・ホールを形成し、さ
らに前記レジストを除去後、化学的堆積法によってシリ
コン酸化膜層を堆積し、その後レジストを塗布し所望の
パターンニングを施し、前記シリコン酸化膜層をエッチ
ングし、制御ゲート電極用パターンを形成し、続いて熱
酸化を施し前記制御ゲート電極用パターン部分にゲート
酸化膜を形成し、最後に導電体を全面に堆積後、所望の
配線パターンを形成する工程から成るものである。
【0009】
【作用】本発明は前記した構成により、SOI基板によ
る極めて薄いシリコン層およびに酸化膜層を用いること
により、従来に比して低い印加電圧により、量子井戸を
形成する。
【0010】
【実施例】図1(a)は本発明の第1の実施例における
量子井戸構造図を示すものである。図1(a)におい
て、1はシリコン基板、2はシリコン酸化膜層、3は表
面の薄膜シリコン層である。
【0011】シリコン基板1、シリコン酸化膜層2、薄
膜シリコン層3は、一体となってSOI(シリコン オ
ン インシュレーター)構造基板を構成する。シリコン
酸化膜層2は約300nm厚、薄膜シリコン層3は約1
00nmの薄膜層である。
【0012】さらに、4は高濃度不純物拡散領域、5は
バックゲート電極、6は制御ゲート、15は制御ゲー
ト、30は一次元電子ガスである。高濃度不純物拡散領
域4の厚さは100nm以上で、シート抵抗は1オーム
・cm程度である。
【0013】以上のように構成されたこの実施例の量子
井戸構造体において、以下その動作を説明する。
【0014】バックゲート電極に正の電圧を3V印加し
たとき、高濃度不純物拡散領域4はバックゲート電極と
ほぼ同電位となり、シリコン基板1とシリコン酸化膜層
2の界面に、二次元電子ガスが誘導される。
【0015】さらに、制御ゲート電極6に約5Vの負電
圧を印加すると、二次元電子ガスは制御ゲート電極15
の負電位により反発され、制御ゲート6を挟む領域に集
中する。これにより幅100〜30nmの一次元電子ガ
ス30が形成さる。
【0016】以上のようにこの実施例によれば、低電圧
の印加によってバックゲート電圧を利用した反転層によ
る一次元量子井戸を形成することができる。
【0017】図2は本発明の第2の実施例における量子
井戸構造の製造方法を示すものである。図2において、
1はシリコン基板、2はシリコン酸化膜層、3は表面の
薄膜シリコン層である。前記シリコン基板1、シリコン
酸化膜層2、薄膜シリコン層3は、一体となってSOI
(シリコン オン インシュレーター)構造基板を構成
する。シリコン酸化膜層2は約300nm厚、薄膜シリ
コン層3は約100nmの薄膜層である。さらに、4は
高濃度不純物拡散領域、5はバックゲート電極、6は制
御ゲート、30は一次元電子ガスである。高濃度不純物
拡散領域4の厚さは100nm以上で、シート抵抗は1
オーム・cm程度である。10はイオン注入時の表面荒
れを防ぐ酸化膜、12はバックゲート電極に接続する基
板コンタクトホール。13は基板と電極とのリークを防
ぐ絶縁膜、14は制御ゲート用コンタクト溝、15は制
御ゲート電極、16はバックゲート電極、17は制御ゲ
ート酸化膜を示す。
【0018】以上のように構成されたこの実施例の量子
井戸構造の形成方法において、以下図2を用いてその製
造方法を説明する。
【0019】図2(a)のように、シリコン基板3の上に
約300nm厚シリコン酸化膜層2を有し、さらにシリ
コン酸化膜層2の表面に約100nmの薄膜シリコン単
結晶層1を備えたSOI(シリコン オン インシュレ
ーター)構造基板に、厚さ20nmの酸化膜10を化学
的蒸着法によって蒸着する。 続いて、ひ素イオンを約
1MeVの加速電圧で1016c/cm2程度のドーズ量
で注入後、800°C、30分アニールし、前記基板シ
リコン基板3の下部のシリコン酸化膜層2との界面全面
にひ素イオン濃度約1021cm-3程度の高濃度不純物拡
散層を形成する。
【0020】次に、図2(b)に示すように、レジストを
塗布し矩形のパターニングを施した後、前記酸化膜10
を除去後、レジスト20をエッチングマスクとして、薄
膜シリコン単結晶層1およびシリコン酸化膜層2をエッ
チング除去し基板コンタクト・ホール12を形成する。
【0021】続いて、図2(c)に示すように、レジスト
20を除去後、化学的堆積法によってシリコン酸化膜に
よる絶縁膜層13層を厚さ200nmで堆積する。
【0022】続いて、リソグラフィにより図2(d)に
示す平行する一対の制御電極用コンタクト溝14のパタ
ーンニングを施し、絶縁膜層13をエッチングし、制御
ゲート電極用パターンを形成する。
【0023】次に、制御ゲート電極用コンタクト溝14
の部分に、Al膜を全面に堆積後、制御ゲート電極15
並びに基板コンタクトホールのバックゲート電極16の
所望の配線パターンを形成する。
【0024】以上のようにこの実施例によれば、SOI
基板をもちいて基板シリコン層にバックゲートを、表面
の薄膜シリコン層に制御ゲートを設け、バックゲート電
極に正の電圧を印加し、制御ゲート電極17に負電圧を
印加することにより、幅100〜30nmの一次元電子
ガス30の量子井戸構造を形成することができる。
【0025】なお、第1および第2の実施例において、
制御ゲート6及び制御ゲート電極用コンタクト溝14の
形状は一対の平行する溝状としたが、正多角形もしくは
円形の窓状の溝としてもよい。例えば電極に円状の窓を
あけた場合、図1(c)に示すように制御電極6にあけた
円状の窓の直下には、円上の窓の直下に閉じ込められた
0次元電子ガスによる量子井戸が形成される。
【0026】
【発明の効果】以上説明したように、本発明によれば、
低電圧の印加によってバックゲート電圧を利用した反転
層による一次元量子井戸の形成方法を提供することがで
き、その実用的効果は大きい。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施例における量子井
戸構造の断面図 (b)は本発明の第1の実施例における制御ゲート用コ
ンタクト溝14の上面図 (c)は本発明の第2の実施例における制御ゲートコン
タクト溝14の上面図
【図2】(a)は第3の実施例における量子井戸構造の
形成方法の説明図 (b)は第3の実施例における量子井戸構造の形成方法
の説明図 (c)は第3の実施例における量子井戸構造の形成方法
の説明図 (d)は第3の実施例における量子井戸構造の形成方法
の説明図 (e)は第3の実施例における量子井戸構造の形成方法
の説明図
【図3】従来の量子井戸構造体の断面図
【符号の説明】
1 シリコン単結晶層 2 シリコン酸化膜層 3 シリコン基板 4 高濃度不純物拡散領域 5 バックゲート電極 6 制御ゲート 10 酸化膜 12 基板コンタクトホール 13 絶縁膜 14 制御ゲート用コンタクト溝 15 制御ゲート電極 16 バックゲート電極 17 制御ゲート酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹羽 正昭 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 安井 十郎 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 岡田 健治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宇田川 昌治 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−259439(JP,A) 特開 平5−95111(JP,A) 特開 平4−80964(JP,A) 特開 昭63−204660(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/66 H01L 29/68 H01L 29/06 H01L 29/775

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】基板シリコン層の上にシリコン酸化膜層を
    有し、さらにシリコン酸化膜層の表面に薄膜シリコン単
    結晶層を備えたSOI半導体基板に、前記基板シリコン
    層とシリコン酸化膜層の界面全面に形成した高濃度不純
    物拡散層と、前記薄膜シリコン単結晶層表面にゲート酸
    化膜層上に一対の平行に対向する制御用ゲートと、前記
    薄膜シリコン単結晶層とシリコン酸化膜層を貫いて前記
    高濃度不純物拡散層に接続する電極とを具備し、前記高
    濃度不純物拡散層に正電圧を印加することにより前記薄
    膜シリコン単結晶層に発生する二次元電子ガスを、前記
    制御用ゲート上の制御用ゲート電極に負電圧を印加する
    ことによって前記制御用ゲート電極間に閉じ込めた一次
    元電子ガスを形成することを特徴とする量子井戸構造
    体。
  2. 【請求項2】基板シリコン層の上にシリコン酸化膜層を
    有し、さらに前記シリコン酸化膜層の表面に薄膜シリコ
    ン単結晶層を備えたSOI構造基板の、前記基板シリコ
    ン層とシリコン酸化膜層の界面に高濃度不純物拡散層を
    形成する第一の工程と、前記薄膜シリコン単結晶層およ
    びシリコン酸化膜層をエッチング除去しコンタクト・ホ
    ールを形成する第二の工程と、シリコン酸化膜層を堆積
    する第三の工程と、前記シリコン酸化膜層をエッチング
    し、制御ゲートパターンを形成する第四の工程と、前記
    制御ゲート電極用パターン部分に制御ゲート電極を形成
    する工程とを有することを特徴とする量子井戸構造体の
    製造方法。
  3. 【請求項3】制御用ゲートが、前記薄膜シリコン単結晶
    層上で正多角形もしくは円状の開口部を具備することを
    特徴とする請求項1に記載の量子井戸構造体。
JP11133693A 1993-05-13 1993-05-13 量子井戸構造体およびその製造方法 Expired - Fee Related JP3203878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11133693A JP3203878B2 (ja) 1993-05-13 1993-05-13 量子井戸構造体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11133693A JP3203878B2 (ja) 1993-05-13 1993-05-13 量子井戸構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06326299A JPH06326299A (ja) 1994-11-25
JP3203878B2 true JP3203878B2 (ja) 2001-08-27

Family

ID=14558623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11133693A Expired - Fee Related JP3203878B2 (ja) 1993-05-13 1993-05-13 量子井戸構造体およびその製造方法

Country Status (1)

Country Link
JP (1) JP3203878B2 (ja)

Also Published As

Publication number Publication date
JPH06326299A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JPS6010773A (ja) 1素子型fet−記憶キヤパシタ回路の形成方法
JPH07211920A (ja) オフセット型多結晶シリコン薄膜トランジスタの製造方法
TW540162B (en) Electronic devices comprising thin-film transistors, and their manufacture
JP3203878B2 (ja) 量子井戸構造体およびその製造方法
JPH0291973A (ja) 半導体装置の製造方法
JPH0147016B2 (ja)
JPH06349856A (ja) 薄膜トランジスタ及びその製造方法
JP3173114B2 (ja) 薄膜トランジスタ
JPH11354808A (ja) 薄膜トランジスタの製造方法
JPH09246536A (ja) 半導体素子
JPS61187274A (ja) 薄膜トランジスタの製造方法
JPH09191104A (ja) 単一電子素子
KR970004079A (ko) 반도체소자 및 그 제조방법
JPH06112223A (ja) 薄膜トランジスタの製造方法
JPH06252402A (ja) 薄膜トランジスタの製造方法
JP3329627B2 (ja) 半導体素子
JP3336933B2 (ja) 半導体装置及び半導体装置の製造方法
JP2630616B2 (ja) 半導体装置の製造方法
JPS61239671A (ja) 半導体記憶装置の製造方法
KR100360392B1 (ko) 스태틱랜덤엑세스메모리부하저항제조방법
JP2713122B2 (ja) 半導体装置の製造方法
JPH1098111A (ja) Mos型半導体装置とその製造方法
JPH0629543A (ja) 半導体装置の製造方法
JPH05160404A (ja) 半導体装置の製造方法
JPH0487339A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees