JP3183484B2 - プロトコル処理装置 - Google Patents

プロトコル処理装置

Info

Publication number
JP3183484B2
JP3183484B2 JP13601593A JP13601593A JP3183484B2 JP 3183484 B2 JP3183484 B2 JP 3183484B2 JP 13601593 A JP13601593 A JP 13601593A JP 13601593 A JP13601593 A JP 13601593A JP 3183484 B2 JP3183484 B2 JP 3183484B2
Authority
JP
Japan
Prior art keywords
processing unit
data
protocol
processing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13601593A
Other languages
English (en)
Other versions
JPH06350665A (ja
Inventor
充 丸山
一敏 西村
治 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13601593A priority Critical patent/JP3183484B2/ja
Publication of JPH06350665A publication Critical patent/JPH06350665A/ja
Application granted granted Critical
Publication of JP3183484B2 publication Critical patent/JP3183484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信システムの中でプ
ロトコルの処理を行なうプロトコル処理装置に関する。
【0002】
【従来の技術】プロトコル処理装置にFDDI,B−I
SDN等の高速な通信回線を接続し、回線のバンド幅を
有効に使って、送受信制御を行なうためには、高速なプ
ロトコル処理が必要となる。
【0003】一般に、多段階層構造のプロトコル処理の
制御を行なう場合には、各階層間でパラメータの授受を
高速に行なわなければならない。
【0004】この方法としては、次の2種類の方法があ
る。
【0005】(1)各階層処理モジュールをそれぞれ、
マルチタスクOS上に別タスクとして構成し、メッセー
ジパッシングをする。
【0006】本方法においては、データ受信時は、下位
階層プロトコルモジュールが直上階層プロトコルモジュ
ールに対して、メッセージパッシングして、データの到
着を上位に知らせる。この結果、上位階層プロトコルモ
ジュールが処理を開始する。逆に、データ送信時は、上
位階層プロトコルモジュールが下位階層プロトコルモジ
ュールに対して、メッセージパッシングして、データの
送信の指示を行なう。その結果、下位階層プロトコルモ
ジュールが処理を開始する。
【0007】(2)プロトコル階層間の処理を固定的な
1つのタスクで処理してしまう。
【0008】本方法は、下位階層プロトコルから上位階
層プロトコルまで一括して処理する方法で、受信時は下
位階層でデータを受けとると継続して上位階層まで処理
を行なってしまう。データ送信時は、上位階層からの送
信データを上位階層のプロトコル処理を行なった後に継
続して下位階層の処理を行ないデータを転送する(参
考:特開平3−116259号)。
【0009】
【発明が解決しようとする課題】上述した(1)の方法
は、マルチタスクOS上でメッセージパッシングが頻繁
に行なわれるためにオーバヘッドが多く、処理速度が低
下するという欠点があった。また、上述した(2)の方
法は、通常一括して処理するためには、特別なプログラ
ムを記述して実装する必要があるために、階層間のモジ
ュール性がきわめて悪くなり、移植性が低いという欠点
があった。
【0010】本発明の目的は、階層間のメッセージの授
受動作のオーバヘッドが極めて少なく、かつ、移植性の
高いプロトコル処理ソフトウェアの実装が可能なプロト
コル処理装置を提供することにある。
【0011】
【課題を解決するための手段】本発明のプロトコル処理
装置は、通信回線上のデータを受信し、また通信回線上
にデータを送出する回線対応部と、アプリケーションを
実行するアプリケーション処理部と、コンテンツデータ
が格納される受信用共有メモリと、複数の階層の処理部
と、ウインドウレジスタとを含んで、前記処理部は下位
の階層から上位の階層へと前記ウインドウレジスタを介
して接続されており、最下位の階層の処理部が前記回線
対応部が受信したデータを受け取り、コンテンツデータ
を前記受信用共有メモリに格納した後、最下位の階層の
処理部から順次、プロトコルデータを処理してその処理
結果のプロトコルデータを前記ウインドウレジスタを介
して次の順位の処理部へ渡し、最上位の階層の処理部が
前記受信用共有メモリからコンテンツデータを読出し、
処理されたプロトコルデータとともに前記アプリケーシ
ョン処理部に渡し、処理結果のプロトコルデータをウイ
ンドウレジスタを介して下位の階層の処理部から上位の
階層の処理部へ渡す際、両処理部の少なくとも一方が当
該ウインドウレジスタを移動させるプロトコル受信部
と、コンテンツデータが格納される送信用共有メモリ
と、複数の階層の処理部と、ウインドウレジスタとを含
んで、前記処理部は上位の階層から下位の階層へと前記
ウインドウレジスタを介して接続されており、最上位の
階層の処理部が前記アプリケーション処理部からデータ
を受け取り、コンテンツデータを前記送信用共有メモリ
に格納した後、最上位の階層の処理部から順次、プロト
コルデータを処理してその処理結果のプロトコルデータ
を前記ウインドウレジスタを介して次の順位の処理部へ
渡し、最下位の階層の処理部が前記送信用共有メモリか
らコンテンツデータを読出し、処理されたプロトコルデ
ータとともに前記回線対応部に渡し、処理結果のプロト
コルデータをウインドウレジスタを介して上位の階層の
処理部から下位の階層の処理部へ渡す際、両処理部の少
なくとも一方が当該ウインドウレジスタを移動させるプ
ロトコル送信部とを有する。
【0012】
【作用】まず、本発明で使用するウインドウレジスタの
動作を図6をもとに説明する。
【0013】図中(1)の状態では、処理モジュール
は、ウインドウが開いているC部分のみの読出し/書込
み操作が可能である。ウインドウレジスタの窓部分の操
作によってアクセスできる場所が上下し、下(ダウン)
方向に動かすことで、(2)、(3)、(4)のように
アクセス可能な場所が動く。ここで、すべてのレジスタ
はリング状に接続されているために、一旦端までいくと
また反対側の先端にうつることができるものとする。こ
のため、(2)ではB部分、(3)ではA部分、(4)
ではH部分がアクセスできるようになる。また、ウイン
ドウレジスタの窓部分を(1)の状態から逆方向、すな
わち上方向に動かすと、(5)、(6)、(7)のよう
にアクセス可能な箇所が変化し、それぞれ、(5)では
D部分、(6)ではE部分、(7)ではF部分がアクセ
ス可能となる。ここで、このウインドウの上下方向の移
動が1操作で可能であるために、高速なパラメータ授受
が可能となる。
【0014】本発明では、回線受信時には、回線上のプ
ロトコルデータが回線対応部で受信され、データが最下
位層の処理部に入力される。この時コンテンツ部分は受
信用共有メモリに書込まれる。最下位層でその層でのプ
ロトコル処理を行なった後に、直上の層へプロトコルデ
ータを渡すが、このためにウインドウレジスタにデータ
を書込み、直上の層では、ウインドウレジスタを1つず
つ移動させ、直下からのプロトコルパラメータを読出
す。その際、プロトコルデータのコンテンツ部分は、受
信共有メモリからアクセス可能である。この層での処理
の終了後は、直上の層に対してプロトコル処理データを
渡すために次のウインドウレジスタに書込む操作をす
る。このようにして順次、プロトコル処理データを上位
層に渡していき、最後にアプリケーション処理部にコン
テンツデータとともにプロトコル処理済みのデータを渡
す。
【0015】各層間のデータの受渡しでは、自処理部の
みが書込み可能なウインドウレジスタを使ってデータを
書込み、読出し側では、ウインドウレジスタの移動操作
をするだけで自処理部で読出し可能なためにデータ受渡
しのためのオーバヘッドが極めて少ない。なお、データ
の書込み側あるいはデータの書込み側と読出し側でウイ
ンドウレジスタの移動操作を行なってもよい。
【0016】送信時は、アプリケーション処理部からの
データを最上位層プロトコル処理部が受けとり、処理す
るコンテンツデータを送信用共有メモリに格納してお
く。当該プロトコル処理部では、処理後、プロトコル処
理データをウインドウレジスタに書込む操作をする。直
下の層においては、ウインドウレジスタを1つずつ移動
させることで、プロトコル処理データの読出しが可能に
なる。このようにして、プロトコル処理データを順次、
下位層に渡していき、最後に回線対応部にコンテンツデ
ータとともにプロトコル処理済みのデータを渡し、回線
に送出する。なお、データの書込み側あるいはデータの
書込み側と読出し側でウインドウレジスタの移動操作を
行なってもよい。
【0017】なお、ウインドウレジスタは、各層処理部
のみがアクセスできる特性をもっていることから、階層
間の同期手段としても、また各層の並行処理の手段とし
ても使用することができる。
【0018】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0019】図1は本発明の一実施例のプロトコル処理
装置のブロック図である。
【0020】本実施例のプロトコル処理装置は、通信回
線上のデータを受信し、また通信回線上にデータを送出
する回線対応部1と、アプリケーションを実行するアプ
リケーション処理部5と、回線対応部1が受信したデー
タを受け取り、プロトコルデータを下位階層から順次処
理して最終処理結果のプロトコルデータをコンテンツデ
ータとともにアプリケーション処理部5に渡すプロトコ
ル受信部2と、アプリケーション処理部5からデータを
受け取り、プロトコルデータを上位階層から順次処理し
て最終処理結果のプロトコルデータをコンテンツデータ
とともに回線対応部1に渡すプロトコル送信部3と、送
受信の制御を行なう制御部4で構成されている。
【0021】図2(1)はプロトコル受信部2のブロッ
ク図である。
【0022】プロトコル受信部2は、受信用のプロトコ
ルデータのコンテンツデータが格納される受信用共有メ
モリ15と、受信用共有メモリ15へのコンテンツデー
タの格納とn−1層の受信プロトコル処理を行なうn−
1層処理部10と、n層の受信プロトコル処理を行なう
n層処理部12と、n+1層の受信プロトコル処理とコ
ンテンツデータの受信用共有メモリ15からの読出しと
プロトコル処理データ、コンテンツデータのアプリケー
ション処理部5への送出を行なうn+1層処理部14
と、n−1層処理部10とn層処理部12の間でパラメ
ータを受け渡すウインドウレジスタ11と、n層処理部
12とn+1層処理部14の間でパラメータを受け渡す
ウインドウレジスタ13で構成されている。ここで、受
信用共有メモリ15は各処理部10,12,14が同時
アクセス可能な多ポートメモリ構成となっている。
【0023】図3はプロトコル受信部2の処理の流れ
図、図4はウインドウレジスタ13への書込み操作、移
動操作の説明図である。
【0024】回線受信時には、回線上のプロトコルデー
タを回線対応部1のインタフェースで受け、データがプ
ロトコル受信部2に渡される。プロトコル受信部2で
は、n−1層処理部10が最下位層の処理部であり、こ
こで、n−1層の処理が行なわれ、コンテンツデータは
受信用共有メモリ15に書込まれる(ステップ30,3
1)。n−1層処理部10でn−1層でのプロトコル処
理を行なった後に、直上のn層処理部12にヘッダデー
タなどのプロトコル処理間でのパラメータが受け渡され
るが、この時にn−1層処理部10はウインドウレジス
タ11に書込み操作を行ない(ステップ32)、n層処
理部12ではウインドウレジスタ11の移動操作を行な
った後、ウインドウレジスタ11からプロトコル処理デ
ータを読出す(ステップ33)。n層処理部12では、
読出したプロトコル処理データをもとにn層のプロトコ
ル処理を行なう(ステップ34)。この時にプロトコル
のコンテンツデータへアクセスする必要があれば、受信
用共有メモリ15をアクセスすることもできる。n層処
理部12では、n層のプロトコル処理を行なった後に、
直上のn+1層処理部14にヘッダデータなどのプロト
コル処理間でのパラメータが受け渡すが、このためにn
層処理部12はウインドウレジスタ13に書込み操作を
行なう(ステップ35)。n+1層処理部14ではウイ
ンドウレジスタ13の移動操作を行なった後、ウインド
ウレジスタ13からプロトコル処理データを読出す(ス
テップ36)。この操作を図4で詳しく説明する。図4
のなかで(1)の状態がn層処理部12でウインドウレ
ジスタ13を操作する初期状態とする。(2)、(3)
がウインドウレジスタ13を順次移動操作した後のウイ
ンドウレジスタ13の状態である。また、n層とn−1
層がマルチポート構成で、このウインドウレジスタ13
にアクセスすることができる。そのアクセス位置はn層
処理部12は図中上から3番目のレジスタのみをアクセ
スすることができ、n+1層処理部14では、上から5
番目のレジスタのみをアクセス可能なものとする。ま
た、1つのウインドウで見えるレジスタ群は16ワード
である。(1)の状態でn層処理部12は、C部分の1
6ワードのみがアクセス可能で、ここにn+1層処理部
14に渡したいプロトコル処理データを書込む。ここ
で、n+1層処理部14に対して20ワードのデータを
渡したいとすると、C部分の1つのレジスタ群では全て
のデータを書込めないために、n層処理部12が(2)
の状態にウインドウレジスタ13を移動操作して、B部
分にデータが書込めるようにし、残りの4ワードのプロ
トコル処理データをB部分に書込む。その後、制御がn
+1層処理部14にわたると、n+1層処理部14で
は、ウインドウレジスタ13を移動操作して(3)の状
態にすることで、n層処理部12からのデータ20ワー
ドを先頭から受けとることができる。また、この時n層
処理部12では、次のパケットを並行処理することがで
きる。このようにして、n+1層処理部14で受けと
り、処理されたプロトコルデータは、受信用共有メモリ
15に格納されたコンテンツデータとともにアプリケー
ション処理部5に渡される(ステップ37)。
【0025】図2(2)はプロトコル送信部3のブロッ
ク図である。
【0026】プロトコル送信部3は、送信用のプロトコ
ルデータのコンテンツデータが格納される送信用共有メ
モリ25と、送信用共有メモリ25へのコンテンツデー
タの格納とn+1層の送信プロトコル処理を行なうn+
1層処理部20と、n層の送信プロトコル処理を行なう
n層処理部22と、n−1層の送信プロトコル処理とコ
ンテンツデータの送信用共有メモリ25からの読出しと
プロトコル処理データ、コンテンツデータの回線対応部
1への送出を行なうn−1層処理部24と、n+1層処
理部20とn層処理部22の間でパラメータを受け渡す
ウインドウレジスタ21と、n層処理部22とn−1層
処理部24の間でパラメータを受け渡すウインドウレジ
スタ23で構成されている。ここで、送信用共有メモリ
25は各処理部20,22,24が同時アクセス可能な
多ポートメモリ構成となっている。
【0027】図5はプロトコル送信部3の処理の流れ図
である。
【0028】送信時は、アプリケーション処理部5から
のデータをプロトコル送信部3で受けとり、最上位層プ
ロトコル処理部であるn+1層処理部20に渡され、n
+1層処理部20は、処理するコンテンツデータを送信
用共有メモリ25に格納し(ステップ40)、プロトコ
ル処理を行なう(ステップ41)。n+1層処理部20
で処理を受けたプロトコルヘッダなどのプロトコル階層
間のデータは、受信と同様にウインドウレジスタ21を
使って、n層処理部22に渡される(ステップ42,4
3)。n層処理部22では、該当のプロトコル処理を行
なった(ステップ44)後に、ウインドウレジスタ23
を使ってn−1層処理部24に処理データを渡す(ステ
ップ45,46)。n−1層処理部24では、送信用共
有メモリ25からコンテンツデータを読出し、回線対応
部1にプロトコル処理データとともに渡す(ステップ4
7)。回線対応部1は、これらデータを回線に送出す
る。このように、各層の処理部間でデータを受渡しする
場合、その処理層のみが読み書きできるウインドウレジ
スタへデータを書込み、読出し側では、ウインドウレジ
スタを数カウントだけ動かすことで、データが読出すこ
とが可能なために、データ受渡しのための処理オーバヘ
ッドが極めて少なくなる。
【0029】
【発明の効果】以上説明したように、本発明は、多段階
層の構成を持つプロトコルデータに対して、受信時は、
入力されたプロトコルデータを下位階層から順次、処理
してその結果を、ウインドウレジスタを介して上位階層
に渡し、最終的に上位データとして最上位階層からアプ
リケーション処理部に渡し、送信時は、アプリケーショ
ン処理部からのデータを上位階層から順次処理して、そ
の結果をウインドウレジスタを介して下位階層に渡し、
最終的に下位データとして最下位階層から回線対応部に
渡すことにより、階層間のデータ受渡し動作のオーバヘ
ッドが極めて少ないという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のプロトコル処理装置のブロ
ック図である。
【図2】プロトコル受信部2とプロトコル送信部3のブ
ロック図である。
【図3】プロトコル受信部2の処理の流れ図である。
【図4】ウインドウレジスタ13への書込み、読出し操
作の説明図である。
【図5】プロトコル送信部3の処理の流れ図である。
【図6】ウインドウレジスタの動作の説明図である。
【符号の説明】
1 回線対応部 2 プロトコル受信部 3 プロトコル送信部 4 制御部 5 アプリケーション処理部 10 n−1層処理部 11 ウインドウレジスタ 12 n層処理部 13 ウインドウレジスタ 14 n+1層処理部 15 受信用共有メモリ 20 n+1層処理部 21 ウインドウレジスタ 22 n層処理部 23 ウインドウレジスタ 24 n−1層処理部 25 送信用共有メモリ 30〜37,40〜47 ステップ
フロントページの続き (56)参考文献 特開 平1−181361(JP,A) 特開 平3−129431(JP,A) 特公 昭56−52340(JP,B2) 特公 昭54−609(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H04L 29/06

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 通信回線上のデータを受信し、また通信
    回線上にデータを送出する回線対応部と、 アプリケーションを実行するアプリケーション処理部
    と、 コンテンツデータが格納される受信用共有メモリと、複
    数の階層の処理部と、ウインドウレジスタとを含んで、
    前記処理部は下位の階層から上位の階層へと前記ウイン
    ドウレジスタを介して接続されており、最下位の階層の
    処理部が前記回線対応部が受信したデータを受け取り、
    コンテンツデータを前記受信用共有メモリに格納した
    後、最下位の階層の処理部から順次、プロトコルデータ
    を処理してその処理結果のプロトコルデータを前記ウイ
    ンドウレジスタを介して次の順位の処理部へ渡し、最上
    位の階層の処理部が前記受信用共有メモリからコンテン
    ツデータを読出し、処理されたプロトコルデータととも
    に前記アプリケーション処理部に渡し、処理結果のプロ
    トコルデータをウインドウレジスタを介して下位の階層
    の処理部から上位の階層の処理部へ渡す際、両処理部の
    少なくとも一方が当該ウインドウレジスタを移動させる
    プロトコル受信部と、 コンテンツデータが格納される送信用共有メモリと、複
    数の階層の処理部と、ウインドウレジスタとを含んで、
    前記処理部は上位の階層から下位の階層へと前記ウイン
    ドウレジスタを介して接続されており、最上位の階層の
    処理部が前記アプリケーション処理部からデータを受け
    取り、コンテンツデータを前記送信用共有メモリに格納
    した後、最上位の階層の処理部から順次、プロトコルデ
    ータを処理してその処理結果のプロトコルデータを前記
    ウインドウレジスタを介して次の順位の処理部へ渡し、
    最下位の階層の処理部が前記送信用共有メモリからコン
    テンツデータを読出し、処理されたプロトコルデータと
    ともに前記回線対応部に渡し、処理結果のプロトコルデ
    ータをウインドウレジスタを介して上位の階層の処理部
    から下位の階層の処理部へ渡す際、両処理部の少なくと
    も一方が当該ウインドウレジスタを移動させるプロトコ
    ル送信部とを有するプロトコル処理装置。
JP13601593A 1993-06-07 1993-06-07 プロトコル処理装置 Expired - Lifetime JP3183484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13601593A JP3183484B2 (ja) 1993-06-07 1993-06-07 プロトコル処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13601593A JP3183484B2 (ja) 1993-06-07 1993-06-07 プロトコル処理装置

Publications (2)

Publication Number Publication Date
JPH06350665A JPH06350665A (ja) 1994-12-22
JP3183484B2 true JP3183484B2 (ja) 2001-07-09

Family

ID=15165195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13601593A Expired - Lifetime JP3183484B2 (ja) 1993-06-07 1993-06-07 プロトコル処理装置

Country Status (1)

Country Link
JP (1) JP3183484B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US11675693B2 (en) 2017-04-04 2023-06-13 Hailo Technologies Ltd. Neural network processor incorporating inter-device connectivity
US11811421B2 (en) 2020-09-29 2023-11-07 Hailo Technologies Ltd. Weights safety mechanism in an artificial neural network processor
US11874900B2 (en) 2020-09-29 2024-01-16 Hailo Technologies Ltd. Cluster interlayer safety mechanism in an artificial neural network processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US11675693B2 (en) 2017-04-04 2023-06-13 Hailo Technologies Ltd. Neural network processor incorporating inter-device connectivity
US11811421B2 (en) 2020-09-29 2023-11-07 Hailo Technologies Ltd. Weights safety mechanism in an artificial neural network processor
US11874900B2 (en) 2020-09-29 2024-01-16 Hailo Technologies Ltd. Cluster interlayer safety mechanism in an artificial neural network processor

Also Published As

Publication number Publication date
JPH06350665A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
EP0870303B1 (en) High performance universal multi-port internally cached dynamic random access memory system, architecture and method
JP3183484B2 (ja) プロトコル処理装置
JPH04279954A (ja) デバイス制御装置 
JP3169856B2 (ja) マルチノード情報処理システム
CN1331096C (zh) 用于处理不同类型数据的数据处理装置及其控制方法
JPH04108242A (ja) 通信制御装置のデータ転送方式
JP3178474B2 (ja) 通信制御装置
JP2773198B2 (ja) データ転送装置
JP2538644B2 (ja) インタ―フェイス変換装置
JP2577604Y2 (ja) 画像メモリ・データ演算装置
JP3476660B2 (ja) Atmスイッチ
JPH04342022A (ja) シフト型ビット−バイト変換方式
JPS62267851A (ja) マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式
JP3256974B2 (ja) レイヤプロトコル処理方式
JPH0232650A (ja) 通信アダプタ制御方式および通信アダプタ
JPH05173870A (ja) メモリに情報を書き込み読み出す方法及びその装置
JPH0282342A (ja) データ通信装置
JPS63128459A (ja) 画像デ−タバス
JPH02100739A (ja) データ転送制御装置
JPS6383854A (ja) デ−タ転送回路
JPH031633A (ja) パケットスイッチング回路の送受信バッファ管理方式
JPH06332663A (ja) 高速表示装置
JPH01276940A (ja) データ転送制御装置
JPS59158168A (ja) 画像のサイズ変換装置
JPH09224046A (ja) 単方向ループ型伝送システムにおける一斉同報の通信方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 13

EXPY Cancellation because of completion of term