JPS62267851A - マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式 - Google Patents

マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式

Info

Publication number
JPS62267851A
JPS62267851A JP11139386A JP11139386A JPS62267851A JP S62267851 A JPS62267851 A JP S62267851A JP 11139386 A JP11139386 A JP 11139386A JP 11139386 A JP11139386 A JP 11139386A JP S62267851 A JPS62267851 A JP S62267851A
Authority
JP
Japan
Prior art keywords
data
processor
bus
transfer
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11139386A
Other languages
English (en)
Inventor
Yuji Ishikawa
裕次 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11139386A priority Critical patent/JPS62267851A/ja
Publication of JPS62267851A publication Critical patent/JPS62267851A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のプロセッサから構成されるデータ伝送装
置などのマルチプロセッサシステムにおけるプロセッサ
間データ転送方式に関する。
〔従来の技術〕
複数のプロセッサから構成されるマルチプロセッサシス
テム、例えばデータ伝送装置内におけるプロセッサ間の
データ転送方式としては、従来、次のような方式が知ら
れている。
■ 各プロセッサ内に、各プロセッサをつなぐバスを介
して他のプロセッサからアクセス可能なローカルメモリ
を設け、このローカルメモリを通してデータ転送を行な
う方式 ■ プロセッサの外部に、各プロセッサをつなぐバスを
介して各プロセッサから共通にアクセス可能な共有メモ
リを設け、この共有メモリを通してデータ転送を行なう
方式 ■ 各プロセッサ内に、各プロセッサをつなぐバスを介
して他のプロセッサからアクセス可能なローカルメモリ
を設けると共に、プロセッサの外部に、前記と同じバス
を介して各プロセッサから共通にアクセス可能な共有メ
モリを設け、データの授受は共有メモリを通して行ない
、授受されるデータに関する情報はローカルメモリを通
して行なう方式。
〔発明が解決しようとする問題点〕
しかし、上述した従来のデータ転送方式では、プロセッ
サ油のデータ転送頻度が高くなったとき等に、バスネッ
ク等が生じるという欠点がある。
即ち、ローカルメモリを使用する従来方式■では、その
ローカルメモリを有するプロセッサと別の一つのプロセ
ッサとの間で通信が行なわれ、基本的には一対一の通信
であるので、全てのプロセッサと通信する必要がある場
合または転送頻度が高くなった場合、バスネックを起こ
し、伝送遅延が大きくなる。特に、プロセッサ間で転送
されるデータがパケット交換網のパケットなどの如(情
i量が多い場合、転送時間1通信に使用するデータバス
の占有時間が長くなる。
また、共有メモリを通してデータ転送を行なう従来方式
■では、どのプロセッサが共有メモリ上のどのデータを
どのプロセッサに転送しようとしているのかを、共有メ
モリ上にセントしておく必要があり、その為転送を受け
るプロセッサは共有メモリの内容を常に監視しなければ
ならず、その為共有メモリに対するアクセス率が南くな
ってバスネックの原因となる。
更に、共有メモリとローカルメモリの双方を使用する従
来方式■では、共をメモリでデータの授受を行ない、ロ
ーカルメモリで授受されるデータに関する情報たとえば
どの位置のデータをどのように処理するか等を指示する
コマンドを転送することにより、共有メモリに対するア
クセス率を従来方式〇より低くでき且つデータの移動量
を小さくすることが可能となる。しかし、この方式■に
おいても複数のプロセッサへデータを転送する場合、コ
マンドなどをデータ転送と同一のバスを介して相手プロ
セッサのローカルメモリそれぞれに転送する必要がある
のでバス使用率をそれほど低くすることは困難である。
本発明はこのような従来の欠点を解決したもので、その
目的は、データ転送時にパスネックが極力体じないよう
にして効率的なデータ転送が可能な方式を提供すること
にある。
〔問題点を解決するための手段〕
本発明は上記目的を達成するために、複数のプロセッサ
から構成されるマルチプロセッサシステムにおけるプロ
セッサ間データ転送方式において、各プロセッサと共存
メモリとを接続する第1のバスと、 各プロセッサ間を接続する第2のバスとを備えると共に
、 プロセッサ内に、前記第2のバスを通して他のプロセッ
サとパケット形式で情報の転送を行なう転送処理部を備
え、 プロセッサ間のデータの授受は前記第1のバスを使用し
前記共存メモリを介して行なわせ、授受されるデータに
関する情報は、同報通信を含むパケット形式により前記
転送処理部と前記第2のバスを使用して行なわせるよう
に構成される。
〔作用〕
ブロモ/すが他のプロセッサへデータを転送する場合、
そのデータは第1のバスを介して共有メモリに格納され
、この格納された授受されるデータに関する情報たとえ
ばコマンドなどはプロセッサ間に設けられた転送処理部
と第2のバスを介して他のプロセッサと通信される。こ
の場合、コマンドなどの通信は一対一の個別通信の他、
1対nの同報通信によっても行なわれる。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、本発明
を5台のプロセッサから構成されるデータ伝送装置に適
用した例を示す。
第1図において、1〜5はプロセッサ、6は共有メモリ
であり、各プロセッサ1〜5と共有メモリ6とは第1の
バス7で接続されている。また、各プロセッサ1〜5内
には例えば公知のパケット交換網におけるパケットと同
様なパケット形式で情報の転送を行なう転送処理部1a
〜5aが設けられ、各転送処理部1a〜5aは第2のバ
ス8によって相互に接続されている。
第1図に示すデータ伝送装置の処理形態としては種々の
方式が考えられるが、今、−例として次のような処理形
態を想定する。すなわち、プロセッサ3〜5は、例えば
同一タイプのプロセッサであり、プロセッサ3〜5で生
成されたデータ例えば図示しないパケット交換網に送出
すべきパケットは、プロセフす2で処理された後、プロ
セッサ1によって他の装置へ送信され、また、プロセッ
サ1で他の装置から受信したデータ例えばパケットは、
プロセッサ2で処理された後、プロセッサ3〜5で分解
処理される。このような処理が行なわれる際には、プロ
セッサ1〜5間でデータの転送が必要であり、本実施例
では次のようにしてデータの転送が行なわれる。
プロセッサ3〜5のうち、パケットの生成が終了したプ
ロセッサ、例えばプロセッサ3は、生成したパケットを
第1のバス7を介して共有メモリ6のある領域に格納す
るものであり、この格納が完了すると、プロセッサ3は
その旨および格納アドレス等を含む授受データに関する
情報を、転送処理部3aを使用して第2のバス8を介し
パケット形式でプロセッサ2に転送する。なお、他のプ
ロセッサ4.5も上記と同様な動作を行なう。
プロセッサ2は上記情報を第2のバス8を介して転送処
理部2aで受信すると、その情報に従って共有メモリ6
より必要な部分のみを取り出して処理し、処理が完了す
るとパケットが転送可能である旨等を含む授受データに
関する情報を、転送処理部2aを使用し第2のバス8を
介してプロセッサ1に通知する。
プロセッサ1は上記通知を転送処理部1aにて受は取る
と、通知された情報に従って共有メモリ6から必要部分
を取出して他の装置へパケットを送出する。
他方、プロセッサlは他の装置からパケットを受信する
と、受信したパケットを第1のバス7を介して共存メモ
リ6のある領域に格納し、次いで転送処理部1aを使用
し第2のバス8を通して処理すべきパケットが共有メモ
リ6に格納された旨や格納アドレス或いは処理内容等を
指示するコマンドを含む授受データに関する情報をパケ
ット形式でプロセッサ2へ通知する。
プロセッサ2は、上記通知を第2のバス8を介し転送処
理部2aで受信すると、その情報に従い共有メモリ6中
から例えば自処理に必要な部分だけを第1のバス7を介
してアクセスし、その部分に対し所定の処理を行なう、
そして処理が完了するとプロセッサ2は処理を終えたパ
ケットに対し続いて処理を行なうプロセッサ3〜5にコ
マンド等の転送を行なう、この場合、プロセッサ3〜5
のうち一つのプロセッサでその処理を行なわせるときに
は、転送処理部2aと第2のバス8とを使用した通信を
個別通信で行ない、必要なプロセッサだけにコマンド等
の授受データに関する情報の通信が行なわれ、複数のプ
ロセッサで処理を行なわせるときには、転送処理部2a
と第2のハス8を使用した同報通信により1度にプロセ
ッサ3〜5のうちの複数のプロセッサに対しコマンド等
の転送を行なう、このように同報通信機能を持たせるこ
とにより、複数のプロセッサで処理を行なうデータに対
し、一つの通知コマンドなどを転送することにより処理
できる。
第2図は本実施例のデータ通信の概念図であり、本実施
例のデータ転送方式は、同図に示すように、プロセッサ
間で授受されるデータは第1のバス7と共有メモリ6を
通して通信され、処理の要求。
終了報告、処理内容、処理アドレス等の授受データに関
する情報は、各プロセッサ内の転送処理部1a〜5aと
第2のバス8とで構成される公知のパケット交換網と同
様なパケ・2ト交換!819で通信される。
〔発明の効果〕
以上説明したように、本発明は、複数のプロセッサから
構成されるマルチプロセッサシステムにおいて、データ
の授受は共有メモリを介して行なうようにすると共に、
共有メモリへのデータの書込み、読出しは第1のバスで
行ない、各プロセ。
す間で授受されるデータに関する情報の転送は、プロセ
ッサ内の転送処理部と第2のバスとを使用しl対lの個
別通信或いは例えばグループを指定してのl対nの同報
通信で行なうようにしたことにより、データのアクセス
を最小限にし、且つ、プロセッサ間のコマンドなどの通
信を最小限にすることができる効果がある。従って、バ
スネックを極力抑えることができ、効率の良いデータの
転送が行なえる効果がある。また、データの授受に関す
る情報の転送をメモリーメモリ間転送でなく、従来のパ
ケット交換網と同様な通信形態で行なわせることにより
、通信に上位レベルのプロトコルを適用することができ
、プロセッサ間の通信を容易にエラーフリーにすること
ができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図および、第2図
は第1図で実施されるデータ通信の概念図である。 図において、1〜5・・・プロセッサ、1a〜5a・・
・転送処理部、6・・・共有メモリ、7・・・第1のバ
ス、8・・・第2のバス、9・・・パケット交換網。

Claims (1)

  1. 【特許請求の範囲】 複数のプロセッサから構成されるマルチプロセッサシス
    テムにおけるプロセッサ間データ転送方式において、 各プロセッサと共有メモリとを接続する第1のバスと、 各プロセッサ間を接続する第2のバスとを備えると共に
    、 プロセッサ内に、前記第2のバスを通して他のプロセッ
    サとパケット形式で情報の転送を行なう転送処理部を備
    え、 プロセッサ間のデータの授受は前記第1のバスを使用し
    前記共有メモリを介して行なわせ、授受されるデータに
    関する情報は、同報通信を含むパケット形式により前記
    転送処理部と前記第2のバスを使用して行なわせるよう
    にしたことを特徴とするマルチプロセッサシステムにお
    けるプロセッサ間データ転送方式。
JP11139386A 1986-05-15 1986-05-15 マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式 Pending JPS62267851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11139386A JPS62267851A (ja) 1986-05-15 1986-05-15 マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11139386A JPS62267851A (ja) 1986-05-15 1986-05-15 マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS62267851A true JPS62267851A (ja) 1987-11-20

Family

ID=14560020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11139386A Pending JPS62267851A (ja) 1986-05-15 1986-05-15 マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS62267851A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166160A (ja) * 1987-12-22 1989-06-30 Canon Inc 情報処理装置
JPH01188975A (ja) * 1988-01-22 1989-07-28 Toyo Commun Equip Co Ltd マルチプロセッサに於ける高速データ転送方式
JPH03135650A (ja) * 1989-10-20 1991-06-10 Fuji Photo Film Co Ltd ファイル情報転送方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166160A (ja) * 1987-12-22 1989-06-30 Canon Inc 情報処理装置
JPH01188975A (ja) * 1988-01-22 1989-07-28 Toyo Commun Equip Co Ltd マルチプロセッサに於ける高速データ転送方式
JPH03135650A (ja) * 1989-10-20 1991-06-10 Fuji Photo Film Co Ltd ファイル情報転送方法

Similar Documents

Publication Publication Date Title
CA2041741C (en) Terminal server architecture
US5367646A (en) Universal device for coupling a computer bus to a controller of a group of peripherals
US5923852A (en) Method and system for fast data transmissions in a processing system utilizing interrupts
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
US5155807A (en) Multi-processor communications channel utilizing random access/sequential access memories
JPS62267851A (ja) マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式
JPS6054549A (ja) デ−タ伝送方法および装置
US6356938B1 (en) System and method for transmission of information packets between provider and consumer processors
JPH04108242A (ja) 通信制御装置のデータ転送方式
KR0177734B1 (ko) 이더넷 시스템에서의 고속 데이터 교환 장치
JP2611388B2 (ja) データ処理装置
JPH04282938A (ja) 通信制御装置
KR100243101B1 (ko) 멀티미디어 서버에서의 윈도우 메모리의 구조
JPH10143486A (ja) 並列計算機におけるデータ送受信方法
JPH0410050A (ja) 計算機システム
JPH02105244A (ja) データ送信装置および受信装置
JP2971119B2 (ja) 複数プロセッサシステムにおける高速データ転送方式
JPS59146346A (ja) プロセス間通信方式
SU734697A1 (ru) Коммутационное устройство дл мультипроцессорной системы
JPH06161951A (ja) バス制御方式
JPH0234061B2 (ja) Shukiokuakusesuseigyohoshiki
JPH0358162A (ja) プロセッサ間通信方式
JPH01268332A (ja) データ通信方式
JPH05265967A (ja) マルチプロセッサシステムのデータ通信方法
JPS61260350A (ja) 並列処理制御方式