JPH02100739A - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JPH02100739A JPH02100739A JP63252903A JP25290388A JPH02100739A JP H02100739 A JPH02100739 A JP H02100739A JP 63252903 A JP63252903 A JP 63252903A JP 25290388 A JP25290388 A JP 25290388A JP H02100739 A JPH02100739 A JP H02100739A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data
- transfer
- main storage
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010011985 Decubitus ulcer Diseases 0.000 description 1
- 206010013554 Diverticulum Diseases 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本１発明は、主記憶装置と拡張記憶装置とデータ転送に
関し、特に転送データのバッファ方式に関する。
関し、特に転送データのバッファ方式に関する。
大規模科学技術計算を実施するスー・や−コンピュータ
では、対象とする問題の規模も大きくなり。
では、対象とする問題の規模も大きくなり。
必要とするデータの全てを主記憶装置におくことはむず
かしく、その結果、主記憶装置の他に高速転送が可能で
かつ大容量の拡張記憶装置を設けている。
かしく、その結果、主記憶装置の他に高速転送が可能で
かつ大容量の拡張記憶装置を設けている。
ただし、拡張記憶装置はダイナミックＲＡＭで構成され
ている為、主記憶装置に比べ数倍の読み出し時間を必要
とする。従来、この種の主記憶装置と拡張記憶装置との
データ転送では、転送中に高速演算処理装置からの主記
憶アクセス要求を受は付ける為に、転送データを一定の
ブロックに分割し、複数回のブロック転送を連続に行な
うことで高速転送を可能にしていた。そのために、拡張
記憶制御回路にブロックのサイズと同等の容量を持つ、
主記憶装置からの読み出しデータ用と拡張記憶装置から
の読み出しデータ用のバッファをそれぞれ設け、転送デ
ータを一時格納して主記憶装置と拡張記憶装置の同期を
とって転送を行うようになっていた。
ている為、主記憶装置に比べ数倍の読み出し時間を必要
とする。従来、この種の主記憶装置と拡張記憶装置との
データ転送では、転送中に高速演算処理装置からの主記
憶アクセス要求を受は付ける為に、転送データを一定の
ブロックに分割し、複数回のブロック転送を連続に行な
うことで高速転送を可能にしていた。そのために、拡張
記憶制御回路にブロックのサイズと同等の容量を持つ、
主記憶装置からの読み出しデータ用と拡張記憶装置から
の読み出しデータ用のバッファをそれぞれ設け、転送デ
ータを一時格納して主記憶装置と拡張記憶装置の同期を
とって転送を行うようになっていた。
ところが、上述した従来の主記憶装置と拡張記憶装置の
データ転送を行なう拡張記憶制御回路では、データ転送
のブロックのサイズを、主記憶装置から拡張記憶装置へ
の転送の場合と、拡張記憶装置から主記憶装置への転送
の場合とで同一となっており、このため、主記憶読み出
しデータバッファと拡張記憶読み出しデータバッファの
容量も同一になっている。転送ブロックはブロック毎の
データ転送が連続して行なうのに十分な大きさが必要で
あり、読み出し時間が大きな拡張記憶装置から主記憶装
置へのデータ転送に合わせて、ブロックのサイズが設定
されているので、拡張記憶装置に比べて読み出し時間の
小さい主記憶装置から拡張記憶装置へのデータ転送の場
合も同じブロックのサイズとなり、大容量の主記憶読み
出しデータバッファを必要とするという欠点があった。
データ転送を行なう拡張記憶制御回路では、データ転送
のブロックのサイズを、主記憶装置から拡張記憶装置へ
の転送の場合と、拡張記憶装置から主記憶装置への転送
の場合とで同一となっており、このため、主記憶読み出
しデータバッファと拡張記憶読み出しデータバッファの
容量も同一になっている。転送ブロックはブロック毎の
データ転送が連続して行なうのに十分な大きさが必要で
あり、読み出し時間が大きな拡張記憶装置から主記憶装
置へのデータ転送に合わせて、ブロックのサイズが設定
されているので、拡張記憶装置に比べて読み出し時間の
小さい主記憶装置から拡張記憶装置へのデータ転送の場
合も同じブロックのサイズとなり、大容量の主記憶読み
出しデータバッファを必要とするという欠点があった。
そこで２本発明の技術的課題は、上記欠点に鑑み、主記
憶データバッファ容量を大きくすることなく、高速デー
タ転送が可能なデータ転送制御方式を提供することであ
る。
憶データバッファ容量を大きくすることなく、高速デー
タ転送が可能なデータ転送制御方式を提供することであ
る。
本発明によれば、主記憶装置から読み出した主記憶デー
タを一時格納する主記憶読み出しデータ用バッファと、
拡張記憶装置から読み出しだ拡張データを一時格納する
拡張記憶読み出しデータ用バッファとを介して、前記主
記憶装置と前記拡張記憶装置とのデータ転送をブロック
転送して行うデータ転送制御方式であって、前記主記憶
読み出しデータ用バッファは、バッファ容量が可変であ
り、当該バッファ容量に基づいて、前記ブロック転送回
数が制御されることを特徴とするデータ転送制御方式が
得られる。
タを一時格納する主記憶読み出しデータ用バッファと、
拡張記憶装置から読み出しだ拡張データを一時格納する
拡張記憶読み出しデータ用バッファとを介して、前記主
記憶装置と前記拡張記憶装置とのデータ転送をブロック
転送して行うデータ転送制御方式であって、前記主記憶
読み出しデータ用バッファは、バッファ容量が可変であ
り、当該バッファ容量に基づいて、前記ブロック転送回
数が制御されることを特徴とするデータ転送制御方式が
得られる。
臥下憩臼
〔実施例〕
次に９本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例による拡張記憶装置のデータ転送制御方式を実施
するシステム制御装置１は、超高速、大容量の主記憶装
置３と、主記憶装置３におくことができないデータを格
納する高速、大容量の拡張記憶装置４と、ペルトル計算
を実施して主記憶装置３と拡張記憶装置４とのデータ転
送を要求する高速演算処理装置２と接続されている。シ
ステム制御装置１は、高速演算処理装置２からの主記憶
アクセス要求や、主記憶装置３と拡張記憶装置４とのデ
ータ転送要求を受は付けるリクエスト受付制御回路６と
、リクエスト受付制御回路６からのデータ転送要求によ
り主記憶装置３と拡張記憶装置４とのデータ転送を制御
するデータ転送制御回路８と、主記憶装置３からの読み
出した転送データを一時格納する主記憶データバッファ
回路９と、拡張記憶装置４からの読み出した転送データ
を一時格納する拡張記憶データバッファ回路１０と、リ
クエスト受付制御回路６からの主記憶アクセス要求やデ
ータ転送制御回路８からのデータ転送要求により主記憶
装置３を制御する主記憶制御回路７とから構成されてい
る。データ転送制御回路８と主記憶データバッファ回路
９と拡張記憶データバッファ回路１０で拡張記憶制御回
路５を構成する。
実施例による拡張記憶装置のデータ転送制御方式を実施
するシステム制御装置１は、超高速、大容量の主記憶装
置３と、主記憶装置３におくことができないデータを格
納する高速、大容量の拡張記憶装置４と、ペルトル計算
を実施して主記憶装置３と拡張記憶装置４とのデータ転
送を要求する高速演算処理装置２と接続されている。シ
ステム制御装置１は、高速演算処理装置２からの主記憶
アクセス要求や、主記憶装置３と拡張記憶装置４とのデ
ータ転送要求を受は付けるリクエスト受付制御回路６と
、リクエスト受付制御回路６からのデータ転送要求によ
り主記憶装置３と拡張記憶装置４とのデータ転送を制御
するデータ転送制御回路８と、主記憶装置３からの読み
出した転送データを一時格納する主記憶データバッファ
回路９と、拡張記憶装置４からの読み出した転送データ
を一時格納する拡張記憶データバッファ回路１０と、リ
クエスト受付制御回路６からの主記憶アクセス要求やデ
ータ転送制御回路８からのデータ転送要求により主記憶
装置３を制御する主記憶制御回路７とから構成されてい
る。データ転送制御回路８と主記憶データバッファ回路
９と拡張記憶データバッファ回路１０で拡張記憶制御回
路５を構成する。
次に実施例の動作について、第２図の拡張記憶装置４か
ら主記憶装置３へのデータ転送のタイムチャートと、第
３図の主記憶装置３から拡張記憶ｉｔへのデータ転送の
タイムチャートを用いて説明する。第２図において、高
速演算処理装置２からの拡張記憶装置４から主記憶装置
３へのデータ転送要求を受は付けると、データ転送制御
回路８は拡張記憶装置４へ１回目のブロック転送の読み
出し要求１００−１を送出する。そして、データ転送制
御回路８は拡張記憶装置４の読み出し時間ＴＯ経過後、
最初の拡張記憶読み出しデータ１０２−１０を受は付け
、拡張記憶データバッファ回路１０に格納する。
ら主記憶装置３へのデータ転送のタイムチャートと、第
３図の主記憶装置３から拡張記憶ｉｔへのデータ転送の
タイムチャートを用いて説明する。第２図において、高
速演算処理装置２からの拡張記憶装置４から主記憶装置
３へのデータ転送要求を受は付けると、データ転送制御
回路８は拡張記憶装置４へ１回目のブロック転送の読み
出し要求１００−１を送出する。そして、データ転送制
御回路８は拡張記憶装置４の読み出し時間ＴＯ経過後、
最初の拡張記憶読み出しデータ１０２−１０を受は付け
、拡張記憶データバッファ回路１０に格納する。
そして、データ転送制御回路８は主記憶装置３が書き込
み可能状態であれば、拡張記憶データバッファ回路１０
のデータを読み出し、最初の主記憶曹き込みデータ２０
２−１０を主記憶制御回路７を通して主記憶装置３に送
出すると同時に、拡張記憶装置４に２回目のブロック転
送の読み出し要求１００−２を送出する。このように拡
張記憶装置４から主記憶装置３ヘデータ転送が行なわれ
、拡張記憶装置４からの転送ブロックＬＯは、１回目の
ブロック転送の最後の読み出しデータ１０２−Ｉｎと２
回目のブロック転送の最初の読み出しデータ１０２−２
０が連続するように、拡張記憶装置４の読み出し時間Ｔ
Ｏによシ決められ、拡張記憶データバッファ回路ｌＯの
容量も転送ブロックＬＯと同量になる。次に第３図にお
いて、高速演算処理装置２からの主記憶装置３から拡張
記憶装置４へのデータ転送要求を受は付けると、データ
転送制御回路８は主記憶制御回路７を通して主記憶装置
３へ１回目のブロック転送の読み出し要求２００−１を
送出する。そして、データ転送制御回路８は。
み可能状態であれば、拡張記憶データバッファ回路１０
のデータを読み出し、最初の主記憶曹き込みデータ２０
２−１０を主記憶制御回路７を通して主記憶装置３に送
出すると同時に、拡張記憶装置４に２回目のブロック転
送の読み出し要求１００−２を送出する。このように拡
張記憶装置４から主記憶装置３ヘデータ転送が行なわれ
、拡張記憶装置４からの転送ブロックＬＯは、１回目の
ブロック転送の最後の読み出しデータ１０２−Ｉｎと２
回目のブロック転送の最初の読み出しデータ１０２−２
０が連続するように、拡張記憶装置４の読み出し時間Ｔ
Ｏによシ決められ、拡張記憶データバッファ回路ｌＯの
容量も転送ブロックＬＯと同量になる。次に第３図にお
いて、高速演算処理装置２からの主記憶装置３から拡張
記憶装置４へのデータ転送要求を受は付けると、データ
転送制御回路８は主記憶制御回路７を通して主記憶装置
３へ１回目のブロック転送の読み出し要求２００−１を
送出する。そして、データ転送制御回路８は。
主記憶装置３の読み出し時間Ｔ１経過後、最初の主記憶
読み出しデータ２０１−１０を受は付け、主記憶データ
パ、ファ回路９に格納する。
読み出しデータ２０１−１０を受は付け、主記憶データ
パ、ファ回路９に格納する。
そして、データ転送制御回路８は、拡張記憶装置４が書
き込み可能状態であれば、拡張記憶データバッファ回路
９のデータを読み出し、最初の拡張記憶書き込みデータ
１０１−１０を拡張記憶装置４に送出すると同時に、主
記憶制御回路７を通して主記憶装置３に２回目のブロッ
ク転送の読み出し要求２００−２を送出する。
き込み可能状態であれば、拡張記憶データバッファ回路
９のデータを読み出し、最初の拡張記憶書き込みデータ
１０１−１０を拡張記憶装置４に送出すると同時に、主
記憶制御回路７を通して主記憶装置３に２回目のブロッ
ク転送の読み出し要求２００−２を送出する。
このように、主記憶装置３から拡張記憶装置４へのデー
タ転送が行なわれ、主記憶装置３からの転送ブロックＬ
１は、１回目のブロック転送の最後の読み出しデータ２
０１−Ｉｎと２回目のブロック転送の最初の読み出しデ
ータ２０１−２０とが連、読するように、主記憶装置３
の読み出し時間ＴＩにより決められ、主記憶データバッ
ファ回路９の容量も転送ブロックＬ１と同量になる。よ
って、拡張記憶装置４の読み出し時間ＴＯに比べ主記憶
装置３の読み出し時間ＴＩが小さいので、主記憶装置３
から拡張記憶装置４へのデータ転送では、主記憶装置３
からの転送ブロックＬ１を拡張記憶装置４からの転送ブ
ロックＬＯに比べ小さくしても。
タ転送が行なわれ、主記憶装置３からの転送ブロックＬ
１は、１回目のブロック転送の最後の読み出しデータ２
０１−Ｉｎと２回目のブロック転送の最初の読み出しデ
ータ２０１−２０とが連、読するように、主記憶装置３
の読み出し時間ＴＩにより決められ、主記憶データバッ
ファ回路９の容量も転送ブロックＬ１と同量になる。よ
って、拡張記憶装置４の読み出し時間ＴＯに比べ主記憶
装置３の読み出し時間ＴＩが小さいので、主記憶装置３
から拡張記憶装置４へのデータ転送では、主記憶装置３
からの転送ブロックＬ１を拡張記憶装置４からの転送ブ
ロックＬＯに比べ小さくしても。
ブロック転送回数をふやすことにより高速なデータ転送
ができる。
ができる。
即ち９本実施例をまとめれば、システム制御装置と演算
処理装置と主記憶装置と拡張記憶装置とで構成される情
報処理装置において、前記演算処理装置からの要求によ
シ、前記主記憶装置と前記拡張記憶装置とのデータ転送
を制御するデータ転送制御手段と、前記主記憶装置から
の読み出しデータを一時格納する読み出し時間に対応し
た容量を有する主記憶データバッファ手段と、前記拡張
記憶装置からの読み出しデータを一時格納する読゛み出
し時間に対応した容量を有する拡張記憶データパ、ファ
手段と、読み出し時間が大きな前記拡張記憶装置から前
記主記憶装置へのデータ転送用バッファサイズより、前
記拡張記憶装置に比べて。
処理装置と主記憶装置と拡張記憶装置とで構成される情
報処理装置において、前記演算処理装置からの要求によ
シ、前記主記憶装置と前記拡張記憶装置とのデータ転送
を制御するデータ転送制御手段と、前記主記憶装置から
の読み出しデータを一時格納する読み出し時間に対応し
た容量を有する主記憶データバッファ手段と、前記拡張
記憶装置からの読み出しデータを一時格納する読゛み出
し時間に対応した容量を有する拡張記憶データパ、ファ
手段と、読み出し時間が大きな前記拡張記憶装置から前
記主記憶装置へのデータ転送用バッファサイズより、前
記拡張記憶装置に比べて。
読み出し時間が小さな前記主記憶装置から前記拡張記憶
装置へのデータ転送用のバッファサイズを小さくする制
御手段とを有することを特徴とする。
装置へのデータ転送用のバッファサイズを小さくする制
御手段とを有することを特徴とする。
以上説明したように２本発明は、主記憶装置から拡張記
憶装置へのデータ転送と、拡張記憶装置から主記憶装置
へのデータ転送とで転送ブロックのサイズを変え、読み
出しデータを一時格納するバッファの容量を変えること
により、読み出し時間の小さな主記憶装置から拡張記憶
装置へのデータ転送は、ブロックのサイズを小さくして
ブロック転送回数を多くすることで、主記憶データバッ
ファの容量を小さくしても高速なデータ転送ができると
いう効果がある。
憶装置へのデータ転送と、拡張記憶装置から主記憶装置
へのデータ転送とで転送ブロックのサイズを変え、読み
出しデータを一時格納するバッファの容量を変えること
により、読み出し時間の小さな主記憶装置から拡張記憶
装置へのデータ転送は、ブロックのサイズを小さくして
ブロック転送回数を多くすることで、主記憶データバッ
ファの容量を小さくしても高速なデータ転送ができると
いう効果がある。
第１図は本発明の実施例を示すブロック図、第２図は拡
張記憶装置４から主記憶装置３へのデータ転送のタイム
チャート、第３図は主記憶装置３から拡張記憶装置４へ
のデータ転送のタイムチャートである。 １・・・システム制御装置、２・・・高速演算処理装置
。 ３・・・主記憶装置、４ 億制御回路、６・・・υ 主記憶制御回路、８ 主記憶データバッフ タパッ７ア回路。 ・・・拡張記憶装置、５・・・拡張記 りエスト受付制御回路、７・・・ ・・・データ転送制御回路、９・・・ ア回路、１０・・・拡張記憶デー
張記憶装置４から主記憶装置３へのデータ転送のタイム
チャート、第３図は主記憶装置３から拡張記憶装置４へ
のデータ転送のタイムチャートである。 １・・・システム制御装置、２・・・高速演算処理装置
。 ３・・・主記憶装置、４ 億制御回路、６・・・υ 主記憶制御回路、８ 主記憶データバッフ タパッ７ア回路。 ・・・拡張記憶装置、５・・・拡張記 りエスト受付制御回路、７・・・ ・・・データ転送制御回路、９・・・ ア回路、１０・・・拡張記憶デー
Claims (1)
- （１）主記憶装置から読み出した主記憶データを一時格
納する主記憶読み出しデータ用バッファと、拡張記憶装
置から読み出した拡張データを一時格納する拡張記憶読
み出しデータ用バッファとを介して、 前記主記憶装置と前記拡張記憶装置とのデータ転送をブ
ロック転送して行うデータ転送制御方式であって、 前記主記憶読み出しデータ用バッファは、バッファ容量
が可変であり、 当該バッファ容量に基づいて、前記クロック転送回数が
制御される ことを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252903A JPH0743663B2 (ja) | 1988-10-08 | 1988-10-08 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252903A JPH0743663B2 (ja) | 1988-10-08 | 1988-10-08 | データ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100739A true JPH02100739A (ja) | 1990-04-12 |
| JPH0743663B2 JPH0743663B2 (ja) | 1995-05-15 |
Family
ID=17243776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63252903A Expired - Lifetime JPH0743663B2 (ja) | 1988-10-08 | 1988-10-08 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743663B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236395A (ja) * | 1994-06-03 | 2006-09-07 | Hynix Semiconductor Inc | コンピュータ用バスインタフェース |
-
1988
- 1988-10-08 JP JP63252903A patent/JPH0743663B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236395A (ja) * | 1994-06-03 | 2006-09-07 | Hynix Semiconductor Inc | コンピュータ用バスインタフェース |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743663B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| US4941088A (en) | Split bus multiprocessing system with data transfer between main memory and caches using interleaving of sub-operations on sub-busses | |
| JPH02100739A (ja) | データ転送制御装置 | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPS60201453A (ja) | 記憶装置アクセス制御方式 | |
| JPH0246967B2 (ja) | ||
| JPH10320253A (ja) | バックアップシステムおよび記録媒体 | |
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| JPS61262870A (ja) | バス制御方式 | |
| JP2569524B2 (ja) | 拡張記憶装置の仮想デイスク制御方式 | |
| JPH02228743A (ja) | 記憶装置間データ転送方式 | |
| JPH01201754A (ja) | 外部記憶装置におけるデータ転送方式 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH04170651A (ja) | 拡張記憶転送制御方式 | |
| JPH0439701B2 (ja) | ||
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPH08106363A (ja) | マルチディスク装置 | |
| JPS5818709B2 (ja) | デ−タ転送制御方式 | |
| JPH06290000A (ja) | ディスクコントローラ | |
| JPS63217460A (ja) | バツフア制御回路 | |
| JPS61100852A (ja) | デ−タ転送方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH04205534A (ja) | メモリ制御方式 | |
| JPH04127227A (ja) | メモリ制御システム | |
| JPS59123976A (ja) | ベクトルデ−タ記憶制御方式 |