JP3145104B2 - 半導体メモリにおいて欠陥を取り扱うデバイスと方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は一般に半導体メモリに関し、特にEEpromある
いはフラッシュ形EEpromメモリのような不揮発性メモリ
内のシーケンシアルデータをアクセスするとともに、そ
の内部の欠陥を取り扱う簡易な方式に関する。

（従来の技術） 半導体メモリは、行列構造に配置されたメモリセルの
２次元アレイを備えた集積回路（以後,ICと称する）デ
バイスとして形成されている。各セルには記憶状態を示
す導通状態のひとつに設定することができる一個のトラ
ンジスタを備えている。

データを永久的に大容量記憶するため、コンピュータ
およびディジタルシステムは代表的に磁気ディスク駆動
装置を使用している。

しかしながら、ディスク駆動装置は大形でかさばり、
さらに高精度運動をする機構部品が必要であるという欠
点がある。その結果、ディスク駆動装置は堅ろう性に欠
ける上、構造が複雑であり、さらにかなりの量の電力を
消費するのに加えて信頼性に問題が起こりがちである。

ランダムアクセスメモリ（以後,RAMと称する。）、リ
ードオンリーメモリ（以後,ROMと称する。）、プログラ
マブルリードオンリーメモリ（以後,PROMと称す
る。）、紫外線消去形PROM（以後,UVEPROMと称す
る。）、電気消去形プログラマブルリードオンリーメモ
リ（以後,EEpromと称する。），ならびにフラッシュ形E
Epromのような固体メモリデバイスは上記欠点が除去さ
れている。

しかしながら,RAMの場合には揮発性であり、そのメモ
リ内容を保持するために一定の電力か必要である。その
結果、RAMは代表的に一時動作形の記憶装置として使用
されている。

ROM,EEprom,ならびにフラッシュ形EEpromは、すべて
不揮発性の固体メモリである。電力を遮断した後でさえ
も、これらのメモリはそれらのメモリ内容を保持してい
る。しかしながら、ROMおよびPROMには、再プログラム
することが不可能である。UVROMは電気的に消去できな
い。一方、EEpromおよびフラッシュ形EEpromには他に、
電気的書き込み可能（プログラマブル）であるととも
に、消去が可能であるという利点がある。それにもかか
わらず、各消去／プログラムサイクルごとにデバイスが
受ける耐力関連応力のゆえに、従来のEEpromならびにフ
ラッシュ形EEpromは限られた寿命を有している。フラッ
シュ形EEpromデバイスの耐力は与えられたプログラム／
消去サイクル数だけ耐える能力である。EEpromならびに
フラッシュ形EEpromデバイスの耐力を制限する物理現象
はデバイスの活性誘電体膜内に電子を捕獲するものであ
る。

プログラム期間中には誘電体界面を通して基板から浮
動ゲートに電子が注入される。同様に、消去期間中に
は、誘電体界面を通して浮動ゲートから消去ゲートへ電
子が抽出される。両者とも、ある程度の電子は誘電体界
面によって捕獲される。捕獲された電子は，引続き実行
されるプログラム／消去サイクル内に印加電界に対して
逆へ作用をし、それによってプログラムされた状態での
閾値電圧の低い値へ移動させ、かつ、消去された状態で
の閾値電圧を高い値へ移動させる。これは“0"状態と
“1"状態との間の閾値電圧の“窓”における傾斜形終端
に見られる。ほぼ１×10⁴のプログラム／消去回数を超
えると、窓の終端はの読み出し回路に対して十分悪影響
を与えるようにシビアになる。もしサイクルを継続すれ
ば、遂には誘電体が破壊して回復不能な故障に至る。こ
れは、代表的には１×10⁶回と１×10⁷回との間で発生
し、デバイスの真性破壊として知られたものである。か
くして、使用に際してはメモリアレイ内に欠陥が立ち上
がる傾向を有し、代表的にはデバイスは10³〜10⁴回の書
き込み／消去サイクルの後には信頼できなくなる。慣例
的には、半永久的なデータの記憶，あるいはプログラム
が必要であるが、再プログラミングが要求されることが
あるような応用にも、EEpromならびにフラッシュ形EEpr
omが使用されている。メモリデバイス内の物理的欠陥
は、欠陥のあるセルを生じさせる。欠陥のあるセル内に
記憶されているデータは、常に正しくないものになる。
RAMおよび磁気ディスクのような従来のメモリデバイス
においては、製造過程で生ずる物理的欠陥は工場におい
て訂正されている。

チップ内に冗長メモリセルを作ることは、半導体メモ
リにおいては通常，実施されている。製造後に発見され
た，これら欠陥のあるセルは棄てられ、アレイ内ではこ
れらの冗長セルが再配置される。再配置は、通常、工場
内で実際の配線によって行われる。そこで、デバイスは
完全であるとみなされ、後の通常の動作期間内に現れる
物理的欠陥に起因する欠陥デバイスを交換する準備はほ
とんど、あるいは全くなされていない。限られた数のラ
ンダムエラーを訂正するエラー訂正コード（以後,ECCと
称する。）を使用した方式に、エラー訂正は主として依
存するものである。

EEpromあるいはフラッシュ形EEpromデバイスに対して
は、同様に、製造後に最初に検出された欠陥を処理しな
ければならない。したがって、ECCは限られた数のラン
ダムエラーを訂正するために使用できるものである。し
かしながら、これらのデバイスの性質は，セルの故障が
読み出しサークルによって大きくは影響されないけれど
も、書き込み／消去サイクルと増加させるに伴って、デ
バイスはそれだけ多くのセル故障を有するようになると
いうものである。多くの書き込み／消去サイクルが実施
されるような応用に、デバイスが使用されるならば、累
積される欠陥セルからのエラーは最後にECCを圧倒し、
デバイスを信頼できないものにしてしまう。

固体メモリ内の欠陥を取り扱う従来の方法は、少なく
とも２つの観点から,EEpromデバイスに対しては不適切
である。第１に大急ぎで欠陥を検出し，かつ，取り扱う
ための有効な手段が存在しない。第２に、欠陥のある行
列を交換するために冗長行列を使用するような方式は有
効なものではない。この方式については，行あるいは列
がわずかひとつの欠陥ビットを含んでいる場合でさえ
も、すべての行あるいは列が棄てられ，再配置されてい
る。これは極めて単純な欠陥管理方式であるが、廃品に
なってしまったメモリビットの数は各欠陥に対して極め
て重要である。この方式は、初期欠陥の高い実例として
EEpromデバイスには受け入れられない。さらに、新しい
欠陥が検出されて再配置が行われる場合には、さらに多
くの行と列とを配置する必要があり、結果的には事実
上、メモリサイズを減少させてしまう。

EEpromならびにフラッシュ形EEprom内の欠陥を処理す
る他の方式は，ディスク内で欠陥再配置をするのと同様
な方式を使用するものである。通常のディスクシステム
においては，媒体はシリンダとセクタとに分割され，セ
クタはデータを格納する基本ユニットである。ディスク
の動作を管理し、欠陥の再配置を取り扱うために制御装
置が使用されている。使用前に、欠陥を再配置するため
には媒体を初期設定（あるいはフォーマット化）しなけ
ればならない。システムは種々のセクタに分割されてい
る。欠陥を含むセクタが識別され，悪いものとしてマー
クが付けられ、システムによって使用すべきではないも
のとされる。これは，種々の方法で実施される。インタ
ーフェース用制御装置によって使用されるべきディスク
の特定部分上には欠陥地図の表が格納されている。通
常，欠陥地図の表は駆動簿内，およびデータセクタのヘ
ッダ欄内の両方に置かれている。

さらに，特殊な識別子ならびにフラグマーカを使用し
て，悪いセクタは悪いものとしてマークされている。欠
陥がある一つのアドレスに存在する場合，そこに通常，
格納されているデータは代替位置に置かれる。代替セク
タの要求に対して，システムではある特定間隔，あるい
は特定位置に予備セクタを割り当てている。

これに対してメモリ容量の量が減少し，これはいかに
して代替セクタを置くかについての性能上の問題点を与
えるものである。また，代替セクタ再配置は，残りのデ
ータでは順に行う必要性はない。

一般に，マイクロプロセサのインテリジェンスを備え
た，複雑で，高価な制御装置が，この種の欠陥管理を取
り扱うのに必要である。

EEpromシステムにおける欠陥配置の実例は1989年４月
13日に出願し，出願番号が第337,566号で“フラッシュ
形EEpromシステム”と題する同時継続中の特許出願に開
示されている。この出願は，本出願の同一譲渡人に対し
て譲渡され、その開示内容を参照文献としてあげてお
く。

（発明が解決しようとする課題） したがって、上記欠点の存在しないメモリシステムを
提供することは、本発明の目的である。

シーケンシアルデータを格納するための簡易な構成
で、低価格のメモリシステムを提供することは，本発明
の他の目的である。

シーケンシアルデータを格納するためのEEpromあるい
はフラッシュ形EEpromシステムを提供することは、本発
明の他の目的である。

デバイスの使用期間中に検出された欠陥を取り扱うこ
とができる固体メモリシステムを提供することは，本発
明の他の目的である。

EEpromあるいはフラッシュ形EEpromシステム内にシー
ケンシアルデータを書き込むためのみの簡易な構成で，
低価格の制御装置を提供することは，本発明の他の目的
である。

EEpromあるいはフラッシュ形EEpromシステム内にシー
ケンシアルデータを書き込み、かつ、読み出すためのみ
の簡易な構成で、低価格の制御装置を提供することは、
本発明の他の目的である。

（課題を解決するための手段） これらの目的およびその他の目的は,EEpromシステム
ならびにフラッシュ形EEpromシステムのような固体メモ
リシステムの改善によって成就され、さらに欠陥を有し
ていてさえも、固定メモリに信頼度高く、低価格でシー
ケンシアルデータを格納するために使用できるように、
欠陥を格納するために使用できるように、欠陥を簡単，
かつ，有効に取り扱うことができる技術によって成就さ
れる。

本発明の一応用は、可搬形，かつ，取り外し可能な構
造のEEpromデバイス，あるいはフラッシュ形EEpromデバ
イスの内部にシーケンシアルデータを格納することにあ
る。実例は、データロギング，音声あるいは映像のデー
タ応用に存在している。デバイスは、磁気テープカセッ
トあるいはフロッピーディスクと同様な機能の，取り外
し可能な構造のフォーマットのものである。

本発明の特長は、データがシーケンシアルな性質のも
のである点にあり、さらに現場の記録装置によって要求
される操作が多くないという点にある。各データファイ
ルが長いシーケンシアル書き込み形成によって全ファイ
ルの累積として書き込まれ、ランダムアクセス法による
ものではないため、ならびに最後に書き込まれたデータ
の後に新しいファイルが付加されているため、制御装置
には単純に付加操作をすることのみが必要とされる。他
の実装方式では、シーケンシアル読み出し操作をするこ
とのみが必要である。必要に応じて、かかる機能を有す
る制御装置を備えた他のシステムにメモリ媒体を装着す
ることにより、消去ならびに初期設定のような，他の機
能を付加することができる。

かくして，種々の特定化された制御装置に機能付加を
分配することにより、それぞれの制御装置の構成を簡易
化することができる。

メモリ内でデータを順次，書き込み，ならびに読み出
すことにより，メモリデバイスの欠陥リストをデータの
順に順次並べることができる。メモリ位置のデータアク
セスに沿って欠陥リストを走査しているので、欠陥リス
ト内の現在の入口を単に順次，検査することにより位置
の完全な状態をチェックすることができる。

本発明の一態様によって、EEpromメモリアレイあるい
はフラッシュ形EEpromメモリアレイのような固体メモリ
は、ユーザデータ部ならびに第１の情報リスト部に分割
されている。

ユーザデータ部，すなわちユーザメモリはユーザデー
タを格納するために使用される。第１の情報リストに
は、以前に検出された欠陥の索引簿を備えている。

データをデータ部に格納するのと同じ方法で欠陥が順
次，並べられている。制御装置がユーザデータ部をアク
セスする一方で，制御装置は第１の情報リスト内に掲載
されている欠陥を参照している。欠陥を含む位置は，跳
び越えている。ユーザデータ部および欠陥リストの両方
が順次，ならべられているため，リスト上の次の欠陥に
対応して一つの欠陥を処理した後に，ユーザメモリ内の
次の位置へ順次，ステップするとともに，リストからの
次欠陥アドレスと次位置アドレスを比較するため、制御
装置によるアドレス指示および参照の作業が簡易化され
ている。

本発明の他の実施態様によれば、第１の情報リストは
列欠陥の順序付けられたリストと、以前に検出された他
の欠陥の順序付けられたリストとを備えている。両方の
欠陥リストは、ユーザメモリへの書き込み時，ならびに
ユーザメモリからの読み出し時に参照される。

本発明の他の実施態様によれば、メモリはさらに第２
の情報リストへと分割されている。このリストは制御装
置により保持され、ユーザデータ部分に書き込まれたフ
ァイルの順序付けられた索引簿と、書き込み期間中にユ
ーザデータ部内で検出された欠陥とを備えたものであ
る。第２の情報リストは、掲載されている欠陥を含む位
置が跳び越えられているような読み出し動作において、
制御装置により第１のリストとともに順序付けられて参
照されている。

本発明の他の実施態様によれば、固体メモリ内の欠陥
を取り扱う方法は，メモリに対して順序付けられたアド
レス付けを行うシステムを割当て，ファイルをメモリに
書き込み始める前にメモリ内の欠陥を検出し、欠陥アド
レスと欠陥形式とから成る第１のリストをメモリ内へ格
納し、メモリをアクセスする一方で欠陥を跳び越えるた
めの第１のリストを参照するステップを備えたものであ
る。

本発明の他の実施態様によれば、本発明の方法は、デ
ータファイルをメモリへ書き込み，データファイルのメ
モリファイルマーカ内で第２の順序付けられたリスト内
へデータファイルを格納し、各書き込み動作を検証し，
書き込み検証における故障において検出された欠陥を飛
び越え、第２の順序付けられたリスト内で検出された欠
陥アドレス，ならびに欠陥形式を格納するステップを備
えたものである。

制限された実用性およびデータ構造は、マイクロプロ
セサのインテリジェンスを必要としないでも，簡易で，
かつ，低価格の制御装置の構成を可能としEEpromあるい
はフラッシュ形EEprom,ならびに他の固体メモリデバイ
スに特有の欠陥を取り扱うことができるものである。

本発明の他の目的，特徴，ならびに利点は，添付図面
に関連して記載された実施例の次の記述から理解されよ
う。

（実施例） 第１図は、半導体メモリのシステムを示す図である。
本実施例において、アドレス／データバス30および制御
バス40を介して制御装置20によって管理されている，一
つ以上の不揮発性EEpromメモリデバイス，あるいはフラ
ッシュEEpromのメモリデバイス10,12から成り立つ。制
御バス40は種々の制御信号，クロック信号，ならびにも
し存在すれば種々のハンドシェーク信号を輸送するもの
である。他の実施例において、上記バスのうちのあるも
のは多重バスに結合てきるか、単一目的のバスに分離で
きる。制御装置20,それ自身は，システムアドレス／デ
バイスバス50およびシステム制御バス60を介して大規模
システム（示されていない。）に接続されている。大規
模システムはマイクロプロセサを基にしたシステム，あ
るいはデータ収集システムのような他のディジタルシス
テムとすることができる。上述したように，代表的には
システムはシーケンシアルデータを記録するために使用
され、したがって、制御装置20は、メモリデバイス10,1
2上で単に書込み動作および／あるいは読出し動作をす
るために要求されるにすぎない。EEpromメモリデバイス
あるいはフラッシュ形EEpromメモリデバイス10,12はシ
ステムから取外して，初期設定および消去などの他の動
作を行うため、他の全機能を備えたシステムに再接続す
ることができる。“多状態EEprom読み出し／書き込み回
路および技術”と題して1989年４月13日に米国に特許出
願された同時継続中の発明では、種々の動作をすること
ができるEEpromシステムが開示されている。その開示を
参照文献として引用する。

第２図は、行列構造に配列されたメモリセル100の２
次元アレイを示す図である。メモリアレイ100は10,12の
ようなメモリデバイスの格納部である。最初にメモリア
レイを使用する前に，磁気ディスク内でのフォーマット
のものとおおよそ同様な初期設定過程によって、現存す
る欠陥が処理されている。

種々の形の欠陥が可能である。102のような単一セル
に欠陥が可能である。102のような単一セルに欠陥のあ
るときには、ビット欠陥が発生する。列を構成する全セ
ルが短絡したとき、104,106のような列欠陥が発生す
る。同様にして、行を構成する全セルが不動作状態にな
ったとき、行欠陥が発生する。システム的性質の形式の
欠陥もある。例えば、系統的に４行より成るブロック
は、フラッシュによって同時期に消去される。消去ブロ
ックが消去し損じたか、あるいはその中の多数のセルに
欠陥があったならば、消去ブロック109のような消去ブ
ロックの全体に欠陥があるものと宣言される。同様に、
書き込みおよび読み出しは、通常同時にデータの塊で実
行される。一例は、64ビットの書き込み／読み出しブロ
ック（あるいは塊）である。ひと塊の内部のあるビット
が正しい書き込みをし損じると、塊112のようなセル塊
の全体に欠陥があるものと宣言される。

最初に検出された欠陥が取り扱われた後でさえも、フ
ラッシュ形EEpromデバイスの性質は、書き込み／読み出
しサイクルとともに、より多くのセル故障を有するよう
になる傾向にある。ECCは、書き込み動作と読み出し動
作とのちょうど中間に生ずる限られた数のランダムエラ
ーを訂正するために使用されている。しかしながら、使
用に伴って累積される欠陥セルに起因するエラーは、遂
にはECCを圧倒し、デバイスを使用不能にしてしまう。
本発明の一つの重要な特徴は、大急ぎでこれらの欠陥を
検出し，かつ，取り扱うシステム能力にある。欠陥セル
は、正しく書き込む作用を損なうことによって検出され
る。欠陥セルであることが識別されるや否や、直ちに、
メモリをアクセスしている期間内に制御装置は欠陥位置
を跳ばし、欠陥リストへ新しい欠陥を追加する。従来の
エラー訂正方式に加えて、この動的な欠陥の取扱は大幅
に信頼性を増加させ、デバイスの寿命を伸長させるもの
である。

本発明は、メモリ内の格納装置を使用する際にシーケ
ンシアルデータ，あるいはセミシーケンシアルデータを
格納することに関するものである。メモリアレイ内の欠
陥を管理する際には、メモリをアクセスしている期間
に、発見された欠陥を掲載し，かつ，掲載された欠陥を
参照する必要があり、これによってアレイ内のこれら欠
陥によって占有された位置を使用するのを避けることが
できる。

したがって、メモリ空間は第３図（Ａ）に示したよう
に３部分に分割される。ユーザデータ部，すなわちユー
ザメモリ110はメモリアレイ10の一端（すなわち底部）
から満たされる。他の２部分は、メモリアレイ100の他
端（頂部）に位置している。第１の部分は，静的情報リ
スト120が置かれている。この部分は，メモリデバイス
の初期設定の際に固定された大きさを有する。第２部分
は、第１の部分が終了した位置から始まり、ここには動
的情報リスト130が置かれている。

ユーザデータ部110は、ユーザがデータファイルを格
納するものである。

静的情報リスト120には、メモリアレイ100の初期設定
の際に既知の欠陥についての情報に加えて、動的情報リ
ストの開始アドレスを備えている。初期設定時に静的情
報リストに書き込まれ、検出されている追加欠陥が新し
いリストに組み込まれるときとしての次の初期設定時ま
で変化しないでいる。

動的情報リスト130は、本質的に、最後の初期設定よ
り後にユーザデータ部110の書き込み履歴を記録するも
のである。書き込み履歴は制御装置20によって保持さ
れ、書き込み検証期間中に見出された欠陥に加えて、ユ
ーザデータ部110内に書き込まれているデータファイル
の索引簿（ファイルマーカ）である。

ユーザデータ部110および動的情報リストは、同一メ
モリ空間を共用するものとみなすことができる。ユーザ
データ部110メモリアレイ100の一端（すなわち，底部か
ら上へ）から満たされるのに伴って，空白のメモリ空間
をちょうど中間に残して、動的情報リスト130は他端
（すなわち，丁度，上から下）から満たされる。このよ
うな方法で，ユーザデータ部および動的情報リスト部の
可変サイズに適合するように許容値が設定去れている。
２つの部分が合致する場合には、メモリ容量が完全に満
たされ、それ以上にデータを書き込むことはできない。

第３図（Ｂ）は，初期設定時にメモリアレイ100の一
端（すなわち，底面）へ静的情報リスト120が書き込ま
れている代替え構成を示す図である。ユーザデータ部11
0は、静的情報リスト120が終了する位置から上方に延長
している。動的情報リスト130は、メモリアレイ100の頂
部から開始している。

本発明の一つの重要な特徴は，メモリアレイに書き込
まれているデータがシーケンシアルであるという要求事
項にある。これによって，追加動作としての書き込み動
作を制限することによって、アドレス指定を簡易化する
ことができる。

かくして、最後に書き込まれたファイルの最後に，常
に新しいファイルを追加しなければならない。この構造
によって，静的情報リスト120および動的情報リスト130
の両者に対して順序付けられたリストを作成することが
できる。その結果、アドレス指定と欠陥追跡とが大幅に
簡易化される。

第３図（Ａ），（Ｂ）に示すメモリアレイ100は、行
列構造形メモリセルの２次元アレイである。メモリアレ
イ100は，一端から他端へと規定のシーケンスで満たさ
れる。本実施例において、メモリ空間には一行ずつ満た
される。第３図（Ａ）を参照した実例においては、第１
列内のセルから出発する最低位行を横切ってデータが満
たされる。行が満たされたとき、再び第１列内のセルか
ら出発する次の上の行にデータが移動する。メモリ空間
の最上位行から出発し、下方へ一行ずつ満たされる点を
除けば、静的情報リスト120および動的情報リスト130の
内容は、同様の方法でメモリ空間を満たしている。

メモリアレイ100は２次元であるため、行と列との議
論は互換性があるものと理解されよう。かくして、メモ
リ列を一列ずつ満たすものに議論を適用可能である。事
実、２次元アレイはランダムにアクセスできるので、前
もって記述されている順序でメモリを満たすことができ
る。

全てのこれらの場合は、本発明の範疇に属するもので
ある。

第４図（Ａ）は、ユーザデータ部110,静的情報リスト
120,ならびに動的情報リスト130の内容を系統的に示す
図である。説明を明確化するため、メモリアレイ100の
３つの部分は、それぞれ底面の位置から出発し、頂面の
位置で終了する３つの線形メモリアレイとして系統的に
示してある。ユーザデータ部110,静的情報リスト120,な
らびに動的情報リスト130上の現在のアクセス位置は，
それぞれ矢印101,103,105によって示されている。

メモリアレイが製造された後に最初に使用される前
に、欠陥が存在するか否かについてメモリアレイが試験
される。検出された欠陥は，磁気ディスクのフォーマッ
ト化における欠陥とおおよそ同様にして、初期設定過程
によって処理される。初期設定は工場において行うこと
ができる。基本的に，種々の欠陥やそれらの形式を位置
付けるために、メモリテスタが使用される。この段階で
ユーザデータ部110内で検出された欠陥は，それがユー
ザデータ部内で発生する順番で，静的情報リスト120内
へ記録される。

例えば、初期設定時に列欠陥DC1,DC2,ならびに他の形
式の欠陥D1,D2がユーザデータによって指定されたユー
ザメモリ110において検出されたならば，ユーザメモリ1
10を満たす予め定められたシーケンスによって指示され
た順序にしたがって、欠陥アドレスが静的情報リスト12
0内に記録される。欠陥形式に関する情報も，同時に各
掲載欠陥アドレスに対応するタグ142として記録され
る。

一実施例において、静的列欠陥は他の静的欠陥と同じ
レベルで処理される。かくして、全ての静的欠陥アドレ
スは一つのリストとして静的情報リスト120上に，ユー
ザデータ部110に現れる順序にしたがって配置される。
それゆえ、このの静的列欠陥は、周期的にリスト120内
に現れる。ユーザデータ部110をアクセスしている期間
中、リスト内に掲載されている欠陥を跳び越えるため、
制御装置20によって静的情報リスト120は参照されてい
る。

他の実施例において、列欠陥は静的情報リスト120内
の欠陥の残りのものから分離され、かつ、別の静的列欠
陥リスト150（第４図（Ｂ）参照。）内に置かれてい
る。これは、初期設定時に実施される。リスト150は列
欠陥の順序付けられた副索引簿であり、メモリアレイ10
0内に存在する静的情報リスト120の一部であるとみなす
ことができる。第２図に関連して記述されているよう
に、列欠陥け104,106はユーザデータ部110内の列を横切
って切断したものである。メモリが一行ずつ満たされる
ならば、同一列位置の各行で列欠陥が見出される。これ
らの欠陥はしばしば，規則的に現れるので、リスト120
内で重複して周期的に上記列欠陥を明らかにする代わり
に、別の静的列欠陥リスト150内に上記列欠陥が収集さ
れている。ユーザデータ部110のアクセス期間中、静的
列欠陥リスト150および静的情報リスト120内に掲載され
た他の欠陥は、両者とも、掲載された全ての欠陥を跳び
越えるため、制御装置20によって参照される。

各行のアクセス期間に静的列欠陥リスト150が参照さ
れているので、静的列欠陥リスト150は部分的、あるい
は好ましくは全面的制御装置内へバッファされ、書き込
み動作あるいは読み出し動作を実行する前に、容易にア
クセスするため、格納装置140内へ置かれている。この
ようにして、メモリデバイス10内に置かれた静的情報リ
ストから常に、列欠陥を取り出さなくとも、制御装置20
内で列欠陥リストを迅速，かつ，効果的にアクセスする
ことができる。格納装置140内にも存在する。静的列欠
陥リスト150内の現在の位置は、矢印141によって示され
ている。

静的情報リスト120が翻訳され、メモリアレイ100に書
き込まれるのに伴って、メモリアレイ100内の欠陥の存
在しうる位置上に静的情報リスト120を置かないように
注意しなければならない。静的情報リスト120が存在す
る場所で欠陥を取り扱う一つの方法は、情報リストの欠
陥位置をマークするのに加えて、情報リストを符号化す
るために高度な冗長度を有する符号を使用するものであ
る。このようにして、情報リスト内の現在の位置が欠陥
であると指定している符号が、当該欠陥位置に書き込ま
れているならば、それがいささか悪い程度のものであっ
ても、上記位置は欠陥であるものと認識される。かくし
て、制御装置では、リスト120に対応した場所で欠陥が
検出された位置に静的情報リストを置くことを避け、符
号を使って欠陥であるとされている位置もマークしてい
る。このようにして、リスト120に対応する位置が静的
情報を読み出すために引き続きアクセスされるならば、
制御装置は悪い位置を検出し、悪い位置を跳び越えるこ
とができる。情報リスト内の欠陥を取り扱う他の方法に
は、冗長リストを使用すること，ならびに記述されてい
る方式によって取り扱うことができない高度に欠陥のあ
るデバイスを棄てることが含まれる。

メモリデバイス10は初期設定された後で、書き込みの
準備状態になる。例えば、第４図（Ａ）を参照すると、
制御装置は、動的情報リスト130内にファイルの開始ア
ドレスを置き、ファイルの内容を順次、ユーザメモリ11
0へ書き込み始める。

書き込み期間中には、欠陥が初期設定時に見出された
か、あるいは書き込み検証故障期間に見出されたかに依
存して、欠陥は２つの方法で取り扱われる。ユーザデー
タ部110内のそれぞれの新しい位置に書き込みが行われ
る前に、当該新位置が欠陥と合致するか否かを調べるた
め、静的情報リスト120が調べられる。DC1あるいはD1の
ような欠陥が存在する場合、欠陥位置を跳び越えてデー
タは次の良好な位置に書き込まれる。それぞれの書き込
みは、検証ステップに引き続いて実行される。書き込み
−検証機能を備えて改良されたEEpromデバイス，あるい
はフラッシュ形EEpromデバイスは，同時継続中の米国特
許出願，第337,579号においても開示され、その関連部
分を参照文献としてあげておく。

ある位置で書き込みが正しく検証され損なった場合に
は、当該位置に欠陥があるものと宣言され、データは次
の良好な位置へ書き込まれる。

同時に、将来，参照をすることができるように，“書
き込み−検証−故障”欠陥アドレスは動的情報リスト13
0内に格納される。再び、動的情報リスト130はメモリア
レイ100内の欠陥が発生しうる位置上に置いてはならな
い。欠陥が発生しうる位置を避ける技術は，以前に記述
されている静的情報リストのものと類似している。

このようにして、動的情報リスト130はユーザメモリ1
10の書き込み履歴を効果的に記録する。動的情報リスト
130は、ファイルマーカ（アドレスおよび／あるいはフ
ァイルの識別子）の順序付けられたリストと、ファイル
を書き込む過程で見出され、リストに嵌め込まれた欠陥
のアドレスとを備えている。書き込み動作は順次、行わ
れるため、書き込まれたファイルのアドレスおよび／あ
るいはファイルの識別子を指定するファイルマーカと、
欠陥アドレスとの両者は、自動的に、ユーザデータ部11
0内で発生した順序にしたがって置かれる。

動的情報リスト内に掲載された各アドレスに関連した
タグ152は、アドレスがファイルマーカを参照するもの
であるか、あるいはある形の欠陥を参照するものである
かの識別を行う。実例として挙げたファイルマーカは、
リスト開始，リスト終了，ファイル開始，ファイル終
了，ならびにファイル識別子から成り立っている。

次の初期設定において欠陥リストを更新するのに加え
て，動的情報リスト内の情報は、引き続き行われる読み
出し動作と消去動作とにおいて使用される。

第５図（Ａ）は、欠陥取扱いの組み込まれた書き込み
動作と読み出し動作とを実施するため、制御装置の内部
での機能ブロックを示す系統の回路ブロック図である。

制御装置20は制御ユニット210と，情報リスト格納装
置220と，ポインタ230と，比較器240と，データ操作ユ
ニット250とから成り立つ。第１図に示すように，シス
テムアドレス／データバス50とシステム制御バス60とを
介して、制御装置20は大規模システムと通信している。
また、制御装置は出力データバス251と、出力アドレス
バス253と，出力制御バス255とを介して、メモリデバイ
ス10,12と脱着可能に接続されている。

第５図（Ｂ）は、制御装置の情報リスト格納ブロック
220に備えられた要素を示す図である。ひとつの要素
は、静的情報リスト120から再生された項目を格納する
ために使用されている静的情報リスト格納装置222であ
る。特に、欠陥処理の期間中，格納装置222は現在の静
的欠陥のアドレスと形式とを格納するために使用されて
いる。

第２の要素は、以前に挙げた静的列欠陥リスト格納装
置140である。最初の書き込み動作，あるいは読み出し
動作の前に、制御装置へバッファされている列欠陥の部
分リスト，あるいは好ましくは完全なリストを格納する
ために、静的列欠陥リスト格納装置140が使用される。
第３の要素は、動的情報リスト130から再生された項目
を格納するために使用されている動的情報リスト格納装
置224である。

第５図（Ｃ）は、制御装置のポインタブロック230に
備えられている要素を示す図である。この要素はデータ
ポインタ232と，静的情報リストポインタ234と，静的列
欠陥リストポインタ236と，動的情報リストポインタ238
とを備えている。ポインタ232,234,236,238は、それぞ
れユーザデータ部110と，静的情報リスト120と，静的列
欠陥リスト140と，動的情報リスト130とをアクセスする
ためのアドレスを保持するものである。

第５図（Ｄ）は、制御装置のデータ操作ユニットブロ
ック250に備えられた要素を示す図である。データ操作
ユニット250は，制御ユニット210（第５図（Ａ）参照の
制御下におかれている。データ操作ユニット250はシス
テムI/Oバッファ262と，ステージングバッファ264と，
書き込み／読み出しブロックバッファ266とから成り立
つ。

書き込み動作期間中，システムアドレス／データバス
50からのデータはステージングバッファ264においてス
テージされる前にシステムI/Oバッファ262のバッファデ
ータによってバッファされる。ユーザデータ110に書き
込むための書き込み／読み出しブロックバッファ266に
よってバッファされたデータの各書き込みブロックを、
ステージングバッファはセットアップする。ユーザデー
タ部110内の欠陥のあるセルに相当する書き込みブロッ
ク内の各場所に，ステージングバッファ265は“0"を挿
入する。書き込みブロックデータが適切にセットアップ
された後、データバス251を介してユーザデータ部に書
き込まれるように、書き込みブロックデータは送出され
ている。

読み出し動作期間中，ユーザデータ部110から読み出
された読み出しブロックデータは，データバス251を介
して書き込み／読み出しブロックバッファ266に送られ
る。そこで、読み出しブロックデータは、ステージング
バッファ264へバッファされる。基本的に、ステージン
グバッファ264へバッファされる。基本的に，ステージ
ングバッファ264は、書き込み動作期間中のそれの逆動
作をする。ユーザデータ部110内の欠陥のあるセルに相
当する読み出しブロック内で，それぞれの場所を無視す
ることにより、ステージングバッファは読み出しブロッ
クデータを詰め込む。次に、詰め込まれた読み出しデー
タは、システムアドレス／データバス50を介して送出さ
れる前に、システムI/Oバッファ262によってバッファさ
れる。書き込み動作および読み出し動作を行うため，制
御装置20とメモリ装置10との間でデータと信号と順序付
ける作業は、次のセクションに記載されている。記述の
利便性を考え、メモリセルが消去されているときには、
それが“0"の状態であるものとし、プログラムされてい
るか，あるいは書き込まれているときは“1"の状態であ
るものとする。多値メモリセルの場合には、“1"の状態
は最も多くプログラムされている状態であるものとす
る。

書き込み動作 第５図（Ａ）〜（Ｄ）ならびに第４図（Ａ），（Ｂ）
を参照して，書き込み動作は次のステップにしたがって
実行される。

（１） 次の空の位置をユーザデータ部110内に置き、
ファイルを書き込む準備を実施せよ。

（１）（ａ）制御ユニット210は、ポインタ230内の静
的情報リストポインタ222へ、強制的に，静的情報リス
ト120の最初を指示させている。次に,2式の情報を得る
ため、静的情報が順次，アクセスされる。第１式目は、
データバス251を介して情報リスト格納装置220内に備え
られたバッファ140へ読み出された静的列欠陥リスト150
である。第２式目の情報は，ポインタ230内の動的情報
リストポインタ238内に置かれた動的情報リスト130の開
始アドレス151である。

（１）（ｂ）“リスト終了”マークが現れるまで、順
次，リスト130を走査するため、動的情報リストポイン
タ238が使用される。走査期間中に各“ファイル終了”
マークが現れると、データポインタ232がファイルマー
クのアドレス領域からロードされる。

（１）（ｃ）いま、ユーザデータ部110内の最後のフ
ァイルの終了を指示しているデータポインタ232は、必
要に応じて、ファイルの開始に適切な次のアドレス境界
に進められる。

（１）（ｄ）動作情報リスト130内に予め書き込まれ
ている“リスト終了”の入口は、ステップ（３）（ｇ）
に記述されるような，引き続き実行される動作期間中，
これを強制的に無視するため、重畳して書き込まれる。

（１）（ｅ）動的情報リストポインタ238は、リスト1
30内の次の順の位置へと進められる。この位置で、デー
タポインタ232の内容に等しく設定されたマークのアド
レス領域とともに，“ファイル開始”マークはリストへ
書き込まれる。次に、下記のステップ（３）に記述され
ている過程を使って、ファイル識別子（例えば，ファイ
ル番号，あるいはファイル名）とともに“ファイル識
別”マークが書き込まれる。次に，第１の書き込み検証
欠陥を格納するため、あるいはファイルの書き込み期間
中に検証エラーが見出されない場合には“ファイル終
了”マークを格納するため、準備として動的情報リスト
ポインタが次に進められる。

（１）（ｆ）次に、静的情報リストポインタ234およ
び静的列欠陥リストポインタ236のそれぞれは、それぞ
れのリスト（すなわち，第１のリストはデータポインタ
232内のアドレスより大きいか，あるいはこれに等しい
アドレスを備えたものである。）内の現在の欠陥点にお
いて指示をしているように，静的情報リストポインタ23
4および静的列欠陥リストポインタ236が進められる。

各リストポインタを進め，各項目ごとに各リストを読
み出すことにより，これは達成される。

データバス251を介して静的情報リスト120の項目は、
データバス251を介して静的情報リスト格納装置222内へ
読み出される。すでに，静的列欠陥リスト150は格納装
置140内にある。欠陥アドレスを備えた両リスト120,150
からの各項目は，比較器240によってデータポインタ内
の現在のアドレスと比較される。現在のアドレスに等し
いか、あるいはこれより大きい欠陥アドレスが現れたな
らば、リスト120,150に対応するそれぞれのポインタ23
4,236の進むのを停止する制御ユニット210に比較器240
から信号を送出する。

（１）（ｇ）制御器20はデータの第１のブロックを書
き込む準備状態にあり、ステップ（２）に進む。

（２）データファイル内の各データブロックを書き込
むために，次の過程が実行される。

（２）（ａ）書き込みブロックを満たすのに十分なデ
ータが，システムI/Oバッファ262から制御装置のデータ
操作ユニット250内のステージングバッファ264へ複写さ
れる。書き込みブロックバッファ266は、空の状態へと
初期設定される。

（２）（ｂ）一ブロックのデータを一位置へ書き込み
前に，位置のアドレス（データポインタ232内で見出さ
れた）は動的欠陥リストポインタ238内のアドレスと比
較される。一致が得られない場合には、空いたメモリ空
間がまだ入手可能であり、動作はステップ（２）（ｃ）
へと進む。一致が得られた場合には、メモリは満たされ
ており、ユーザデータの書き込みは早期に終了し、“リ
スト終了”マークは、ステップ（３）に記述されている
ような方法で、動的欠陥リスト130の現在位置で書き込
まれ、動作が終了し，“エラー状態”条件がシステムに
戻る。

（２）（ｃ）書き込みブロック位置のアドレス（デー
タポインタ232内に置かれる各リストから得られる現在
の欠陥のアドレス部と比較される。いずれからのリスト
から得られる現在の欠陥のアドレスが，書き込みブロッ
クアドレス（予め定められたデータアクセスシーケンス
における）より先に進むと、当該リストの次の入口が取
出され、動作は直接，ステップ（２）（ｂ）に戻る。

（２）（ｄ）いずれかのリストから得られる現在の欠
陥のアドレスが書き込みブロック位置のアドレスに一致
するとステップ（２）（ｅ）へ進ことにより欠陥の取扱
いが初期設定される。

さもなければ、ステップ（２）（ｂ）に直接，進むこ
とにより、データブロックが書き込みブロックの位置に
書き込まれる。

（２）（ｅ）欠陥が書き込みブロック位置に一致する
ものと見出されている。その欠陥形式が決定され、デー
タが欠陥領域を跳び越えるように，データ操作ユニット
250がデータをステージするように制御ユニット210から
データ操作ユニット250に信号を送出する。実施例にお
いて、データ操作ユニット250,特にステージングバッフ
ァ264は、欠陥セルに相当するデータ列内の正しい位置
に“0"を挿入する。現在のブロック内に格納できないデ
ータ部は制御装置内に保持され、次のブロックの最初に
挿入される。見出される欠陥の形式に依存して、ステッ
プ（２）（ｅ）（１）〜（２）（ｅ）（３）のひとつを
実行することによって、この動作が実行される。

（２）（ｅ）（１）行欠陥あるいは消去ブロックの欠
陥が現在の書き込みブロック位置に一致するものと見出
されるならば、データポインタ232は欠陥を越えて第１
の書き込みブロックに進められる。列欠陥ポインタは列
欠陥リストの最初へと初期設定され、処理はステップ
（２）（ｂ）で続行する。

（２）（ｅ）（２）欠陥が書き込みブロックの欠陥で
あれば、欠陥のある書き込みブロックは跳び越され、そ
こにデータは書き込まれない。

列欠陥ポインタは列欠陥リストの最初へと再初期設定
され、処理はステップ（２）（ｂ）で続行する。

（２）（ｅ）（３）欠陥がビット欠陥であり、列欠陥
がブロックの内部に存在すれば、欠陥のあるセルの位置
の前に置かれている書き込みブロック内に現れるデータ
は、ステージングバッファ264から転送され、書き込み
ブロックバッファ266内のデータに追加される。

すでに欠陥が検出されている位置に相当する位置で、
ダミービットは書き込みブロックバッファ（すなわち，
“0"ビット）内へ挿入される。

次に何らかの他のビット欠陥あるいは列欠陥がこの書
き込みブロックに影響を与える場合には、処理はステッ
プ（２）（ｂ）へ戻る。

（２）（ｆ）このステップでは、書き込むべき書き込
みブロック内に他の既知の欠陥は存在しない。下記のよ
うな方法で，書き込みブロックバッファ266からデータ
ブロックを書き込むための試みがなされる。

（２）（ｆ）（１）ステージングバッファ264からの
データビットが転送され、書き込みブロックバッファが
満たされるまで、書き込みブロックバッファ266にデー
タビットが追加される。

システムが制御装置に対する“ファイル終了”条件を
指示していて，それゆえに書き込みブロックバッファを
満たすのに十分なビット数がステージングバッファ264
内に得られないならば、書き込みブロックバッファが満
たされるまで，ダミービット（すなわち，“0"ビット）
が書き込みブロックバッファに追加される。続く措置
は，この立場に立って実施される。“ファイル終了”状
態は，制御装置内に設定される。書き込みブロックを満
たすために使用される第１のダミービットのビットアド
レスを指示している。“ファイル終了”マーカは、制御
装置内の動的情報リスト格納装置238内に格納される。
書き込みブロックバッファ内のすべてのビットがダミー
ビットであるならば、ブロックが書き込まれず、動作は
ステップ（２）（ｇ）（１）に進む。

（２）（ｆ）（２）次に，書き込みブロックバッファ
266内のデータは、データポインタ232によって指示され
ているユーザデータ部110内のメモリ位置に書き込まれ
る。

（２）（ｇ）その後，書き込まれたデータを検証する
ことができ、検証の結果に応じて適当なステップが実行
される。検証か実行されないならば、検証が成功してい
るとはいえ、動作が進む。

（２）（ｇ）（１）書き込み動作が満足に検証され、
それゆえ，ユーザデータ部内の位置へデータブロックが
満足に書き込まれているならば，このステップが実行さ
れる。

“ファイル終了”フラグがセットされるならば、“フ
ァイル終了”マークを動的情報リスト130へ書き込むた
めに、動作はステップ（３）（ａ）に進む。

さもなけば、ユーザデータ部110にちょうど，書き込
まれたビットに相当するデータ操作ユニット250内で，
システムI/Oバッファ262内のこれらのビットは，いま，
システムI/Oバッファから除去される。

システムによるシステムI/Oバッファ262の補充は同期
的，あるいは非同期的に，容易，かつ，形式的に実施さ
れる。

データポインタ232は、ユーザデータ部110内の次の可
能な書き込みブロックを指示するように進められる。

制御装置は、いま，次のブロック書き込み動作を実行
する準備状態にあり、ステップ（２）（ａ）に戻る。

（２）（ｇ）（２）書き込み動作が不満足に検証さ
れ、それゆえ、ユーザデータ部110へ書き込まれている
データブロックが駄目なものになっているならば、この
ステップが実行される。

もし、セットされれば、“ファイル終了”状態がクリ
アされる。

データポインタ232内のアドレスを書き込みブロック
欠陥タグ152と結合するとともに，それらを動的情報リ
スト格納装置224へ置くことによって、書き込みブロッ
ク欠陥マークが発生する。

ステップ（３）に記述されている一般的方法を使用し
て、書き込みブロック欠陥は動的情報リスト130に書き
込まれる。それに続いて、データポインタ232が進めら
れ、動作はステップ（２）（ａ）から続行する。

（３）これらのステップは、情報の動的情報リスト13
0への追加を記述している。欠陥マークあるいはファイ
ルマークが書き込まれている書き込みブロックを，動的
情報リストポインタが指示しているものと仮定してい
る。さらに、これらのステップでは，書き込まれるべき
マークがタグおよびアドレスから集められ，制御装置内
の動的情報リスト格納装置224内にあるものと仮定す
る。

すべての情報リストの各入口における情報の符号化は
高度に冗長度が与えられているので、入口を読み出す際
に見出される可能性のある多くの符号は、“この入口を
無視する”条件を示している。例えば、複数ビットのう
ちの一つは０であり、他のビットは“1"でなければなら
ない（マンチェスタの符号化）のような入口で、一対の
ビットとして各情報ビットが符号化されているという条
件下で、入口における情報の全て，あるいは一部が符号
化されているという要求によって上記動作は実施され
る。情報リストの入口から読み出された特定数のビット
対を超えたビット対が、期待された逆の状態であるとい
うよりも、同一状態であるとすると、入口は“この入口
を無視する”条件を満足する。

（３）（ａ）動的情報リストポインタ238は、データ
ポインタ232と比較される。動的リストポインタがデー
タポインタを通過していたとすると（すなわち，データ
と動的情報リスト130との間に衝突が起こってい
る。）、全ての書き込みは即刻，終了し，“書き込み故
障メモリ満杯”状態がシステムに対して可能にされる。

（３）（ｂ）動的情報リストポインタ238によって指
示されている書き込みブロック位置が読み出され、すべ
ての“0"（正しく消去された）条件に対して書き込みブ
ロック位置が試験される。もし、書き込みブロック位置
が正しく消去されていないならば“この入口を無視す
る”入口としてこの位置をマークするため、ステップ
（３）（ｇ）に動作が進む。さもなければ、当該位置は
正しく消去され、動作はステップ（３）（ｃ）で継続す
る。

（３）（ｃ）マークに対応するECC符号が計算され、
マークに追加される。

（３）（ｄ）高度に冗長度を有する符号，例えばマー
ク内の各ビットの一つの“0"ビットと一つの“1"ビット
との両方によって表されているマンチェスタの符号化ア
ルゴリズムを使用してマークは符号化される。（ECC部
はマンチェスタにより符号化されているもの，あるいは
符号化されていないものとすることができる。） （３）（ｅ）マークは、そのポインタ238によって指
示された動的情報リスト130内の当該位置に書き込まれ
る。

（３）（ｆ）動的情報リストポインタ238によって指
示された位置は制御装置へと読み出され、ちょうど，書
き込まれたばかりの値と比較される。不一致が見出され
ないときには、動的情報リスト130は満足に再新され、
動作はステップ（３）（ｉ）へ進む。不一致が見出され
たときには、欠陥が動的情報リスト130内に見られ、動
作はステップ（３）（ｇ）に進む。

（３）（ｇ）例えば，ビット対のうちのいずれかのビ
ットがすでにプログラムされていれば（“1"の状態），
各ビット対の両ビットを同じ状態へと強制的に設定しよ
うとすることにより，動的情報リストポインタ238によ
って指示された位置は、“この項目を無視する”条件へ
と強制的に設定され、そこで一つの“1"が存在する条件
下で当該ビット対の両ビットには書き込みが行われ、す
でに“0"になっているビット対は“0"のままである。

（３）（ｈ）動的情報リストポインタ238は動的情報
リスト130内の次の位置に進められ、動的情報リスト130
内の次の位置に希望するマークを加えるため、動作はス
テップ（３）（ａ）に戻る。

（３）（ｉ）この点で，希望する入口は満足に動的情
報リスト130に書き込まれる。

いま，動的情報リストポインタ238は、動的情報リス
ト130に対応して次の書き込みブロックへと進む。

“ファイル終了”マークがちょうど，書き込まれたと
ころであるならば、制御装置内で動的情報リスト格納装
置224内の“リスト終了”マークへと“ファイル終了”
が変換され、ステップ（３）（ａ）に進むことによって
“リスト終了”マークは書き出される。

“リスト終了”マークがちょうど，書き込まれたとこ
ろであるならば、書き込み動作は終了し，“動作終了”
状態がシステムで可能にされる。エラー状態が前以て書
き込まれるべき“リスト終了”マークに起因したもので
あるならば、エラー状態もシステムで可能にされる。

さもなければ，ステップ（１）で始まるステップ群内
の特定ステップ，あるいは特定ステップが含まれたステ
ップ（２）に動作は戻る。

読み出し動作 第５図（Ａ）〜（Ｄ）ならびに第４図（Ａ），（Ｂ）
を参照し，読み出し動作は次のステップで実行される。

（４）ユーザデータ部110内のファイル位置の開始を
位置付けることにより，希望するファイルを読み出す準
備をせよ。

（４）（ａ）このステップは、書き込み動作における
ステップ（１）（ａ）と同様である。制御ユニット210
は，ポインタ230内の静的情報リストポインタ234を強制
的に静的情報リストの最初に指示させる。次に,2式の情
報を得るために静的情報が順次，アクセスされる。第１
式目は、情報リスト用格納装置220に備えられている格
納装置140内にデータバス251を介して、読み出されてい
る静的列欠陥リスト150である。第２式目の情報は、ポ
インタ230内で動的情報リストポインタ238に置かれてい
る動的情報リスト130内の開始アドレスである。

（４）（ｂ）希望するファイルに合致する“ファイル
識別”マークが見出されるまで、動的情報リストポイン
タ238は，順次，リスト130を走査するために使用され
る。走査期間中，各“ファイル開始”マークが見出され
ると，データポインタ232は動的情報リストポインタ238
と等しい値に設定される。それゆえ，希望するファイル
に相当する“ファイル開始”マークを備えた動的情報リ
スト130内の当該位置をデータポインタが指示する。

（４）（ｃ）動的情報リストポインタ238は，いまデ
ータポインタと等しい値に設定されていて，ファイルの
“ファイル開始”マークを指示している。

“ファイル終了”マーク，“リスト終了”マーク，あ
るいは無効な入口が見出されるまで，動的情報リストポ
インタ238は，いま，動的情報リスト130を走査するため
に使用される。

“ファイル終了”マークが見出されると、希望される
ファイルはメモリ内で完成している。ファイルの読み出
しは、ステップ（４）（ｄ）から進む。

“リストの終了”あるいは無効な入口が見出される
と、希望されるファイルはメモリ内で不完全である。こ
の場合、動作は終端し、エラー状態はシステムで可能に
される。

（４）（ｄ）動的情報リストポインタ238は、いま，
データポインタと等しい値に設定され、いま，ファイル
の“ファイル開始”マークを指示している。

（４）（ｅ）データポインタは，いま，ファイルの
“ファイル開始”マークのアドレス位置からロードされ
る。

（４）（ｆ）データポインタは，いま，ユーザデータ
部110内の希望するファイルの最初を指示している。

（４）（ｇ）“欠陥マーク”入口あるいは“ファイル
終了”入口が見出されるまで、動的情報リスト130が走
査される。最後に見出された入口は、制御装置内の動的
情報リスト格納装置224内に置かれる。

ファイルの動的情報リスト130内に掲載された最初の
欠陥を位置付けるため，あるいはファイルの欠陥が動的
情報リスト130内に現れない場合には，ファイルのファ
イルマーク終了を位置付けるため，“ファイル開始”マ
ーク，“ファイル識別”マーク，ならびに“項目無視”
マーク上を，この動作は単に飛び越えるものである。

（４）（ｈ）制御装置は、いま、第１のデータブロッ
クを読み出すため準備され、ステップ５に進む。

（５）次の過程は，ファイル内の各データブロックを
読み出すために実行される。

（５）（ａ）読み出しブロックは，ユーザデータ部11
0から読み出しブロックバッファ266へ読み出される。

（５）（ｂ）読み出しブロック位置のアドレス（デー
タポインタ232内で見出された）は、各リスト（現在の
欠陥は格納領域220内に置かれている。）からの現在の
欠陥のアドレス部と比較される。いずれかのリストから
の現在の欠陥のアドレスが読み出しブロックアドレス
（予め定められたデータアクセスシーケンスにおける）
より先に進むと，当該リストの次の入口が取り出され，
動作は直接，このステップ（５）（６）の最初に戻る。

（５）（ｃ）いずれかのリストからの現在の欠陥，あ
るいは“ファイル終了”マークのアドレスが読み出しブ
ロック位置のアドレスと一致すると，ステップて（５）
（ｄ）に進むことにより欠陥の取扱いは初期設定され
る。さもなければ，ステップ（５）（ｆ）に進むことに
より，読み出しブロックバッファ266の内容はステージ
ングバッファ264に転送される。

（５）（ｄ）欠陥あるいはファイルマークは、ブロッ
ク位置に一致するものとして見出されている。その欠陥
形式が決定され、データが欠陥領域を飛び越えるように
データ操作ユニット250がデータをステージするため制
御ユニット210からデータ操作ユニット250に信号を送出
する。

実施例において、データが読み出しバッファ266から
ステージングバッファ264に転送されるに伴って、欠陥
セルに相当するデータ列内の正しい位置で，データ操作
ユニット250はデータを除去する。見出される欠陥の形
式に依存して，ステップ（５）（ｅ）（１）〜（５）
（ｅ）（４）の一つを実行することにより，この動作が
実行される。これらのステップは，優先度の高い順に掲
載してある。

（５）（ｅ）（１）次の“欠陥”が“ファイル終了”
マークであるならば、マークによって指示されたビット
アドレス以上の点で、読み出しブロックバッファ266内
のデータは現在のファイルの一部ではない。“ファイル
終了”の位置の前で読み出しブロックバッファ内に現れ
るデータが，読み出しブロックバッファ266からステー
ジングバッファ264へ転送される。この動作期間中にス
テージングバッファが満たされると、その内容は空にさ
れ、システムI/Oバッファ262へ追加される。前の転送の
後にデータがステージングバッファ内に残っているなら
ば、このデータはステージングバッファから転送され、
システムI/Oバッファに追加される。

読み出し動作が終了し、動作完了状態がシステムで可
能とされる。

（５）（ｅ）（２）次の欠陥が行欠陥，あるいは現在
の読み出しブロック位置と一致することが見出されてい
る消去ブロック欠陥であるならば、欠陥を超えて最初の
読み出しブロックへデータポインタ232が進む。静的列
欠陥ポインタ236は静的列欠陥リスト150の最初へと再初
期設定され、ステップ（５）（ａ）の条件下で処理は続
行する。

（５）（ｅ）（３）次の欠陥が書き込みブロック欠陥
であるとすれば、ポインタ232は次の読み出しブロック
（欠陥を超えた）へと進む。静的列欠陥ポインタ236は
静的列欠陥リスト150の最初へ再初期設定され、ステッ
プ（５）（ａ）の条件下処理が続行する。

（５）（ｅ）（４）次の欠陥がビット欠陥，あるいは
列欠陥であるならば、欠陥はブロックの内部に存在す
る。欠陥のあるセルの位置の前に読み出しブロックバッ
ファ266内へは現れるデータは、読み出しブロックバッ
ファから転送され、ステージングバッファ264内のデー
タに追加される。

この動作期間中にステージングバッファが満たされる
と，その内容が空にされ、システムI/Oバッファ262へ追
加される。

次に最初の欠陥が検出された場所に相当する位置のビ
ットは、読み出しブロックバッファ266から除去され
る。

次に，他のビット欠陥あるいは列欠陥がこの書き込み
ブロックに影響する場合には、処理はステップ（５）
（ｂ）に戻る。

（５）（ｆ）処理されていない欠陥，あるいは現在の
読み出しブロックに関連した“ファイル終了”マークが
存在していないならば、ここから読み出し動作が続行す
る。

読み出しブロックバッファ266内に残されているデー
タが転送され、ステージングバッファ264に追加され
る。この動作期間中にステージングバッファが満たされ
ると，その内容は空にされ、システムI/Oバッファ262へ
追加される。

全てのデータがステージングバッファに転送された
後、データポインタ232が増分され、ステップ（５）
（ａ）に進めることにより次の位置で読み出しは続行す
る。

記述されている本発明の種々の様相の実施例は好まし
い実施例であるとはいえ、その変形が可能であるものと
当業者は理解されよう。それゆえ、本発明は特許請求の
範囲に記述されている範囲内で保護されるものである。

【図面の簡単な説明】

第１図は、制御装置の制御下でメモリデバイスのシステ
ムを示す図である。 第２図は、EEpromメモリアドレス内に存在する可能性の
ある種々の欠陥形式を示す系統図である。 第３図（Ａ）は、本発明の一実施例によるメモリ構成を
示す図である。 第３図（Ｂ）は、本発明の他の実施例による代替のメモ
リ構成を示す図である。 第４図（Ａ）はユーザメモリ，静的情報リスト，ならび
に動的情報リストの間の連鎖を示す図である。 第４図（Ｂ）は制御装置内のバッファ内に置かれた静的
欠陥リストを示す系統図である。 第５図（Ａ）は、メモリアレイの書き込み動作、ならび
に読み出し動作を実施するために実装された制御装置の
内部に存在する機能ブロック示す回路ブロック系統図で
ある。 第５図（Ｂ）は、制御装置の情報リスト格納ブロックの
内部に備えられた要素を示す図である。 第５図（Ｃ）は、制御装置のポインタブロックの内部に
備えられた要素を示す図である。 第５図（Ｄ）は、制御装置のデバイス操作ユニットブロ
ックの内部に備えられた要素を示す図である。 10,12……メモリデバイス 20……制御装置 30……アドレス／データバス 40……制御バス 50……システムアドレス／データバス 60……システム制御バス 100……メモリアレイ（メモリセル） 102……単一セル 104,106……列欠陥 109……消去ブロック 110……ユーザメモリ（ユーザデータ部） 112……塊 120……静的情報リスト 130……動的情報リスト 140……静的列欠陥リスト格納装置 142,152……タグ 150……静的列欠陥リスト 151……開始アドレス 210……制御ユニット 220……情報リスト格納装置 222……静的情報リスト格納装置 224……動的情報リスト格納装置 230……ポインタ 232……データポインタ 234……静的情報リストポインタ 236……静的列欠陥リストポインタ 238……動的情報リストポインタ 240……比較器 250……データ操作ユニット 251……出力データバス 253……出力アドレスバス 255……出力制御バス 262……システムI/Oバッファ 264,265……ステージングバッファ 266……書き込み／読み出しブロックバッファ DC1,DC2……列欠陥 D1,D2……欠陥

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ディー．ノーマン アメリカ合衆国、95120 カリフォルニ ア州 サン ホセ、ペブルウッド コー ト 6656 (56)参考文献 特開 平１−177656（ＪＰ，Ａ) 特開 昭60−209999（ＪＰ，Ａ) 特開 昭58−216457（ＪＰ，Ａ) 特開 昭49−29739（ＪＰ，Ａ) 米国特許3755791（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/16 G11C 16/02 H01L 21/82 H01L 27/10

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】シーケンシアルデータを格納するための固
   体メモリシステムであって、 複数のメモリセルにより形成されたメモリアレイと、 前記メモリアレイのデータ部で、データファイルを格納
   するためのものであり、前記データ部は予め定められた
   順序にしたがってアクセス可能なメモリ部分をもつデー
   タ部と、 前記メモリアレイ中の第１の情報リストであり、前記情
   報リストは前記データ部のすでに検出された欠陥の順序
   立てられたディレクトリを含み、各欠陥は１または２以
   上の欠陥メモリセルであり欠陥の形式により分類可能で
   あり、そして前記順序立てられたディレクトリは各々の
   欠陥の位置と形式を前記データ部中の前記メモリセルの
   前記予め定められた順序にしたがってリストする第１の
   情報リストと、 制御装置であり、前記データ部中の前記メモリセルへ前
   記予め定められた順序のアクセスは、前記第１の情報リ
   ストを順次参照しながら各々の欠陥位置においてその欠
   陥形式に適切な複数の欠陥メモリセルを跳び越えるよう
   に前記メモリアレイのアクセス動作を制御するためにメ
   モリアレイに接続されている制御装置とを含む、固体メ
   モリシステム。
2. 【請求項２】請求項１記載のシーケンシアルデータを格
   納するための固定メモリシステムにおいて、各欠陥の形
   式は、行欠陥、消去ブロック欠陥、書き込みブロック欠
   陥、ならびにビット欠陥を含む固体メモリシステム。
3. 【請求項３】請求項２記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、前記第１の
   情報リストはさらに、 データブロックの予め定められた順序にしたがって列欠
   陥をリストするものであって、かつ、列欠陥形式の予め
   検出された欠陥が順序付けられたサブディレクトリを備
   え、かつ、 制御装置は予め検出された欠陥を飛び越えたときに列欠
   陥の順序付けられたサブディレクトリに順次、応答可能
   である固体メモリシステム。
4. 【請求項４】請求項２記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、 前記第１の情報リストは、 データ部の予め定められた順序にしたがって列欠陥をリ
   ストするものであり、列欠陥形式の予め検出された欠陥
   が順序付けられたサブディレクトリと、 サブディレクトリの一つ以上の項目を格納するため制御
   装置内に置かれたバッファと を備え、かつ、 前記制御装置は前もって検出された欠陥を飛び越えたと
   きに列欠陥の順序付けられたサブディレクトリに順次、
   応答可能である固体メモリシステム。
5. 【請求項５】請求項１記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、さらに 前記メモリアレイ中の第２の情報リストであり前記制御
   装置で管理され、 前記第２のリストは前記データ部内に格納されているフ
   ァイルの順序立てられたディレクトリと前記ファイルに
   書き込み中に検出された欠陥を含み 前記ファイルと欠陥の前記順序立てられたディレクトリ
   は前記データ部の前記予め定められた順序に従って前記
   ファイルと欠陥をリストするものであり、 ここにおいて、 前記制御装置は、予め検出された欠陥を飛び越しのため
   の第１のリストと前記ファイル書き込み中に検出された
   欠陥を飛び越すための第２のリストに順次応答しなが
   ら、前記データ部のメモリセルを前記予め定められた順
   序に従ってアクセスする固体メモリシステム。
6. 【請求項６】請求項５記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、 前記複数のメモリセルには前記予め定められた順序で第
   １および第２の終端を持つ、アドレスが割りつけられて
   おり、 前記第１の情報リストは第１の終端からメモリセルを占
   有して、そこから延長するものであり、 前記データ部は実質的に第１の情報リストに近接して、
   そこから延長可能なものであり、そして 前記第２の情報リストは第２の終端からメモリセルを占
   有して、そこから延長可能なものである固体メモリシス
   テム。
7. 【請求項７】請求項５記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、 前記複数のメモリセルは第１および第２の終端を持ち、
   予め定められた順序で複数のアドレスが割りつけられて
   おり、 前記データ部は第１の終端を占有し、そこから延長可能
   なものであり、 前記第１の情報リストは第２の終端を占有し、そこから
   延長するものであり、そして 前記第２の情報リストは実質的に第１の情報リストに近
   接し、そこから延長可能である固体メモリシステム。
8. 【請求項８】請求項５記載のシーケンシアルデータを格
   納するための固体メモリシステムにおいて、前記制御装
   置は、 制御手段と、 前記制御手段により制御されたポインタ手段であり、前
   記データ部の現在のアクセス位置、前記第１の情報リス
   ト、列欠陥の前記サブディレクトリ、ならびに前記第２
   の情報リストを示すものであり、 前記メモリアレイ内の現在の欠陥のアドレスを保持する
   ため、前記制御手段によって制御された格納手段と、 データ部内の現在のアドレスが現在の欠陥の一つと一致
   するか否かを決定するための比較手段と、および データ部のデータアクセスが欠陥を跳び越えるようにデ
   ータをステージングするため、前記制御手段によって制
   御されたデータ操作手段とを備える固体メモリシステ
   ム。
9. 【請求項９】請求項１〜８記載の固体メモリシステムで
   あって、前記メモリアレイはEEpromあるいはフラッシュ
   形EEpromであるシーケンシアルデータを格納するための
   固体メモリシステム。
10. 【請求項１０】請求項１〜８記載の固体メモリシステム
    であって、前記メモリアレイは制御装置に対して脱着可
    能に接続されたものであるシーケンシアルデータを格納
    するための固体メモリシステム。
11. 【請求項１１】固体メモリアレイ内でメモリセルの欠陥
    を取り扱う方法において、 予め定められた順序にしたがって各メモリセルへアドレ
    スを割り付けるステップと、 メモリをアクセスする前にメモリアレイの欠陥のある第
    １のセットを検出し、そして前記第１のセット内で各欠
    陥のアドレスおよび形式を決定するステップと、 前記メモリアレイに前記第１のセットの欠陥を、各検出
    された欠陥はアドレスと形式によりラベルされ、前記予
    め定められた順序にしたがって配列され格納するステッ
    プと、および 前記順序にしたがって配列された第１のリストを参照し
    ながら、前記メモリアレイにアクセスするときに前記欠
    陥形式に適応した複数のメモリセルを跳び越えるように
    するステップと、 を含む固体メモリアレイ内でメモリセルの欠陥を取り扱
    う方法。
12. 【請求項１２】請求項11記載の固体メモリアレイ内でメ
    モリセルの欠陥を取り扱う方法において、 メモリアレイをアクセスするステップは、１ブロックご
    とに順次、メモリアレイへデータを書き込むステップ、
    書き込みブロックにデータの書き込まれた後であって次
    のブロックの書き込み前に各書き込みブロック内のデー
    タを検証するステップ、ならびにメモリアレイへの書き
    込み期間中に欠陥を跳び越えるステップから成り立ち、 区分アドレスを備えるとともに、メモリアレイに書き込
    まれたファイルの識別をするファイルマーカの第２の順
    序付けられたリストをメモリアレイ内に格納するステッ
    プと、 書き込みブロック内のデータを検証する際に故障による
    各書き込みブロック内の欠陥を検出するとともに、故障
    した書き込みブロックを跳び越えるステップと、 予め定められた順序にしたがってファイルマーカおよび
    故障した書き込みブロックが順序付けられるように、第
    ２の順序付けられたリスト内に故障した書き込みブロッ
    クのアドレスを格納するステップと、 から成る固体メモリアレイ内でメモリセルの欠陥を取り
    扱う方法。
13. 【請求項１３】請求項11記載の固体メモリアレイ内でメ
    モリセルの欠陥を取り扱う方法において、メモリアレイ
    をアクセスするステップは、 １ブロックごとに順次、メモリアレイからデータを読み
    出すステップ、およびメモリアレイからの読み出し期間
    中に欠陥を跳び越えるステップから成り立ち、 欠陥形式に適した複数のメモリを跳び越えられるよう
    に、予め検出された欠陥の第１の順序付けられたリス
    ト、ならびに故障した書き込みブロックの第２の順序付
    けられたリストの両方を参照することにより欠陥を跳び
    越えるステップ を備えた固体メモリアレイ内でメモリセルの欠陥を取り
    扱う方法。