JP3145104B2 - 半導体メモリにおいて欠陥を取り扱うデバイスと方法 - Google Patents
半導体メモリにおいて欠陥を取り扱うデバイスと方法Info
- Publication number
- JP3145104B2 JP3145104B2 JP27759690A JP27759690A JP3145104B2 JP 3145104 B2 JP3145104 B2 JP 3145104B2 JP 27759690 A JP27759690 A JP 27759690A JP 27759690 A JP27759690 A JP 27759690A JP 3145104 B2 JP3145104 B2 JP 3145104B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- data
- list
- defects
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
- G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
いはフラッシュ形EEpromメモリのような不揮発性メモリ
内のシーケンシアルデータをアクセスするとともに、そ
の内部の欠陥を取り扱う簡易な方式に関する。
2次元アレイを備えた集積回路(以後,ICと称する)デ
バイスとして形成されている。各セルには記憶状態を示
す導通状態のひとつに設定することができる一個のトラ
ンジスタを備えている。
およびディジタルシステムは代表的に磁気ディスク駆動
装置を使用している。
さらに高精度運動をする機構部品が必要であるという欠
点がある。その結果、ディスク駆動装置は堅ろう性に欠
ける上、構造が複雑であり、さらにかなりの量の電力を
消費するのに加えて信頼性に問題が起こりがちである。
ードオンリーメモリ(以後,ROMと称する。)、プログラ
マブルリードオンリーメモリ(以後,PROMと称す
る。)、紫外線消去形PROM(以後,UVEPROMと称す
る。)、電気消去形プログラマブルリードオンリーメモ
リ(以後,EEpromと称する。),ならびにフラッシュ形E
Epromのような固体メモリデバイスは上記欠点が除去さ
れている。
リ内容を保持するために一定の電力か必要である。その
結果、RAMは代表的に一時動作形の記憶装置として使用
されている。
不揮発性の固体メモリである。電力を遮断した後でさえ
も、これらのメモリはそれらのメモリ内容を保持してい
る。しかしながら、ROMおよびPROMには、再プログラム
することが不可能である。UVROMは電気的に消去できな
い。一方、EEpromおよびフラッシュ形EEpromには他に、
電気的書き込み可能(プログラマブル)であるととも
に、消去が可能であるという利点がある。それにもかか
わらず、各消去/プログラムサイクルごとにデバイスが
受ける耐力関連応力のゆえに、従来のEEpromならびにフ
ラッシュ形EEpromは限られた寿命を有している。フラッ
シュ形EEpromデバイスの耐力は与えられたプログラム/
消去サイクル数だけ耐える能力である。EEpromならびに
フラッシュ形EEpromデバイスの耐力を制限する物理現象
はデバイスの活性誘電体膜内に電子を捕獲するものであ
る。
動ゲートに電子が注入される。同様に、消去期間中に
は、誘電体界面を通して浮動ゲートから消去ゲートへ電
子が抽出される。両者とも、ある程度の電子は誘電体界
面によって捕獲される。捕獲された電子は,引続き実行
されるプログラム/消去サイクル内に印加電界に対して
逆へ作用をし、それによってプログラムされた状態での
閾値電圧の低い値へ移動させ、かつ、消去された状態で
の閾値電圧を高い値へ移動させる。これは“0"状態と
“1"状態との間の閾値電圧の“窓”における傾斜形終端
に見られる。ほぼ1×104のプログラム/消去回数を超
えると、窓の終端はの読み出し回路に対して十分悪影響
を与えるようにシビアになる。もしサイクルを継続すれ
ば、遂には誘電体が破壊して回復不能な故障に至る。こ
れは、代表的には1×106回と1×107回との間で発生
し、デバイスの真性破壊として知られたものである。か
くして、使用に際してはメモリアレイ内に欠陥が立ち上
がる傾向を有し、代表的にはデバイスは103〜104回の書
き込み/消去サイクルの後には信頼できなくなる。慣例
的には、半永久的なデータの記憶,あるいはプログラム
が必要であるが、再プログラミングが要求されることが
あるような応用にも、EEpromならびにフラッシュ形EEpr
omが使用されている。メモリデバイス内の物理的欠陥
は、欠陥のあるセルを生じさせる。欠陥のあるセル内に
記憶されているデータは、常に正しくないものになる。
RAMおよび磁気ディスクのような従来のメモリデバイス
においては、製造過程で生ずる物理的欠陥は工場におい
て訂正されている。
リにおいては通常,実施されている。製造後に発見され
た,これら欠陥のあるセルは棄てられ、アレイ内ではこ
れらの冗長セルが再配置される。再配置は、通常、工場
内で実際の配線によって行われる。そこで、デバイスは
完全であるとみなされ、後の通常の動作期間内に現れる
物理的欠陥に起因する欠陥デバイスを交換する準備はほ
とんど、あるいは全くなされていない。限られた数のラ
ンダムエラーを訂正するエラー訂正コード(以後,ECCと
称する。)を使用した方式に、エラー訂正は主として依
存するものである。
は、同様に、製造後に最初に検出された欠陥を処理しな
ければならない。したがって、ECCは限られた数のラン
ダムエラーを訂正するために使用できるものである。し
かしながら、これらのデバイスの性質は,セルの故障が
読み出しサークルによって大きくは影響されないけれど
も、書き込み/消去サイクルと増加させるに伴って、デ
バイスはそれだけ多くのセル故障を有するようになると
いうものである。多くの書き込み/消去サイクルが実施
されるような応用に、デバイスが使用されるならば、累
積される欠陥セルからのエラーは最後にECCを圧倒し、
デバイスを信頼できないものにしてしまう。
とも2つの観点から,EEpromデバイスに対しては不適切
である。第1に大急ぎで欠陥を検出し,かつ,取り扱う
ための有効な手段が存在しない。第2に、欠陥のある行
列を交換するために冗長行列を使用するような方式は有
効なものではない。この方式については,行あるいは列
がわずかひとつの欠陥ビットを含んでいる場合でさえ
も、すべての行あるいは列が棄てられ,再配置されてい
る。これは極めて単純な欠陥管理方式であるが、廃品に
なってしまったメモリビットの数は各欠陥に対して極め
て重要である。この方式は、初期欠陥の高い実例として
EEpromデバイスには受け入れられない。さらに、新しい
欠陥が検出されて再配置が行われる場合には、さらに多
くの行と列とを配置する必要があり、結果的には事実
上、メモリサイズを減少させてしまう。
る他の方式は,ディスク内で欠陥再配置をするのと同様
な方式を使用するものである。通常のディスクシステム
においては,媒体はシリンダとセクタとに分割され,セ
クタはデータを格納する基本ユニットである。ディスク
の動作を管理し、欠陥の再配置を取り扱うために制御装
置が使用されている。使用前に、欠陥を再配置するため
には媒体を初期設定(あるいはフォーマット化)しなけ
ればならない。システムは種々のセクタに分割されてい
る。欠陥を含むセクタが識別され,悪いものとしてマー
クが付けられ、システムによって使用すべきではないも
のとされる。これは,種々の方法で実施される。インタ
ーフェース用制御装置によって使用されるべきディスク
の特定部分上には欠陥地図の表が格納されている。通
常,欠陥地図の表は駆動簿内,およびデータセクタのヘ
ッダ欄内の両方に置かれている。
て,悪いセクタは悪いものとしてマークされている。欠
陥がある一つのアドレスに存在する場合,そこに通常,
格納されているデータは代替位置に置かれる。代替セク
タの要求に対して,システムではある特定間隔,あるい
は特定位置に予備セクタを割り当てている。
して代替セクタを置くかについての性能上の問題点を与
えるものである。また,代替セクタ再配置は,残りのデ
ータでは順に行う必要性はない。
た,複雑で,高価な制御装置が,この種の欠陥管理を取
り扱うのに必要である。
13日に出願し,出願番号が第337,566号で“フラッシュ
形EEpromシステム”と題する同時継続中の特許出願に開
示されている。この出願は,本出願の同一譲渡人に対し
て譲渡され、その開示内容を参照文献としてあげてお
く。
提供することは、本発明の目的である。
で、低価格のメモリシステムを提供することは,本発明
の他の目的である。
はフラッシュ形EEpromシステムを提供することは、本発
明の他の目的である。
とができる固体メモリシステムを提供することは,本発
明の他の目的である。
ケンシアルデータを書き込むためのみの簡易な構成で,
低価格の制御装置を提供することは,本発明の他の目的
である。
ケンシアルデータを書き込み、かつ、読み出すためのみ
の簡易な構成で、低価格の制御装置を提供することは、
本発明の他の目的である。
ならびにフラッシュ形EEpromシステムのような固体メモ
リシステムの改善によって成就され、さらに欠陥を有し
ていてさえも、固定メモリに信頼度高く、低価格でシー
ケンシアルデータを格納するために使用できるように、
欠陥を格納するために使用できるように、欠陥を簡単,
かつ,有効に取り扱うことができる技術によって成就さ
れる。
造のEEpromデバイス,あるいはフラッシュ形EEpromデバ
イスの内部にシーケンシアルデータを格納することにあ
る。実例は、データロギング,音声あるいは映像のデー
タ応用に存在している。デバイスは、磁気テープカセッ
トあるいはフロッピーディスクと同様な機能の,取り外
し可能な構造のフォーマットのものである。
のである点にあり、さらに現場の記録装置によって要求
される操作が多くないという点にある。各データファイ
ルが長いシーケンシアル書き込み形成によって全ファイ
ルの累積として書き込まれ、ランダムアクセス法による
ものではないため、ならびに最後に書き込まれたデータ
の後に新しいファイルが付加されているため、制御装置
には単純に付加操作をすることのみが必要とされる。他
の実装方式では、シーケンシアル読み出し操作をするこ
とのみが必要である。必要に応じて、かかる機能を有す
る制御装置を備えた他のシステムにメモリ媒体を装着す
ることにより、消去ならびに初期設定のような,他の機
能を付加することができる。
分配することにより、それぞれの制御装置の構成を簡易
化することができる。
すことにより,メモリデバイスの欠陥リストをデータの
順に順次並べることができる。メモリ位置のデータアク
セスに沿って欠陥リストを走査しているので、欠陥リス
ト内の現在の入口を単に順次,検査することにより位置
の完全な状態をチェックすることができる。
はフラッシュ形EEpromメモリアレイのような固体メモリ
は、ユーザデータ部ならびに第1の情報リスト部に分割
されている。
タを格納するために使用される。第1の情報リストに
は、以前に検出された欠陥の索引簿を備えている。
次,並べられている。制御装置がユーザデータ部をアク
セスする一方で,制御装置は第1の情報リスト内に掲載
されている欠陥を参照している。欠陥を含む位置は,跳
び越えている。ユーザデータ部および欠陥リストの両方
が順次,ならべられているため,リスト上の次の欠陥に
対応して一つの欠陥を処理した後に,ユーザメモリ内の
次の位置へ順次,ステップするとともに,リストからの
次欠陥アドレスと次位置アドレスを比較するため、制御
装置によるアドレス指示および参照の作業が簡易化され
ている。
列欠陥の順序付けられたリストと、以前に検出された他
の欠陥の順序付けられたリストとを備えている。両方の
欠陥リストは、ユーザメモリへの書き込み時,ならびに
ユーザメモリからの読み出し時に参照される。
の情報リストへと分割されている。このリストは制御装
置により保持され、ユーザデータ部分に書き込まれたフ
ァイルの順序付けられた索引簿と、書き込み期間中にユ
ーザデータ部内で検出された欠陥とを備えたものであ
る。第2の情報リストは、掲載されている欠陥を含む位
置が跳び越えられているような読み出し動作において、
制御装置により第1のリストとともに順序付けられて参
照されている。
を取り扱う方法は,メモリに対して順序付けられたアド
レス付けを行うシステムを割当て,ファイルをメモリに
書き込み始める前にメモリ内の欠陥を検出し、欠陥アド
レスと欠陥形式とから成る第1のリストをメモリ内へ格
納し、メモリをアクセスする一方で欠陥を跳び越えるた
めの第1のリストを参照するステップを備えたものであ
る。
ータファイルをメモリへ書き込み,データファイルのメ
モリファイルマーカ内で第2の順序付けられたリスト内
へデータファイルを格納し、各書き込み動作を検証し,
書き込み検証における故障において検出された欠陥を飛
び越え、第2の順序付けられたリスト内で検出された欠
陥アドレス,ならびに欠陥形式を格納するステップを備
えたものである。
セサのインテリジェンスを必要としないでも,簡易で,
かつ,低価格の制御装置の構成を可能としEEpromあるい
はフラッシュ形EEprom,ならびに他の固体メモリデバイ
スに特有の欠陥を取り扱うことができるものである。
に関連して記載された実施例の次の記述から理解されよ
う。
本実施例において、アドレス/データバス30および制御
バス40を介して制御装置20によって管理されている,一
つ以上の不揮発性EEpromメモリデバイス,あるいはフラ
ッシュEEpromのメモリデバイス10,12から成り立つ。制
御バス40は種々の制御信号,クロック信号,ならびにも
し存在すれば種々のハンドシェーク信号を輸送するもの
である。他の実施例において、上記バスのうちのあるも
のは多重バスに結合てきるか、単一目的のバスに分離で
きる。制御装置20,それ自身は,システムアドレス/デ
バイスバス50およびシステム制御バス60を介して大規模
システム(示されていない。)に接続されている。大規
模システムはマイクロプロセサを基にしたシステム,あ
るいはデータ収集システムのような他のディジタルシス
テムとすることができる。上述したように,代表的には
システムはシーケンシアルデータを記録するために使用
され、したがって、制御装置20は、メモリデバイス10,1
2上で単に書込み動作および/あるいは読出し動作をす
るために要求されるにすぎない。EEpromメモリデバイス
あるいはフラッシュ形EEpromメモリデバイス10,12はシ
ステムから取外して,初期設定および消去などの他の動
作を行うため、他の全機能を備えたシステムに再接続す
ることができる。“多状態EEprom読み出し/書き込み回
路および技術”と題して1989年4月13日に米国に特許出
願された同時継続中の発明では、種々の動作をすること
ができるEEpromシステムが開示されている。その開示を
参照文献として引用する。
次元アレイを示す図である。メモリアレイ100は10,12の
ようなメモリデバイスの格納部である。最初にメモリア
レイを使用する前に,磁気ディスク内でのフォーマット
のものとおおよそ同様な初期設定過程によって、現存す
る欠陥が処理されている。
に欠陥が可能である。102のような単一セルに欠陥のあ
るときには、ビット欠陥が発生する。列を構成する全セ
ルが短絡したとき、104,106のような列欠陥が発生す
る。同様にして、行を構成する全セルが不動作状態にな
ったとき、行欠陥が発生する。システム的性質の形式の
欠陥もある。例えば、系統的に4行より成るブロック
は、フラッシュによって同時期に消去される。消去ブロ
ックが消去し損じたか、あるいはその中の多数のセルに
欠陥があったならば、消去ブロック109のような消去ブ
ロックの全体に欠陥があるものと宣言される。同様に、
書き込みおよび読み出しは、通常同時にデータの塊で実
行される。一例は、64ビットの書き込み/読み出しブロ
ック(あるいは塊)である。ひと塊の内部のあるビット
が正しい書き込みをし損じると、塊112のようなセル塊
の全体に欠陥があるものと宣言される。
ラッシュ形EEpromデバイスの性質は、書き込み/読み出
しサイクルとともに、より多くのセル故障を有するよう
になる傾向にある。ECCは、書き込み動作と読み出し動
作とのちょうど中間に生ずる限られた数のランダムエラ
ーを訂正するために使用されている。しかしながら、使
用に伴って累積される欠陥セルに起因するエラーは、遂
にはECCを圧倒し、デバイスを使用不能にしてしまう。
本発明の一つの重要な特徴は、大急ぎでこれらの欠陥を
検出し,かつ,取り扱うシステム能力にある。欠陥セル
は、正しく書き込む作用を損なうことによって検出され
る。欠陥セルであることが識別されるや否や、直ちに、
メモリをアクセスしている期間内に制御装置は欠陥位置
を跳ばし、欠陥リストへ新しい欠陥を追加する。従来の
エラー訂正方式に加えて、この動的な欠陥の取扱は大幅
に信頼性を増加させ、デバイスの寿命を伸長させるもの
である。
ンシアルデータ,あるいはセミシーケンシアルデータを
格納することに関するものである。メモリアレイ内の欠
陥を管理する際には、メモリをアクセスしている期間
に、発見された欠陥を掲載し,かつ,掲載された欠陥を
参照する必要があり、これによってアレイ内のこれら欠
陥によって占有された位置を使用するのを避けることが
できる。
に3部分に分割される。ユーザデータ部,すなわちユー
ザメモリ110はメモリアレイ10の一端(すなわち底部)
から満たされる。他の2部分は、メモリアレイ100の他
端(頂部)に位置している。第1の部分は,静的情報リ
スト120が置かれている。この部分は,メモリデバイス
の初期設定の際に固定された大きさを有する。第2部分
は、第1の部分が終了した位置から始まり、ここには動
的情報リスト130が置かれている。
納するものである。
の際に既知の欠陥についての情報に加えて、動的情報リ
ストの開始アドレスを備えている。初期設定時に静的情
報リストに書き込まれ、検出されている追加欠陥が新し
いリストに組み込まれるときとしての次の初期設定時ま
で変化しないでいる。
り後にユーザデータ部110の書き込み履歴を記録するも
のである。書き込み履歴は制御装置20によって保持さ
れ、書き込み検証期間中に見出された欠陥に加えて、ユ
ーザデータ部110内に書き込まれているデータファイル
の索引簿(ファイルマーカ)である。
モリ空間を共用するものとみなすことができる。ユーザ
データ部110メモリアレイ100の一端(すなわち,底部か
ら上へ)から満たされるのに伴って,空白のメモリ空間
をちょうど中間に残して、動的情報リスト130は他端
(すなわち,丁度,上から下)から満たされる。このよ
うな方法で,ユーザデータ部および動的情報リスト部の
可変サイズに適合するように許容値が設定去れている。
2つの部分が合致する場合には、メモリ容量が完全に満
たされ、それ以上にデータを書き込むことはできない。
端(すなわち,底面)へ静的情報リスト120が書き込ま
れている代替え構成を示す図である。ユーザデータ部11
0は、静的情報リスト120が終了する位置から上方に延長
している。動的情報リスト130は、メモリアレイ100の頂
部から開始している。
まれているデータがシーケンシアルであるという要求事
項にある。これによって,追加動作としての書き込み動
作を制限することによって、アドレス指定を簡易化する
ことができる。
に新しいファイルを追加しなければならない。この構造
によって,静的情報リスト120および動的情報リスト130
の両者に対して順序付けられたリストを作成することが
できる。その結果、アドレス指定と欠陥追跡とが大幅に
簡易化される。
列構造形メモリセルの2次元アレイである。メモリアレ
イ100は,一端から他端へと規定のシーケンスで満たさ
れる。本実施例において、メモリ空間には一行ずつ満た
される。第3図(A)を参照した実例においては、第1
列内のセルから出発する最低位行を横切ってデータが満
たされる。行が満たされたとき、再び第1列内のセルか
ら出発する次の上の行にデータが移動する。メモリ空間
の最上位行から出発し、下方へ一行ずつ満たされる点を
除けば、静的情報リスト120および動的情報リスト130の
内容は、同様の方法でメモリ空間を満たしている。
論は互換性があるものと理解されよう。かくして、メモ
リ列を一列ずつ満たすものに議論を適用可能である。事
実、2次元アレイはランダムにアクセスできるので、前
もって記述されている順序でメモリを満たすことができ
る。
ある。
120,ならびに動的情報リスト130の内容を系統的に示す
図である。説明を明確化するため、メモリアレイ100の
3つの部分は、それぞれ底面の位置から出発し、頂面の
位置で終了する3つの線形メモリアレイとして系統的に
示してある。ユーザデータ部110,静的情報リスト120,な
らびに動的情報リスト130上の現在のアクセス位置は,
それぞれ矢印101,103,105によって示されている。
に、欠陥が存在するか否かについてメモリアレイが試験
される。検出された欠陥は,磁気ディスクのフォーマッ
ト化における欠陥とおおよそ同様にして、初期設定過程
によって処理される。初期設定は工場において行うこと
ができる。基本的に,種々の欠陥やそれらの形式を位置
付けるために、メモリテスタが使用される。この段階で
ユーザデータ部110内で検出された欠陥は,それがユー
ザデータ部内で発生する順番で,静的情報リスト120内
へ記録される。
式の欠陥D1,D2がユーザデータによって指定されたユー
ザメモリ110において検出されたならば,ユーザメモリ1
10を満たす予め定められたシーケンスによって指示され
た順序にしたがって、欠陥アドレスが静的情報リスト12
0内に記録される。欠陥形式に関する情報も,同時に各
掲載欠陥アドレスに対応するタグ142として記録され
る。
レベルで処理される。かくして、全ての静的欠陥アドレ
スは一つのリストとして静的情報リスト120上に,ユー
ザデータ部110に現れる順序にしたがって配置される。
それゆえ、このの静的列欠陥は、周期的にリスト120内
に現れる。ユーザデータ部110をアクセスしている期間
中、リスト内に掲載されている欠陥を跳び越えるため、
制御装置20によって静的情報リスト120は参照されてい
る。
の欠陥の残りのものから分離され、かつ、別の静的列欠
陥リスト150(第4図(B)参照。)内に置かれてい
る。これは、初期設定時に実施される。リスト150は列
欠陥の順序付けられた副索引簿であり、メモリアレイ10
0内に存在する静的情報リスト120の一部であるとみなす
ことができる。第2図に関連して記述されているよう
に、列欠陥け104,106はユーザデータ部110内の列を横切
って切断したものである。メモリが一行ずつ満たされる
ならば、同一列位置の各行で列欠陥が見出される。これ
らの欠陥はしばしば,規則的に現れるので、リスト120
内で重複して周期的に上記列欠陥を明らかにする代わり
に、別の静的列欠陥リスト150内に上記列欠陥が収集さ
れている。ユーザデータ部110のアクセス期間中、静的
列欠陥リスト150および静的情報リスト120内に掲載され
た他の欠陥は、両者とも、掲載された全ての欠陥を跳び
越えるため、制御装置20によって参照される。
れているので、静的列欠陥リスト150は部分的、あるい
は好ましくは全面的制御装置内へバッファされ、書き込
み動作あるいは読み出し動作を実行する前に、容易にア
クセスするため、格納装置140内へ置かれている。この
ようにして、メモリデバイス10内に置かれた静的情報リ
ストから常に、列欠陥を取り出さなくとも、制御装置20
内で列欠陥リストを迅速,かつ,効果的にアクセスする
ことができる。格納装置140内にも存在する。静的列欠
陥リスト150内の現在の位置は、矢印141によって示され
ている。
き込まれるのに伴って、メモリアレイ100内の欠陥の存
在しうる位置上に静的情報リスト120を置かないように
注意しなければならない。静的情報リスト120が存在す
る場所で欠陥を取り扱う一つの方法は、情報リストの欠
陥位置をマークするのに加えて、情報リストを符号化す
るために高度な冗長度を有する符号を使用するものであ
る。このようにして、情報リスト内の現在の位置が欠陥
であると指定している符号が、当該欠陥位置に書き込ま
れているならば、それがいささか悪い程度のものであっ
ても、上記位置は欠陥であるものと認識される。かくし
て、制御装置では、リスト120に対応した場所で欠陥が
検出された位置に静的情報リストを置くことを避け、符
号を使って欠陥であるとされている位置もマークしてい
る。このようにして、リスト120に対応する位置が静的
情報を読み出すために引き続きアクセスされるならば、
制御装置は悪い位置を検出し、悪い位置を跳び越えるこ
とができる。情報リスト内の欠陥を取り扱う他の方法に
は、冗長リストを使用すること,ならびに記述されてい
る方式によって取り扱うことができない高度に欠陥のあ
るデバイスを棄てることが含まれる。
準備状態になる。例えば、第4図(A)を参照すると、
制御装置は、動的情報リスト130内にファイルの開始ア
ドレスを置き、ファイルの内容を順次、ユーザメモリ11
0へ書き込み始める。
か、あるいは書き込み検証故障期間に見出されたかに依
存して、欠陥は2つの方法で取り扱われる。ユーザデー
タ部110内のそれぞれの新しい位置に書き込みが行われ
る前に、当該新位置が欠陥と合致するか否かを調べるた
め、静的情報リスト120が調べられる。DC1あるいはD1の
ような欠陥が存在する場合、欠陥位置を跳び越えてデー
タは次の良好な位置に書き込まれる。それぞれの書き込
みは、検証ステップに引き続いて実行される。書き込み
−検証機能を備えて改良されたEEpromデバイス,あるい
はフラッシュ形EEpromデバイスは,同時継続中の米国特
許出願,第337,579号においても開示され、その関連部
分を参照文献としてあげておく。
は、当該位置に欠陥があるものと宣言され、データは次
の良好な位置へ書き込まれる。
き込み−検証−故障”欠陥アドレスは動的情報リスト13
0内に格納される。再び、動的情報リスト130はメモリア
レイ100内の欠陥が発生しうる位置上に置いてはならな
い。欠陥が発生しうる位置を避ける技術は,以前に記述
されている静的情報リストのものと類似している。
10の書き込み履歴を効果的に記録する。動的情報リスト
130は、ファイルマーカ(アドレスおよび/あるいはフ
ァイルの識別子)の順序付けられたリストと、ファイル
を書き込む過程で見出され、リストに嵌め込まれた欠陥
のアドレスとを備えている。書き込み動作は順次、行わ
れるため、書き込まれたファイルのアドレスおよび/あ
るいはファイルの識別子を指定するファイルマーカと、
欠陥アドレスとの両者は、自動的に、ユーザデータ部11
0内で発生した順序にしたがって置かれる。
タグ152は、アドレスがファイルマーカを参照するもの
であるか、あるいはある形の欠陥を参照するものである
かの識別を行う。実例として挙げたファイルマーカは、
リスト開始,リスト終了,ファイル開始,ファイル終
了,ならびにファイル識別子から成り立っている。
て,動的情報リスト内の情報は、引き続き行われる読み
出し動作と消去動作とにおいて使用される。
動作と読み出し動作とを実施するため、制御装置の内部
での機能ブロックを示す系統の回路ブロック図である。
置220と,ポインタ230と,比較器240と,データ操作ユ
ニット250とから成り立つ。第1図に示すように,シス
テムアドレス/データバス50とシステム制御バス60とを
介して、制御装置20は大規模システムと通信している。
また、制御装置は出力データバス251と、出力アドレス
バス253と,出力制御バス255とを介して、メモリデバイ
ス10,12と脱着可能に接続されている。
220に備えられた要素を示す図である。ひとつの要素
は、静的情報リスト120から再生された項目を格納する
ために使用されている静的情報リスト格納装置222であ
る。特に、欠陥処理の期間中,格納装置222は現在の静
的欠陥のアドレスと形式とを格納するために使用されて
いる。
置140である。最初の書き込み動作,あるいは読み出し
動作の前に、制御装置へバッファされている列欠陥の部
分リスト,あるいは好ましくは完全なリストを格納する
ために、静的列欠陥リスト格納装置140が使用される。
第3の要素は、動的情報リスト130から再生された項目
を格納するために使用されている動的情報リスト格納装
置224である。
備えられている要素を示す図である。この要素はデータ
ポインタ232と,静的情報リストポインタ234と,静的列
欠陥リストポインタ236と,動的情報リストポインタ238
とを備えている。ポインタ232,234,236,238は、それぞ
れユーザデータ部110と,静的情報リスト120と,静的列
欠陥リスト140と,動的情報リスト130とをアクセスする
ためのアドレスを保持するものである。
ック250に備えられた要素を示す図である。データ操作
ユニット250は,制御ユニット210(第5図(A)参照の
制御下におかれている。データ操作ユニット250はシス
テムI/Oバッファ262と,ステージングバッファ264と,
書き込み/読み出しブロックバッファ266とから成り立
つ。
50からのデータはステージングバッファ264においてス
テージされる前にシステムI/Oバッファ262のバッファデ
ータによってバッファされる。ユーザデータ110に書き
込むための書き込み/読み出しブロックバッファ266に
よってバッファされたデータの各書き込みブロックを、
ステージングバッファはセットアップする。ユーザデー
タ部110内の欠陥のあるセルに相当する書き込みブロッ
ク内の各場所に,ステージングバッファ265は“0"を挿
入する。書き込みブロックデータが適切にセットアップ
された後、データバス251を介してユーザデータ部に書
き込まれるように、書き込みブロックデータは送出され
ている。
された読み出しブロックデータは,データバス251を介
して書き込み/読み出しブロックバッファ266に送られ
る。そこで、読み出しブロックデータは、ステージング
バッファ264へバッファされる。基本的に、ステージン
グバッファ264へバッファされる。基本的に,ステージ
ングバッファ264は、書き込み動作期間中のそれの逆動
作をする。ユーザデータ部110内の欠陥のあるセルに相
当する読み出しブロック内で,それぞれの場所を無視す
ることにより、ステージングバッファは読み出しブロッ
クデータを詰め込む。次に、詰め込まれた読み出しデー
タは、システムアドレス/データバス50を介して送出さ
れる前に、システムI/Oバッファ262によってバッファさ
れる。書き込み動作および読み出し動作を行うため,制
御装置20とメモリ装置10との間でデータと信号と順序付
ける作業は、次のセクションに記載されている。記述の
利便性を考え、メモリセルが消去されているときには、
それが“0"の状態であるものとし、プログラムされてい
るか,あるいは書き込まれているときは“1"の状態であ
るものとする。多値メモリセルの場合には、“1"の状態
は最も多くプログラムされている状態であるものとす
る。
を参照して,書き込み動作は次のステップにしたがって
実行される。
ファイルを書き込む準備を実施せよ。
的情報リストポインタ222へ、強制的に,静的情報リス
ト120の最初を指示させている。次に,2式の情報を得る
ため、静的情報が順次,アクセスされる。第1式目は、
データバス251を介して情報リスト格納装置220内に備え
られたバッファ140へ読み出された静的列欠陥リスト150
である。第2式目の情報は,ポインタ230内の動的情報
リストポインタ238内に置かれた動的情報リスト130の開
始アドレス151である。
次,リスト130を走査するため、動的情報リストポイン
タ238が使用される。走査期間中に各“ファイル終了”
マークが現れると、データポインタ232がファイルマー
クのアドレス領域からロードされる。
ァイルの終了を指示しているデータポインタ232は、必
要に応じて、ファイルの開始に適切な次のアドレス境界
に進められる。
ている“リスト終了”の入口は、ステップ(3)(g)
に記述されるような,引き続き実行される動作期間中,
これを強制的に無視するため、重畳して書き込まれる。
30内の次の順の位置へと進められる。この位置で、デー
タポインタ232の内容に等しく設定されたマークのアド
レス領域とともに,“ファイル開始”マークはリストへ
書き込まれる。次に、下記のステップ(3)に記述され
ている過程を使って、ファイル識別子(例えば,ファイ
ル番号,あるいはファイル名)とともに“ファイル識
別”マークが書き込まれる。次に,第1の書き込み検証
欠陥を格納するため、あるいはファイルの書き込み期間
中に検証エラーが見出されない場合には“ファイル終
了”マークを格納するため、準備として動的情報リスト
ポインタが次に進められる。
び静的列欠陥リストポインタ236のそれぞれは、それぞ
れのリスト(すなわち,第1のリストはデータポインタ
232内のアドレスより大きいか,あるいはこれに等しい
アドレスを備えたものである。)内の現在の欠陥点にお
いて指示をしているように,静的情報リストポインタ23
4および静的列欠陥リストポインタ236が進められる。
み出すことにより,これは達成される。
データバス251を介して静的情報リスト格納装置222内へ
読み出される。すでに,静的列欠陥リスト150は格納装
置140内にある。欠陥アドレスを備えた両リスト120,150
からの各項目は,比較器240によってデータポインタ内
の現在のアドレスと比較される。現在のアドレスに等し
いか、あるいはこれより大きい欠陥アドレスが現れたな
らば、リスト120,150に対応するそれぞれのポインタ23
4,236の進むのを停止する制御ユニット210に比較器240
から信号を送出する。
き込む準備状態にあり、ステップ(2)に進む。
むために,次の過程が実行される。
ータが,システムI/Oバッファ262から制御装置のデータ
操作ユニット250内のステージングバッファ264へ複写さ
れる。書き込みブロックバッファ266は、空の状態へと
初期設定される。
前に,位置のアドレス(データポインタ232内で見出さ
れた)は動的欠陥リストポインタ238内のアドレスと比
較される。一致が得られない場合には、空いたメモリ空
間がまだ入手可能であり、動作はステップ(2)(c)
へと進む。一致が得られた場合には、メモリは満たされ
ており、ユーザデータの書き込みは早期に終了し、“リ
スト終了”マークは、ステップ(3)に記述されている
ような方法で、動的欠陥リスト130の現在位置で書き込
まれ、動作が終了し,“エラー状態”条件がシステムに
戻る。
タポインタ232内に置かれる各リストから得られる現在
の欠陥のアドレス部と比較される。いずれからのリスト
から得られる現在の欠陥のアドレスが,書き込みブロッ
クアドレス(予め定められたデータアクセスシーケンス
における)より先に進むと、当該リストの次の入口が取
出され、動作は直接,ステップ(2)(b)に戻る。
陥のアドレスが書き込みブロック位置のアドレスに一致
するとステップ(2)(e)へ進ことにより欠陥の取扱
いが初期設定される。
とにより、データブロックが書き込みブロックの位置に
書き込まれる。
ものと見出されている。その欠陥形式が決定され、デー
タが欠陥領域を跳び越えるように,データ操作ユニット
250がデータをステージするように制御ユニット210から
データ操作ユニット250に信号を送出する。実施例にお
いて、データ操作ユニット250,特にステージングバッフ
ァ264は、欠陥セルに相当するデータ列内の正しい位置
に“0"を挿入する。現在のブロック内に格納できないデ
ータ部は制御装置内に保持され、次のブロックの最初に
挿入される。見出される欠陥の形式に依存して、ステッ
プ(2)(e)(1)〜(2)(e)(3)のひとつを
実行することによって、この動作が実行される。
陥が現在の書き込みブロック位置に一致するものと見出
されるならば、データポインタ232は欠陥を越えて第1
の書き込みブロックに進められる。列欠陥ポインタは列
欠陥リストの最初へと初期設定され、処理はステップ
(2)(b)で続行する。
あれば、欠陥のある書き込みブロックは跳び越され、そ
こにデータは書き込まれない。
され、処理はステップ(2)(b)で続行する。
がブロックの内部に存在すれば、欠陥のあるセルの位置
の前に置かれている書き込みブロック内に現れるデータ
は、ステージングバッファ264から転送され、書き込み
ブロックバッファ266内のデータに追加される。
ダミービットは書き込みブロックバッファ(すなわち,
“0"ビット)内へ挿入される。
き込みブロックに影響を与える場合には、処理はステッ
プ(2)(b)へ戻る。
みブロック内に他の既知の欠陥は存在しない。下記のよ
うな方法で,書き込みブロックバッファ266からデータ
ブロックを書き込むための試みがなされる。
データビットが転送され、書き込みブロックバッファが
満たされるまで、書き込みブロックバッファ266にデー
タビットが追加される。
指示していて,それゆえに書き込みブロックバッファを
満たすのに十分なビット数がステージングバッファ264
内に得られないならば、書き込みブロックバッファが満
たされるまで,ダミービット(すなわち,“0"ビット)
が書き込みブロックバッファに追加される。続く措置
は,この立場に立って実施される。“ファイル終了”状
態は,制御装置内に設定される。書き込みブロックを満
たすために使用される第1のダミービットのビットアド
レスを指示している。“ファイル終了”マーカは、制御
装置内の動的情報リスト格納装置238内に格納される。
書き込みブロックバッファ内のすべてのビットがダミー
ビットであるならば、ブロックが書き込まれず、動作は
ステップ(2)(g)(1)に進む。
266内のデータは、データポインタ232によって指示され
ているユーザデータ部110内のメモリ位置に書き込まれ
る。
ことができ、検証の結果に応じて適当なステップが実行
される。検証か実行されないならば、検証が成功してい
るとはいえ、動作が進む。
それゆえ,ユーザデータ部内の位置へデータブロックが
満足に書き込まれているならば,このステップが実行さ
れる。
ァイル終了”マークを動的情報リスト130へ書き込むた
めに、動作はステップ(3)(a)に進む。
まれたビットに相当するデータ操作ユニット250内で,
システムI/Oバッファ262内のこれらのビットは,いま,
システムI/Oバッファから除去される。
的,あるいは非同期的に,容易,かつ,形式的に実施さ
れる。
能な書き込みブロックを指示するように進められる。
する準備状態にあり、ステップ(2)(a)に戻る。
れ、それゆえ、ユーザデータ部110へ書き込まれている
データブロックが駄目なものになっているならば、この
ステップが実行される。
アされる。
欠陥タグ152と結合するとともに,それらを動的情報リ
スト格納装置224へ置くことによって、書き込みブロッ
ク欠陥マークが発生する。
て、書き込みブロック欠陥は動的情報リスト130に書き
込まれる。それに続いて、データポインタ232が進めら
れ、動作はステップ(2)(a)から続行する。
0への追加を記述している。欠陥マークあるいはファイ
ルマークが書き込まれている書き込みブロックを,動的
情報リストポインタが指示しているものと仮定してい
る。さらに、これらのステップでは,書き込まれるべき
マークがタグおよびアドレスから集められ,制御装置内
の動的情報リスト格納装置224内にあるものと仮定す
る。
高度に冗長度が与えられているので、入口を読み出す際
に見出される可能性のある多くの符号は、“この入口を
無視する”条件を示している。例えば、複数ビットのう
ちの一つは0であり、他のビットは“1"でなければなら
ない(マンチェスタの符号化)のような入口で、一対の
ビットとして各情報ビットが符号化されているという条
件下で、入口における情報の全て,あるいは一部が符号
化されているという要求によって上記動作は実施され
る。情報リストの入口から読み出された特定数のビット
対を超えたビット対が、期待された逆の状態であるとい
うよりも、同一状態であるとすると、入口は“この入口
を無視する”条件を満足する。
ポインタ232と比較される。動的リストポインタがデー
タポインタを通過していたとすると(すなわち,データ
と動的情報リスト130との間に衝突が起こってい
る。)、全ての書き込みは即刻,終了し,“書き込み故
障メモリ満杯”状態がシステムに対して可能にされる。
示されている書き込みブロック位置が読み出され、すべ
ての“0"(正しく消去された)条件に対して書き込みブ
ロック位置が試験される。もし、書き込みブロック位置
が正しく消去されていないならば“この入口を無視す
る”入口としてこの位置をマークするため、ステップ
(3)(g)に動作が進む。さもなければ、当該位置は
正しく消去され、動作はステップ(3)(c)で継続す
る。
マークに追加される。
ク内の各ビットの一つの“0"ビットと一つの“1"ビット
との両方によって表されているマンチェスタの符号化ア
ルゴリズムを使用してマークは符号化される。(ECC部
はマンチェスタにより符号化されているもの,あるいは
符号化されていないものとすることができる。) (3)(e)マークは、そのポインタ238によって指
示された動的情報リスト130内の当該位置に書き込まれ
る。
示された位置は制御装置へと読み出され、ちょうど,書
き込まれたばかりの値と比較される。不一致が見出され
ないときには、動的情報リスト130は満足に再新され、
動作はステップ(3)(i)へ進む。不一致が見出され
たときには、欠陥が動的情報リスト130内に見られ、動
作はステップ(3)(g)に進む。
ットがすでにプログラムされていれば(“1"の状態),
各ビット対の両ビットを同じ状態へと強制的に設定しよ
うとすることにより,動的情報リストポインタ238によ
って指示された位置は、“この項目を無視する”条件へ
と強制的に設定され、そこで一つの“1"が存在する条件
下で当該ビット対の両ビットには書き込みが行われ、す
でに“0"になっているビット対は“0"のままである。
リスト130内の次の位置に進められ、動的情報リスト130
内の次の位置に希望するマークを加えるため、動作はス
テップ(3)(a)に戻る。
報リスト130に書き込まれる。
ト130に対応して次の書き込みブロックへと進む。
ころであるならば、制御装置内で動的情報リスト格納装
置224内の“リスト終了”マークへと“ファイル終了”
が変換され、ステップ(3)(a)に進むことによって
“リスト終了”マークは書き出される。
ろであるならば、書き込み動作は終了し,“動作終了”
状態がシステムで可能にされる。エラー状態が前以て書
き込まれるべき“リスト終了”マークに起因したもので
あるならば、エラー状態もシステムで可能にされる。
の特定ステップ,あるいは特定ステップが含まれたステ
ップ(2)に動作は戻る。
を参照し,読み出し動作は次のステップで実行される。
位置付けることにより,希望するファイルを読み出す準
備をせよ。
ステップ(1)(a)と同様である。制御ユニット210
は,ポインタ230内の静的情報リストポインタ234を強制
的に静的情報リストの最初に指示させる。次に,2式の情
報を得るために静的情報が順次,アクセスされる。第1
式目は、情報リスト用格納装置220に備えられている格
納装置140内にデータバス251を介して、読み出されてい
る静的列欠陥リスト150である。第2式目の情報は、ポ
インタ230内で動的情報リストポインタ238に置かれてい
る動的情報リスト130内の開始アドレスである。
識別”マークが見出されるまで、動的情報リストポイン
タ238は,順次,リスト130を走査するために使用され
る。走査期間中,各“ファイル開始”マークが見出され
ると,データポインタ232は動的情報リストポインタ238
と等しい値に設定される。それゆえ,希望するファイル
に相当する“ファイル開始”マークを備えた動的情報リ
スト130内の当該位置をデータポインタが指示する。
ータポインタと等しい値に設定されていて,ファイルの
“ファイル開始”マークを指示している。
るいは無効な入口が見出されるまで,動的情報リストポ
インタ238は,いま,動的情報リスト130を走査するため
に使用される。
ファイルはメモリ内で完成している。ファイルの読み出
しは、ステップ(4)(d)から進む。
と、希望されるファイルはメモリ内で不完全である。こ
の場合、動作は終端し、エラー状態はシステムで可能に
される。
データポインタと等しい値に設定され、いま,ファイル
の“ファイル開始”マークを指示している。
“ファイル開始”マークのアドレス位置からロードされ
る。
部110内の希望するファイルの最初を指示している。
終了”入口が見出されるまで、動的情報リスト130が走
査される。最後に見出された入口は、制御装置内の動的
情報リスト格納装置224内に置かれる。
欠陥を位置付けるため,あるいはファイルの欠陥が動的
情報リスト130内に現れない場合には,ファイルのファ
イルマーク終了を位置付けるため,“ファイル開始”マ
ーク,“ファイル識別”マーク,ならびに“項目無視”
マーク上を,この動作は単に飛び越えるものである。
クを読み出すため準備され、ステップ5に進む。
読み出すために実行される。
0から読み出しブロックバッファ266へ読み出される。
タポインタ232内で見出された)は、各リスト(現在の
欠陥は格納領域220内に置かれている。)からの現在の
欠陥のアドレス部と比較される。いずれかのリストから
の現在の欠陥のアドレスが読み出しブロックアドレス
(予め定められたデータアクセスシーケンスにおける)
より先に進むと,当該リストの次の入口が取り出され,
動作は直接,このステップ(5)(6)の最初に戻る。
るいは“ファイル終了”マークのアドレスが読み出しブ
ロック位置のアドレスと一致すると,ステップて(5)
(d)に進むことにより欠陥の取扱いは初期設定され
る。さもなければ,ステップ(5)(f)に進むことに
より,読み出しブロックバッファ266の内容はステージ
ングバッファ264に転送される。
ク位置に一致するものとして見出されている。その欠陥
形式が決定され、データが欠陥領域を飛び越えるように
データ操作ユニット250がデータをステージするため制
御ユニット210からデータ操作ユニット250に信号を送出
する。
ステージングバッファ264に転送されるに伴って、欠陥
セルに相当するデータ列内の正しい位置で,データ操作
ユニット250はデータを除去する。見出される欠陥の形
式に依存して,ステップ(5)(e)(1)〜(5)
(e)(4)の一つを実行することにより,この動作が
実行される。これらのステップは,優先度の高い順に掲
載してある。
マークであるならば、マークによって指示されたビット
アドレス以上の点で、読み出しブロックバッファ266内
のデータは現在のファイルの一部ではない。“ファイル
終了”の位置の前で読み出しブロックバッファ内に現れ
るデータが,読み出しブロックバッファ266からステー
ジングバッファ264へ転送される。この動作期間中にス
テージングバッファが満たされると、その内容は空にさ
れ、システムI/Oバッファ262へ追加される。前の転送の
後にデータがステージングバッファ内に残っているなら
ば、このデータはステージングバッファから転送され、
システムI/Oバッファに追加される。
能とされる。
の読み出しブロック位置と一致することが見出されてい
る消去ブロック欠陥であるならば、欠陥を超えて最初の
読み出しブロックへデータポインタ232が進む。静的列
欠陥ポインタ236は静的列欠陥リスト150の最初へと再初
期設定され、ステップ(5)(a)の条件下で処理は続
行する。
であるとすれば、ポインタ232は次の読み出しブロック
(欠陥を超えた)へと進む。静的列欠陥ポインタ236は
静的列欠陥リスト150の最初へ再初期設定され、ステッ
プ(5)(a)の条件下処理が続行する。
列欠陥であるならば、欠陥はブロックの内部に存在す
る。欠陥のあるセルの位置の前に読み出しブロックバッ
ファ266内へは現れるデータは、読み出しブロックバッ
ファから転送され、ステージングバッファ264内のデー
タに追加される。
と,その内容が空にされ、システムI/Oバッファ262へ追
加される。
ットは、読み出しブロックバッファ266から除去され
る。
ブロックに影響する場合には、処理はステップ(5)
(b)に戻る。
読み出しブロックに関連した“ファイル終了”マークが
存在していないならば、ここから読み出し動作が続行す
る。
タが転送され、ステージングバッファ264に追加され
る。この動作期間中にステージングバッファが満たされ
ると,その内容は空にされ、システムI/Oバッファ262へ
追加される。
後、データポインタ232が増分され、ステップ(5)
(a)に進めることにより次の位置で読み出しは続行す
る。
い実施例であるとはいえ、その変形が可能であるものと
当業者は理解されよう。それゆえ、本発明は特許請求の
範囲に記述されている範囲内で保護されるものである。
ムを示す図である。 第2図は、EEpromメモリアドレス内に存在する可能性の
ある種々の欠陥形式を示す系統図である。 第3図(A)は、本発明の一実施例によるメモリ構成を
示す図である。 第3図(B)は、本発明の他の実施例による代替のメモ
リ構成を示す図である。 第4図(A)はユーザメモリ,静的情報リスト,ならび
に動的情報リストの間の連鎖を示す図である。 第4図(B)は制御装置内のバッファ内に置かれた静的
欠陥リストを示す系統図である。 第5図(A)は、メモリアレイの書き込み動作、ならび
に読み出し動作を実施するために実装された制御装置の
内部に存在する機能ブロック示す回路ブロック系統図で
ある。 第5図(B)は、制御装置の情報リスト格納ブロックの
内部に備えられた要素を示す図である。 第5図(C)は、制御装置のポインタブロックの内部に
備えられた要素を示す図である。 第5図(D)は、制御装置のデバイス操作ユニットブロ
ックの内部に備えられた要素を示す図である。 10,12……メモリデバイス 20……制御装置 30……アドレス/データバス 40……制御バス 50……システムアドレス/データバス 60……システム制御バス 100……メモリアレイ(メモリセル) 102……単一セル 104,106……列欠陥 109……消去ブロック 110……ユーザメモリ(ユーザデータ部) 112……塊 120……静的情報リスト 130……動的情報リスト 140……静的列欠陥リスト格納装置 142,152……タグ 150……静的列欠陥リスト 151……開始アドレス 210……制御ユニット 220……情報リスト格納装置 222……静的情報リスト格納装置 224……動的情報リスト格納装置 230……ポインタ 232……データポインタ 234……静的情報リストポインタ 236……静的列欠陥リストポインタ 238……動的情報リストポインタ 240……比較器 250……データ操作ユニット 251……出力データバス 253……出力アドレスバス 255……出力制御バス 262……システムI/Oバッファ 264,265……ステージングバッファ 266……書き込み/読み出しブロックバッファ DC1,DC2……列欠陥 D1,D2……欠陥
Claims (13)
- 【請求項1】シーケンシアルデータを格納するための固
体メモリシステムであって、 複数のメモリセルにより形成されたメモリアレイと、 前記メモリアレイのデータ部で、データファイルを格納
するためのものであり、前記データ部は予め定められた
順序にしたがってアクセス可能なメモリ部分をもつデー
タ部と、 前記メモリアレイ中の第1の情報リストであり、前記情
報リストは前記データ部のすでに検出された欠陥の順序
立てられたディレクトリを含み、各欠陥は1または2以
上の欠陥メモリセルであり欠陥の形式により分類可能で
あり、そして前記順序立てられたディレクトリは各々の
欠陥の位置と形式を前記データ部中の前記メモリセルの
前記予め定められた順序にしたがってリストする第1の
情報リストと、 制御装置であり、前記データ部中の前記メモリセルへ前
記予め定められた順序のアクセスは、前記第1の情報リ
ストを順次参照しながら各々の欠陥位置においてその欠
陥形式に適切な複数の欠陥メモリセルを跳び越えるよう
に前記メモリアレイのアクセス動作を制御するためにメ
モリアレイに接続されている制御装置とを含む、固体メ
モリシステム。 - 【請求項2】請求項1記載のシーケンシアルデータを格
納するための固定メモリシステムにおいて、各欠陥の形
式は、行欠陥、消去ブロック欠陥、書き込みブロック欠
陥、ならびにビット欠陥を含む固体メモリシステム。 - 【請求項3】請求項2記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、前記第1の
情報リストはさらに、 データブロックの予め定められた順序にしたがって列欠
陥をリストするものであって、かつ、列欠陥形式の予め
検出された欠陥が順序付けられたサブディレクトリを備
え、かつ、 制御装置は予め検出された欠陥を飛び越えたときに列欠
陥の順序付けられたサブディレクトリに順次、応答可能
である固体メモリシステム。 - 【請求項4】請求項2記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、 前記第1の情報リストは、 データ部の予め定められた順序にしたがって列欠陥をリ
ストするものであり、列欠陥形式の予め検出された欠陥
が順序付けられたサブディレクトリと、 サブディレクトリの一つ以上の項目を格納するため制御
装置内に置かれたバッファと を備え、かつ、 前記制御装置は前もって検出された欠陥を飛び越えたと
きに列欠陥の順序付けられたサブディレクトリに順次、
応答可能である固体メモリシステム。 - 【請求項5】請求項1記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、さらに 前記メモリアレイ中の第2の情報リストであり前記制御
装置で管理され、 前記第2のリストは前記データ部内に格納されているフ
ァイルの順序立てられたディレクトリと前記ファイルに
書き込み中に検出された欠陥を含み 前記ファイルと欠陥の前記順序立てられたディレクトリ
は前記データ部の前記予め定められた順序に従って前記
ファイルと欠陥をリストするものであり、 ここにおいて、 前記制御装置は、予め検出された欠陥を飛び越しのため
の第1のリストと前記ファイル書き込み中に検出された
欠陥を飛び越すための第2のリストに順次応答しなが
ら、前記データ部のメモリセルを前記予め定められた順
序に従ってアクセスする固体メモリシステム。 - 【請求項6】請求項5記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、 前記複数のメモリセルには前記予め定められた順序で第
1および第2の終端を持つ、アドレスが割りつけられて
おり、 前記第1の情報リストは第1の終端からメモリセルを占
有して、そこから延長するものであり、 前記データ部は実質的に第1の情報リストに近接して、
そこから延長可能なものであり、そして 前記第2の情報リストは第2の終端からメモリセルを占
有して、そこから延長可能なものである固体メモリシス
テム。 - 【請求項7】請求項5記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、 前記複数のメモリセルは第1および第2の終端を持ち、
予め定められた順序で複数のアドレスが割りつけられて
おり、 前記データ部は第1の終端を占有し、そこから延長可能
なものであり、 前記第1の情報リストは第2の終端を占有し、そこから
延長するものであり、そして 前記第2の情報リストは実質的に第1の情報リストに近
接し、そこから延長可能である固体メモリシステム。 - 【請求項8】請求項5記載のシーケンシアルデータを格
納するための固体メモリシステムにおいて、前記制御装
置は、 制御手段と、 前記制御手段により制御されたポインタ手段であり、前
記データ部の現在のアクセス位置、前記第1の情報リス
ト、列欠陥の前記サブディレクトリ、ならびに前記第2
の情報リストを示すものであり、 前記メモリアレイ内の現在の欠陥のアドレスを保持する
ため、前記制御手段によって制御された格納手段と、 データ部内の現在のアドレスが現在の欠陥の一つと一致
するか否かを決定するための比較手段と、および データ部のデータアクセスが欠陥を跳び越えるようにデ
ータをステージングするため、前記制御手段によって制
御されたデータ操作手段とを備える固体メモリシステ
ム。 - 【請求項9】請求項1〜8記載の固体メモリシステムで
あって、前記メモリアレイはEEpromあるいはフラッシュ
形EEpromであるシーケンシアルデータを格納するための
固体メモリシステム。 - 【請求項10】請求項1〜8記載の固体メモリシステム
であって、前記メモリアレイは制御装置に対して脱着可
能に接続されたものであるシーケンシアルデータを格納
するための固体メモリシステム。 - 【請求項11】固体メモリアレイ内でメモリセルの欠陥
を取り扱う方法において、 予め定められた順序にしたがって各メモリセルへアドレ
スを割り付けるステップと、 メモリをアクセスする前にメモリアレイの欠陥のある第
1のセットを検出し、そして前記第1のセット内で各欠
陥のアドレスおよび形式を決定するステップと、 前記メモリアレイに前記第1のセットの欠陥を、各検出
された欠陥はアドレスと形式によりラベルされ、前記予
め定められた順序にしたがって配列され格納するステッ
プと、および 前記順序にしたがって配列された第1のリストを参照し
ながら、前記メモリアレイにアクセスするときに前記欠
陥形式に適応した複数のメモリセルを跳び越えるように
するステップと、 を含む固体メモリアレイ内でメモリセルの欠陥を取り扱
う方法。 - 【請求項12】請求項11記載の固体メモリアレイ内でメ
モリセルの欠陥を取り扱う方法において、 メモリアレイをアクセスするステップは、1ブロックご
とに順次、メモリアレイへデータを書き込むステップ、
書き込みブロックにデータの書き込まれた後であって次
のブロックの書き込み前に各書き込みブロック内のデー
タを検証するステップ、ならびにメモリアレイへの書き
込み期間中に欠陥を跳び越えるステップから成り立ち、 区分アドレスを備えるとともに、メモリアレイに書き込
まれたファイルの識別をするファイルマーカの第2の順
序付けられたリストをメモリアレイ内に格納するステッ
プと、 書き込みブロック内のデータを検証する際に故障による
各書き込みブロック内の欠陥を検出するとともに、故障
した書き込みブロックを跳び越えるステップと、 予め定められた順序にしたがってファイルマーカおよび
故障した書き込みブロックが順序付けられるように、第
2の順序付けられたリスト内に故障した書き込みブロッ
クのアドレスを格納するステップと、 から成る固体メモリアレイ内でメモリセルの欠陥を取り
扱う方法。 - 【請求項13】請求項11記載の固体メモリアレイ内でメ
モリセルの欠陥を取り扱う方法において、メモリアレイ
をアクセスするステップは、 1ブロックごとに順次、メモリアレイからデータを読み
出すステップ、およびメモリアレイからの読み出し期間
中に欠陥を跳び越えるステップから成り立ち、 欠陥形式に適した複数のメモリを跳び越えられるよう
に、予め検出された欠陥の第1の順序付けられたリス
ト、ならびに故障した書き込みブロックの第2の順序付
けられたリストの両方を参照することにより欠陥を跳び
越えるステップ を備えた固体メモリアレイ内でメモリセルの欠陥を取り
扱う方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US422949 | 1989-10-17 | ||
US07/422,949 US5200959A (en) | 1989-10-17 | 1989-10-17 | Device and method for defect handling in semi-conductor memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03167644A JPH03167644A (ja) | 1991-07-19 |
JP3145104B2 true JP3145104B2 (ja) | 2001-03-12 |
Family
ID=23677073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27759690A Expired - Lifetime JP3145104B2 (ja) | 1989-10-17 | 1990-10-16 | 半導体メモリにおいて欠陥を取り扱うデバイスと方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5200959A (ja) |
EP (1) | EP0424191B1 (ja) |
JP (1) | JP3145104B2 (ja) |
DE (1) | DE69024169T2 (ja) |
Families Citing this family (309)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69034227T2 (de) * | 1989-04-13 | 2007-05-03 | Sandisk Corp., Sunnyvale | EEprom-System mit Blocklöschung |
JP2617026B2 (ja) * | 1989-12-22 | 1997-06-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 障害余裕性メモリ・システム |
JPH0440700A (ja) * | 1990-06-06 | 1992-02-12 | Mitsubishi Electric Corp | カウンタ回路 |
US5363502A (en) * | 1990-06-08 | 1994-11-08 | Hitachi, Ltd. | Hot stand-by method and computer system for implementing hot stand-by method |
JPH0444673A (ja) * | 1990-06-11 | 1992-02-14 | Toshiba Corp | ディスク装置のディフェクティブ情報記録方式 |
GB2251323B (en) * | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
GB2251324B (en) * | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
US6002614A (en) | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5218569A (en) | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5233559A (en) * | 1991-02-11 | 1993-08-03 | Intel Corporation | Row redundancy for flash memories |
US5295255A (en) * | 1991-02-22 | 1994-03-15 | Electronic Professional Services, Inc. | Method and apparatus for programming a solid state processor with overleaved array memory modules |
US5663901A (en) | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5394525A (en) * | 1991-07-16 | 1995-02-28 | Canon Kabushiki Kaisha | Image memorizing device utilizing the significance of unavailable data |
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US5438573A (en) * | 1991-09-13 | 1995-08-01 | Sundisk Corporation | Flash EEPROM array data and header file structure |
FR2683924B1 (fr) * | 1991-11-18 | 1997-01-03 | Bull Sa | Memoire integree, son procede de gestion et systeme informatique en resultant. |
US6347051B2 (en) | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
US5974544A (en) * | 1991-12-17 | 1999-10-26 | Dell Usa, L.P. | Method and controller for defect tracking in a redundant array |
JP3178909B2 (ja) * | 1992-01-10 | 2001-06-25 | 株式会社東芝 | 半導体メモリ装置 |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
JP3485938B2 (ja) * | 1992-03-31 | 2004-01-13 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
KR0121800B1 (ko) * | 1992-05-08 | 1997-11-22 | 사또오 후미오 | 메모리 카드장치 |
JPH05324489A (ja) * | 1992-05-15 | 1993-12-07 | Toshiba Corp | 記憶装置 |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
JP3412839B2 (ja) * | 1992-07-01 | 2003-06-03 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP2647312B2 (ja) * | 1992-09-11 | 1997-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性半導体記憶装置 |
US5479633A (en) * | 1992-10-30 | 1995-12-26 | Intel Corporation | Method of controlling clean-up of a solid state memory disk storing floating sector data |
US5341330A (en) * | 1992-10-30 | 1994-08-23 | Intel Corporation | Method for writing to a flash memory array during erase suspend intervals |
US5357475A (en) * | 1992-10-30 | 1994-10-18 | Intel Corporation | Method for detaching sectors in a flash EEPROM memory array |
US5416782A (en) * | 1992-10-30 | 1995-05-16 | Intel Corporation | Method and apparatus for improving data failure rate testing for memory arrays |
US5471604A (en) * | 1992-10-30 | 1995-11-28 | Intel Corporation | Method for locating sector data in a memory disk by examining a plurality of headers near an initial pointer |
US5740395A (en) * | 1992-10-30 | 1998-04-14 | Intel Corporation | Method and apparatus for cleaning up a solid state memory disk storing floating sector data |
US5535369A (en) * | 1992-10-30 | 1996-07-09 | Intel Corporation | Method for allocating memory in a solid state memory disk |
US5452311A (en) * | 1992-10-30 | 1995-09-19 | Intel Corporation | Method and apparatus to improve read reliability in semiconductor memories |
US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
US5448577A (en) * | 1992-10-30 | 1995-09-05 | Intel Corporation | Method for reliably storing non-data fields in a flash EEPROM memory array |
US5369616A (en) * | 1992-10-30 | 1994-11-29 | Intel Corporation | Method for assuring that an erase process for a memory array has been properly completed |
US5337275A (en) * | 1992-10-30 | 1994-08-09 | Intel Corporation | Method for releasing space in flash EEPROM memory array to allow the storage of compressed data |
US5359570A (en) * | 1992-11-13 | 1994-10-25 | Silicon Storage Technology, Inc. | Solid state peripheral storage device |
JPH06161867A (ja) * | 1992-11-20 | 1994-06-10 | Fujitsu Ltd | 電子機器に設けられたメモリユニットの制御装置 |
US5870520A (en) * | 1992-12-23 | 1999-02-09 | Packard Bell Nec | Flash disaster recovery ROM and utility to reprogram multiple ROMS |
US5715253A (en) * | 1993-02-15 | 1998-02-03 | Lg Semicon Co., Ltd. | ROM repair circuit |
US5581723A (en) * | 1993-02-19 | 1996-12-03 | Intel Corporation | Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array |
US5835933A (en) * | 1993-02-19 | 1998-11-10 | Intel Corporation | Method and apparatus for updating flash memory resident firmware through a standard disk drive interface |
US5586285A (en) * | 1993-02-19 | 1996-12-17 | Intel Corporation | Method and circuitry for increasing reserve memory in a solid state memory disk |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
US5740349A (en) * | 1993-02-19 | 1998-04-14 | Intel Corporation | Method and apparatus for reliably storing defect information in flash disk memories |
US5519843A (en) * | 1993-03-15 | 1996-05-21 | M-Systems | Flash memory system providing both BIOS and user storage capability |
US5388083A (en) * | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
US5479638A (en) * | 1993-03-26 | 1995-12-26 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporation wear leveling technique |
US5522038A (en) * | 1993-04-16 | 1996-05-28 | Micron Technology, Inc. | Testing mapped signal sources |
US5524231A (en) * | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
US5640529A (en) * | 1993-07-29 | 1997-06-17 | Intel Corporation | Method and system for performing clean-up of a solid state disk during host command execution |
US5479609A (en) * | 1993-08-17 | 1995-12-26 | Silicon Storage Technology, Inc. | Solid state peripheral storage device having redundent mapping memory algorithm |
DE4329012A1 (de) * | 1993-08-28 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zur Fehlerprüfung und zur Fehlerkorrektur in Speicherbausteinen |
US5490264A (en) * | 1993-09-30 | 1996-02-06 | Intel Corporation | Generally-diagonal mapping of address space for row/column organizer memories |
SG49632A1 (en) * | 1993-10-26 | 1998-06-15 | Intel Corp | Programmable code store circuitry for a nonvolatile semiconductor memory device |
US5596486A (en) * | 1993-11-10 | 1997-01-21 | Kaman Aerospace Corporation | Hermetically sealed memory or PC card unit having a frame, header and covers in bonded engagement |
US5457606A (en) * | 1993-11-10 | 1995-10-10 | Raymond Engineering Inc. | Hermetically sealed PC card unit including a header secured to a connector |
SE502576C2 (sv) * | 1993-11-26 | 1995-11-13 | Ellemtel Utvecklings Ab | Feltolerant kösystem |
US5860157A (en) * | 1994-01-26 | 1999-01-12 | Intel Corporation | Nonvolatile memory card controller with an optimized memory address mapping window scheme |
US6025966A (en) * | 1994-03-03 | 2000-02-15 | Cirrus Logic, Inc. | Defect management for automatic track processing without ID field |
JPH10500520A (ja) | 1994-03-03 | 1998-01-13 | シーラス ロジック, インコーポレイテッド | Idフィールドなしの自動トラック処理のための欠陥マネジメント |
US5455721A (en) * | 1994-03-03 | 1995-10-03 | Cirrus Logic, Inc. | Method and apparatus for automatic sector pulse generation and split field calculation in disk drives |
KR100278534B1 (ko) * | 1994-03-03 | 2001-01-15 | 로버트 에프. 도나휴 | 테이블 구동 방식의 자동 분할 필드 계산 방법 |
JP3154892B2 (ja) * | 1994-05-10 | 2001-04-09 | 株式会社東芝 | Icメモリカードおよびそのicメモリカードの検査方法 |
US5765175A (en) * | 1994-08-26 | 1998-06-09 | Intel Corporation | System and method for removing deleted entries in file systems based on write-once or erase-slowly media |
US5822256A (en) * | 1994-09-06 | 1998-10-13 | Intel Corporation | Method and circuitry for usage of partially functional nonvolatile memory |
US5696775A (en) * | 1994-09-23 | 1997-12-09 | Cirrus Logic, Inc. | Method and apparatus for detecting the transfer of a wrong sector |
US5809558A (en) * | 1994-09-29 | 1998-09-15 | Intel Corporation | Method and data storage system for storing data in blocks without file reallocation before erasure |
US5754817A (en) * | 1994-09-29 | 1998-05-19 | Intel Corporation | Execution in place of a file stored non-contiguously in a non-volatile memory |
US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
US5563828A (en) * | 1994-12-27 | 1996-10-08 | Intel Corporation | Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays |
JP4148990B2 (ja) * | 1995-01-05 | 2008-09-10 | マクロニクス インターナショナル カンパニー リミテッド | エラー許容データのための不揮発性メモリデバイス |
US5954828A (en) * | 1995-01-05 | 1999-09-21 | Macronix International Co., Ltd. | Non-volatile memory device for fault tolerant data |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
KR100243314B1 (ko) | 1995-04-07 | 2000-02-01 | 윤종용 | 임시 디펙트 리스트를 이용한 에러 로그 방법 |
US5621736A (en) * | 1995-04-12 | 1997-04-15 | Winbond Electronics Corp. | Formatting of a memory having defective cells |
US5758063A (en) * | 1995-05-04 | 1998-05-26 | Micron Technology, Inc. | Testing mapped signal sources |
US6009500A (en) * | 1995-06-07 | 1999-12-28 | Compaq Computer Corporation | Replacement of erroneous firmware in a redundant non-volatile memory system |
JP3782840B2 (ja) | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5845313A (en) * | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US8171203B2 (en) * | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
US6801979B1 (en) | 1995-07-31 | 2004-10-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US5838614A (en) * | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5930815A (en) * | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
GB2291991A (en) * | 1995-09-27 | 1996-02-07 | Memory Corp Plc | Disk drive emulation with a block-erasable memory |
US5875477A (en) | 1995-12-22 | 1999-02-23 | Intel Corporation | Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers |
US5787445A (en) * | 1996-03-07 | 1998-07-28 | Norris Communications Corporation | Operating system including improved file management for use in devices utilizing flash memory as main memory |
US5860082A (en) * | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
US6009537A (en) * | 1996-03-29 | 1999-12-28 | Kabushiki Kaisha Toshiba | Disk wear prevention by relocating data in response to a head slide count |
US5781921A (en) * | 1996-05-06 | 1998-07-14 | Ohmeda Inc. | Method and apparatus to effect firmware upgrades using a removable memory device under software control |
GB9614551D0 (en) * | 1996-07-11 | 1996-09-04 | Memory Corp Plc | Memory system |
US6009536A (en) * | 1996-09-20 | 1999-12-28 | Micron Electronics, Inc. | Method for using fuse identification codes for masking bad bits on memory modules |
US6728825B1 (en) * | 1996-10-15 | 2004-04-27 | Micron Technology, Inc. | Apparatus and method for reducing programming cycles for multistate memory system |
US5956473A (en) * | 1996-11-25 | 1999-09-21 | Macronix International Co., Ltd. | Method and system for managing a flash memory mass storage system |
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
US6411546B1 (en) | 1997-03-31 | 2002-06-25 | Lexar Media, Inc. | Nonvolatile memory using flexible erasing methods and method and system for using same |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US5911054A (en) * | 1997-04-29 | 1999-06-08 | Hewlett Packaged Company | Single-operation list entry update method in mixed bus environments |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
US6034891A (en) * | 1997-12-01 | 2000-03-07 | Micron Technology, Inc. | Multi-state flash memory defect management |
US6076137A (en) | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6108797A (en) * | 1997-12-11 | 2000-08-22 | Winbond Electronics Corp. | Method and system for loading microprograms in partially defective memory |
CN1249585C (zh) | 1997-12-16 | 2006-04-05 | Tdk株式会社 | 闪速存储器系统 |
US5946234A (en) * | 1997-12-18 | 1999-08-31 | Advanced Micro Devices, Inc. | Constant current source programming of electrically programmable memory arrays |
CN1249586C (zh) | 1997-12-22 | 2006-04-05 | Tdk株式会社 | 闪速存储器系统 |
GB9801373D0 (en) | 1998-01-22 | 1998-03-18 | Memory Corp Plc | Memory system |
US6182239B1 (en) * | 1998-02-06 | 2001-01-30 | Stmicroelectronics, Inc. | Fault-tolerant codes for multi-level memories |
US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
US6141768A (en) * | 1998-03-12 | 2000-10-31 | Winbond Electronics Corp. | Self-corrective memory system and method |
US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
US5901082A (en) * | 1998-04-06 | 1999-05-04 | Winbond Electronics Corp. | Endurance testing system for an EEPROM |
US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
AU1729100A (en) | 1998-11-17 | 2000-06-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US6260156B1 (en) | 1998-12-04 | 2001-07-10 | Datalight, Inc. | Method and system for managing bad areas in flash memory |
US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
US6104638A (en) * | 1999-02-26 | 2000-08-15 | Hewlett-Packard Company | Use of erasable non-volatile memory for storage of changing information |
US6141249A (en) * | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
ATE340405T1 (de) | 1999-04-01 | 2006-10-15 | Lexar Media Inc | Raumverwaltung in einem nichtflüchtigen speicher mit hoher kapazität |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
TW463175B (en) * | 2000-03-01 | 2001-11-11 | Winbond Electronics Corp | Memory processing method and system |
US6578157B1 (en) | 2000-03-06 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components |
US7269765B1 (en) * | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
US6438638B1 (en) | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
US7295443B2 (en) | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
US6721843B1 (en) | 2000-07-07 | 2004-04-13 | Lexar Media, Inc. | Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible |
US6567307B1 (en) | 2000-07-21 | 2003-05-20 | Lexar Media, Inc. | Block management for mass storage |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
US7155559B1 (en) | 2000-08-25 | 2006-12-26 | Lexar Media, Inc. | Flash memory architecture with separate storage of overhead and user data |
US6772274B1 (en) | 2000-09-13 | 2004-08-03 | Lexar Media, Inc. | Flash memory system and method implementing LBA to PBA correlation within flash memory array |
US6345001B1 (en) | 2000-09-14 | 2002-02-05 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
US7113432B2 (en) * | 2000-09-14 | 2006-09-26 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
US6650492B2 (en) | 2000-09-28 | 2003-11-18 | Seagate Technology Llc | Self-contained disc drive write authentication test |
US6684289B1 (en) | 2000-11-22 | 2004-01-27 | Sandisk Corporation | Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory |
US6829721B2 (en) * | 2001-02-05 | 2004-12-07 | M-Systems Flash Disk Pioneers Ltd. | Method for recording and storage of system information in multi-board solid-state storage systems |
US6985388B2 (en) | 2001-09-17 | 2006-01-10 | Sandisk Corporation | Dynamic column block selection |
US7170802B2 (en) * | 2003-12-31 | 2007-01-30 | Sandisk Corporation | Flexible and area efficient column redundancy for non-volatile memories |
US20030056141A1 (en) * | 2001-09-18 | 2003-03-20 | Lai Chen Nan | Control method used in and-gate type system to increase efficiency and lengthen lifetime of use |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
GB0123412D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system sectors |
GB0123410D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
JP4122750B2 (ja) * | 2001-10-24 | 2008-07-23 | 沖電気工業株式会社 | 半導体記憶装置および半導体記憶装置のデータ書き込み方法 |
US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
US6871257B2 (en) | 2002-02-22 | 2005-03-22 | Sandisk Corporation | Pipelined parallel programming operation in a non-volatile memory system |
WO2004040586A1 (en) | 2002-10-28 | 2004-05-13 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
US6901498B2 (en) * | 2002-12-09 | 2005-05-31 | Sandisk Corporation | Zone boundary adjustment for defects in non-volatile memories |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
EP1695304A4 (en) | 2003-12-17 | 2011-09-28 | Lexar Media Inc | POINT-OF-SALE ACTIVATION OF ELECTRONIC DEVICES TO AVOID THEFT |
US7173863B2 (en) | 2004-03-08 | 2007-02-06 | Sandisk Corporation | Flash controller cache architecture |
JP2007527579A (ja) * | 2004-02-23 | 2007-09-27 | レクサー・メディア・インコーポレーテッド | セキュリティで保護されたコンパクト・フラッシュ |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) * | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
JP4514028B2 (ja) * | 2004-05-20 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 故障診断回路及び故障診断方法 |
US7558999B2 (en) * | 2004-05-21 | 2009-07-07 | International Business Machines Corporation | Learning based logic diagnosis |
US7380180B2 (en) * | 2004-07-16 | 2008-05-27 | Intel Corporation | Method, system, and apparatus for tracking defective cache lines |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
US7594063B1 (en) * | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
US7509526B2 (en) * | 2004-09-24 | 2009-03-24 | Seiko Epson Corporation | Method of correcting NAND memory blocks and to a printing device employing the method |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
US7454673B2 (en) * | 2005-07-15 | 2008-11-18 | Kyocera Wireless Corp. | Apparatus, system, and method for accessing persistent files in non-execute-in-place flash memory |
US7430145B2 (en) * | 2005-09-16 | 2008-09-30 | Hewlett-Packard Development Company, L.P. | System and method for avoiding attempts to access a defective portion of memory |
US7640424B2 (en) * | 2005-10-13 | 2009-12-29 | Sandisk Corporation | Initialization of flash storage via an embedded controller |
US7634585B2 (en) * | 2005-11-04 | 2009-12-15 | Sandisk Corporation | In-line cache using nonvolatile memory between host and disk device |
US20070106842A1 (en) * | 2005-11-04 | 2007-05-10 | Conley Kevin M | Enhanced first level storage caching methods using nonvolatile memory |
US7379330B2 (en) * | 2005-11-08 | 2008-05-27 | Sandisk Corporation | Retargetable memory cell redundancy methods |
US20070141731A1 (en) * | 2005-12-20 | 2007-06-21 | Hemink Gerrit J | Semiconductor memory with redundant replacement for elements posing future operability concern |
US7441068B2 (en) * | 2006-01-06 | 2008-10-21 | Phison Electronics Corp. | Flash memory and method for utilizing the same |
SG134195A1 (en) * | 2006-01-23 | 2007-08-29 | Phison Electronics Corp | Flash memory and method for utilizing the same |
US7324389B2 (en) * | 2006-03-24 | 2008-01-29 | Sandisk Corporation | Non-volatile memory with redundancy data buffered in remote buffer circuits |
US7394690B2 (en) * | 2006-03-24 | 2008-07-01 | Sandisk Corporation | Method for column redundancy using data latches in solid-state memories |
KR101363965B1 (ko) | 2006-03-24 | 2014-02-18 | 샌디스크 테크놀로지스, 인코포레이티드 | 결함 위치들에 대한 데이터 래치들에 용장 데이터가 버퍼되는 비휘발성 메모리 및 방법 |
US7352635B2 (en) * | 2006-03-24 | 2008-04-01 | Sandisk Corporation | Method for remote redundancy for non-volatile memory |
US7224605B1 (en) | 2006-03-24 | 2007-05-29 | Sandisk Corporation | Non-volatile memory with redundancy data buffered in data latches for defective locations |
WO2007132453A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Distortion estimation and cancellation in memory devices |
WO2007132452A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
KR101202537B1 (ko) * | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
WO2007132456A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
US20080010510A1 (en) * | 2006-06-19 | 2008-01-10 | Tony Turner | Method and system for using multiple memory regions for redundant remapping |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
US20080071981A1 (en) * | 2006-09-20 | 2008-03-20 | Mediatek Inc. | Method of providing defect list for optical disc |
US7716538B2 (en) | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7886204B2 (en) | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7821826B2 (en) | 2006-10-30 | 2010-10-26 | Anobit Technologies, Ltd. | Memory cell readout using successive approximation |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
WO2008068747A2 (en) * | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US8595573B2 (en) * | 2006-12-03 | 2013-11-26 | Apple Inc. | Automatic defect management in memory devices |
US7900102B2 (en) * | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7593263B2 (en) * | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
WO2008087082A1 (en) * | 2007-01-15 | 2008-07-24 | Thomson Licensing | Method and apparatus for recording data into a matrix of memory devices |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
CN101715595A (zh) * | 2007-03-12 | 2010-05-26 | 爱诺彼得技术有限责任公司 | 存储器单元读取阈的自适应估计 |
US7774525B2 (en) * | 2007-03-13 | 2010-08-10 | Dell Products L.P. | Zoned initialization of a solid state drive |
US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
US8001320B2 (en) * | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US8234545B2 (en) * | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US7984329B2 (en) * | 2007-09-04 | 2011-07-19 | International Business Machines Corporation | System and method for providing DRAM device-level repair via address remappings external to the device |
US8174905B2 (en) * | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8527819B2 (en) * | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
US8068360B2 (en) * | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
KR101509836B1 (ko) * | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) * | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) * | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) * | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
JP5273780B2 (ja) * | 2008-06-09 | 2013-08-28 | 株式会社ソニー・コンピュータエンタテインメント | メモリアクセス制御方法及びメモリ制御装置、コンピュータプログラム |
US7924587B2 (en) * | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) * | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) * | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US7924613B1 (en) * | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) * | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8248831B2 (en) * | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8103919B1 (en) * | 2009-01-23 | 2012-01-24 | Xilinx, Inc. | Circuit for and method of repairing defective memory |
US7944729B2 (en) * | 2009-01-28 | 2011-05-17 | Seagate Technology Llc | Simultaneously writing multiple addressable blocks of user data to a resistive sense memory cell array |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8102705B2 (en) * | 2009-06-05 | 2012-01-24 | Sandisk Technologies Inc. | Structure and method for shuffling data within non-volatile memory devices |
US8027195B2 (en) * | 2009-06-05 | 2011-09-27 | SanDisk Technologies, Inc. | Folding data stored in binary format into multi-state format within non-volatile memory devices |
US7974124B2 (en) * | 2009-06-24 | 2011-07-05 | Sandisk Corporation | Pointer based column selection techniques in non-volatile memories |
US20110002169A1 (en) | 2009-07-06 | 2011-01-06 | Yan Li | Bad Column Management with Bit Information in Non-Volatile Memory Systems |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
CN101615145B (zh) * | 2009-07-24 | 2011-12-07 | 中兴通讯股份有限公司 | 一种提高存储器数据缓存可靠性的方法和装置 |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8468294B2 (en) * | 2009-12-18 | 2013-06-18 | Sandisk Technologies Inc. | Non-volatile memory with multi-gear control using on-chip folding of data |
US8725935B2 (en) | 2009-12-18 | 2014-05-13 | Sandisk Technologies Inc. | Balanced performance for on-chip folding of non-volatile memories |
US8144512B2 (en) | 2009-12-18 | 2012-03-27 | Sandisk Technologies Inc. | Data transfer flows for on-chip folding |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8493781B1 (en) | 2010-08-12 | 2013-07-23 | Apple Inc. | Interference mitigation using individual word line erasure operations |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US9342446B2 (en) | 2011-03-29 | 2016-05-17 | SanDisk Technologies, Inc. | Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache |
JP5652333B2 (ja) * | 2011-05-31 | 2015-01-14 | 富士通株式会社 | 記憶装置、ストレージシステム及び記憶装置制御方法 |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
US8892968B2 (en) * | 2011-12-07 | 2014-11-18 | Skymedi Corporation | Bit-level memory controller and a method thereof |
US8959416B1 (en) | 2011-12-16 | 2015-02-17 | Western Digital Technologies, Inc. | Memory defect management using signature identification |
US8842473B2 (en) | 2012-03-15 | 2014-09-23 | Sandisk Technologies Inc. | Techniques for accessing column selecting shift register with skipped entries in non-volatile memories |
US9727417B2 (en) * | 2012-03-29 | 2017-08-08 | Intel Corporation | Chunk redundancy architecture for memory |
US8681548B2 (en) | 2012-05-03 | 2014-03-25 | Sandisk Technologies Inc. | Column redundancy circuitry for non-volatile memory |
US9076506B2 (en) | 2012-09-28 | 2015-07-07 | Sandisk Technologies Inc. | Variable rate parallel to serial shift register |
US9490035B2 (en) | 2012-09-28 | 2016-11-08 | SanDisk Technologies, Inc. | Centralized variable rate serializer and deserializer for bad column management |
US8897080B2 (en) | 2012-09-28 | 2014-11-25 | Sandisk Technologies Inc. | Variable rate serial to parallel shift register |
TWI470431B (zh) * | 2013-06-14 | 2015-01-21 | Phison Electronics Corp | 資料寫入方法、記憶體控制器與記憶體儲存裝置 |
US9671973B2 (en) | 2013-12-20 | 2017-06-06 | Empire Technology Development Llc | Data storage in degraded solid state memory |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9465705B2 (en) * | 2014-04-15 | 2016-10-11 | Infineon Technologies Ag | Processing a target memory |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9934872B2 (en) | 2014-10-30 | 2018-04-03 | Sandisk Technologies Llc | Erase stress and delta erase loop count methods for various fail modes in non-volatile memory |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9224502B1 (en) | 2015-01-14 | 2015-12-29 | Sandisk Technologies Inc. | Techniques for detection and treating memory hole to local interconnect marginality defects |
US10032524B2 (en) | 2015-02-09 | 2018-07-24 | Sandisk Technologies Llc | Techniques for determining local interconnect defects |
US9269446B1 (en) | 2015-04-08 | 2016-02-23 | Sandisk Technologies Inc. | Methods to improve programming of slow cells |
US9564219B2 (en) | 2015-04-08 | 2017-02-07 | Sandisk Technologies Llc | Current based detection and recording of memory hole-interconnect spacing defects |
KR102322299B1 (ko) * | 2015-06-08 | 2021-11-08 | 주식회사 엘엑스세미콘 | 조명 장치 및 그 제어 장치 |
US10120816B2 (en) * | 2016-07-20 | 2018-11-06 | Sandisk Technologies Llc | Bad column management with data shuffle in pipeline |
KR20180097220A (ko) * | 2017-02-23 | 2018-08-31 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3633175A (en) * | 1969-05-15 | 1972-01-04 | Honeywell Inc | Defect-tolerant digital memory system |
JPS5267227A (en) * | 1975-12-01 | 1977-06-03 | Fujitsu Ltd | Memory unit |
JPS56137594A (en) * | 1980-03-29 | 1981-10-27 | Ricoh Co Ltd | Control system for nonvolatile memory |
US4355376A (en) * | 1980-09-30 | 1982-10-19 | Burroughs Corporation | Apparatus and method for utilizing partially defective memory devices |
JPS58501643A (ja) * | 1981-12-17 | 1983-09-29 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | コンピユ−タ・メモリ・システム |
US4453248A (en) * | 1982-06-16 | 1984-06-05 | International Business Machines Corporation | Fault alignment exclusion method to prevent realignment of previously paired memory defects |
US4479214A (en) * | 1982-06-16 | 1984-10-23 | International Business Machines Corporation | System for updating error map of fault tolerant memory |
US4498146A (en) * | 1982-07-30 | 1985-02-05 | At&T Bell Laboratories | Management of defects in storage media |
US4527251A (en) * | 1982-12-17 | 1985-07-02 | Honeywell Information Systems Inc. | Remap method and apparatus for a memory system which uses partially good memory devices |
US4924331A (en) * | 1985-11-20 | 1990-05-08 | Seagate Technology, Inc. | Method for mapping around defective sectors in a disc drive |
US4953122A (en) * | 1986-10-31 | 1990-08-28 | Laserdrive Ltd. | Pseudo-erasable and rewritable write-once optical disk memory system |
JPS63306053A (ja) * | 1987-06-08 | 1988-12-14 | Minolta Camera Co Ltd | デ−タ記憶装置 |
-
1989
- 1989-10-17 US US07/422,949 patent/US5200959A/en not_active Expired - Lifetime
-
1990
- 1990-09-19 EP EP90402578A patent/EP0424191B1/en not_active Expired - Lifetime
- 1990-09-19 DE DE69024169T patent/DE69024169T2/de not_active Expired - Lifetime
- 1990-10-16 JP JP27759690A patent/JP3145104B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0424191A3 (en) | 1992-05-27 |
EP0424191B1 (en) | 1995-12-13 |
US5200959A (en) | 1993-04-06 |
DE69024169T2 (de) | 1996-06-20 |
EP0424191A2 (en) | 1991-04-24 |
DE69024169D1 (de) | 1996-01-25 |
JPH03167644A (ja) | 1991-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3145104B2 (ja) | 半導体メモリにおいて欠陥を取り扱うデバイスと方法 | |
KR100906519B1 (ko) | 비-휘발성 메모리 시스템에서 사용불가능한 블록을관리하기 위한 방법 및 장치 | |
US5581723A (en) | Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array | |
US5448577A (en) | Method for reliably storing non-data fields in a flash EEPROM memory array | |
US7616485B2 (en) | Semiconductor memory device having faulty cells | |
JP3695766B2 (ja) | メモリの欠陥管理方法 | |
JP4933269B2 (ja) | 不揮発性メモリおよびメモリプレーン配列を伴う方法 | |
US6426893B1 (en) | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks | |
CN1139031C (zh) | 包括多个存储装置的存储器设备 | |
US5379262A (en) | Nonvolatile semiconductor memory device | |
US20020085433A1 (en) | Data management system and data management method | |
JP2002508862A (ja) | フラッシュメモリ内のブロックにおける移動セクタ | |
KR20020009564A (ko) | 메모리 시스템 | |
JP2000510634A (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
JPH02292798A (ja) | フラッシュEEpromシステム | |
EP1704483A2 (en) | Non-volatile memory and method with memory planes alignment | |
JP2007519996A6 (ja) | 不揮発性メモリおよびフェーズ化されたプログラム障害処理を伴う方法 | |
JP2007519996A (ja) | 不揮発性メモリおよびフェーズ化されたプログラム障害処理を伴う方法 | |
KR102072351B1 (ko) | 플래시 메모리를 관리하기 위한 방법 | |
JP3670151B2 (ja) | フラッシュメモリのアクセス方法、フラッシュメモリへアクセスするドライバを備えるシステム、および、フラッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |