JP3124278B2 - プログラムメモリのメモリセル内容の検査方法 - Google Patents
プログラムメモリのメモリセル内容の検査方法Info
- Publication number
- JP3124278B2 JP3124278B2 JP63065957A JP6595788A JP3124278B2 JP 3124278 B2 JP3124278 B2 JP 3124278B2 JP 63065957 A JP63065957 A JP 63065957A JP 6595788 A JP6595788 A JP 6595788A JP 3124278 B2 JP3124278 B2 JP 3124278B2
- Authority
- JP
- Japan
- Prior art keywords
- checksum
- memory
- contents
- program memory
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータにおけるプログラムメモリの
メモリセル内容の検査方法であって、プログラムメモリ
にメモリセル内容の和をチェックサムとして記憶し、コ
ンピュータ動作の開始時および/または動作中にチェッ
クルーチン内部でメモリセル内容を順次読み出し、加算
して終値を形成し、ついでチェックサム(と終値とを比
較して偏差を検出した場合、エラー識別(F)を行う方
法に関する。
メモリセル内容の検査方法であって、プログラムメモリ
にメモリセル内容の和をチェックサムとして記憶し、コ
ンピュータ動作の開始時および/または動作中にチェッ
クルーチン内部でメモリセル内容を順次読み出し、加算
して終値を形成し、ついでチェックサム(と終値とを比
較して偏差を検出した場合、エラー識別(F)を行う方
法に関する。
従来の技術 データを検査するため水平方向(横方向)のチェック
サムと特別なチェックビットを検出して、そのデータの
適否を検査することが一般に公知である。しかしこの種
の検査方法の欠点は、高い検査信頼度が比較的多くの記
憶場所を費やさなければ得られないことである。従って
この種の検査方法は通常データ伝送の際にのみ使用され
る。
サムと特別なチェックビットを検出して、そのデータの
適否を検査することが一般に公知である。しかしこの種
の検査方法の欠点は、高い検査信頼度が比較的多くの記
憶場所を費やさなければ得られないことである。従って
この種の検査方法は通常データ伝送の際にのみ使用され
る。
発明の課題 本発明の課題は、通常の実行プログラムの停止中であ
っても実行することのできるとくに高速な検査方法を提
供することである。
っても実行することのできるとくに高速な検査方法を提
供することである。
課題を解決するための手段 本発明によれば上記課題は、プログラムメモリ(PM)
は複数の記憶領域を有し、 当該複数の記憶領域にそれぞれ1つのチャックサムを
割り当てるようにし、 前記チェックサム(P)を前記割り当てられた記憶領
域にそれぞれ記憶し、総和(GS)を形成するために順次
加算し、 終値(S)を形成するために、前記総和(GS)から各
チェックサム(P)を減算し、 前記終値(S)がチェックサム(P)に一致するか否
か比較することにより解決される。
は複数の記憶領域を有し、 当該複数の記憶領域にそれぞれ1つのチャックサムを
割り当てるようにし、 前記チェックサム(P)を前記割り当てられた記憶領
域にそれぞれ記憶し、総和(GS)を形成するために順次
加算し、 終値(S)を形成するために、前記総和(GS)から各
チェックサム(P)を減算し、 前記終値(S)がチェックサム(P)に一致するか否
か比較することにより解決される。
そのために必要なチェックルーチンはプログラム経過
の開始の都度、またはプログラムの経過中に必要な頻度
回数実行することができる。その場合チェックルーチン
は、相応の高い優先順位を有するコンピュータ要求(割
込)により中断することができる。本発明による方法は
特に次のようなマイクロプロセッサと関連して用いると
有利である。即ち、電子制御装置の一部とすることがで
き、そのメモリセル内容がチェックサムと同様にそのプ
ログラムメモリに固定的にファイルされているようなマ
イクロプロセッサと関連して用いると有利である。メモ
リセル内容の検査方法に相応して、制御装置内もしくは
マイクロプロセッサ内でチェックルーチンを自動的に実
行させることができ、そのチェックルーチンによりメモ
リセル内容に元からあるエラーおよび動作時に初めて発
生するエラーも検出される。
の開始の都度、またはプログラムの経過中に必要な頻度
回数実行することができる。その場合チェックルーチン
は、相応の高い優先順位を有するコンピュータ要求(割
込)により中断することができる。本発明による方法は
特に次のようなマイクロプロセッサと関連して用いると
有利である。即ち、電子制御装置の一部とすることがで
き、そのメモリセル内容がチェックサムと同様にそのプ
ログラムメモリに固定的にファイルされているようなマ
イクロプロセッサと関連して用いると有利である。メモ
リセル内容の検査方法に相応して、制御装置内もしくは
マイクロプロセッサ内でチェックルーチンを自動的に実
行させることができ、そのチェックルーチンによりメモ
リセル内容に元からあるエラーおよび動作時に初めて発
生するエラーも検出される。
実施例 本発明を図面に基づいて詳細に説明する。
第1図はプログラムメモリの構成を示す。チェックル
ーチンの開始時にまず、プログラムメモリPM(第1図)
の第1メモリセルA0の内容D0が、コンピュータに付加的
に備えられたサムレジスタG(第2図)にロードされ
る。続いてプログラムメモリPMにファイルされている別
のメモリセル内容D1,D2,…DnのすべてがチェックサムP
も含めて加算され、サムレジスタGの内容が形成され
る。メモリセル内容D0〜Dnはプログラムメモリ領域PM1,
PM2,PM3にファイルされている。その際、プログラムメ
モリ−セグメントPM1,PM3はプログラムおよび/または
データを有する。プログラムメモリ−セグメントPM2に
はチェックサムPがファイルされており、このチェック
サムは内容Dx,Dx+1,…,Dx+mから合成される。
ーチンの開始時にまず、プログラムメモリPM(第1図)
の第1メモリセルA0の内容D0が、コンピュータに付加的
に備えられたサムレジスタG(第2図)にロードされ
る。続いてプログラムメモリPMにファイルされている別
のメモリセル内容D1,D2,…DnのすべてがチェックサムP
も含めて加算され、サムレジスタGの内容が形成され
る。メモリセル内容D0〜Dnはプログラムメモリ領域PM1,
PM2,PM3にファイルされている。その際、プログラムメ
モリ−セグメントPM1,PM3はプログラムおよび/または
データを有する。プログラムメモリ−セグメントPM2に
はチェックサムPがファイルされており、このチェック
サムは内容Dx,Dx+1,…,Dx+mから合成される。
アドレスAnを有する最後のメモリセルの内容Dnを加算
した後、総和GSが得られる。この総和は、チェックサム
Pに相当するメモリセル内容Dx,Dx+1,…,Dx+mだけ減
算され、そこから終値Sが得られる。S=GS−Pであ
る。
した後、総和GSが得られる。この総和は、チェックサム
Pに相当するメモリセル内容Dx,Dx+1,…,Dx+mだけ減
算され、そこから終値Sが得られる。S=GS−Pであ
る。
比較によりS=Pか否かが検出され得る。S=Pの場
合、サムレジスタGは消去される。所望の時点でチェッ
クルーチンを新たにアドレスA0からスタートさせること
ができる。
合、サムレジスタGは消去される。所望の時点でチェッ
クルーチンを新たにアドレスA0からスタートさせること
ができる。
しかしながら終値SとチェックサムPとの比較の際に
差のあることが検出されると、エラールーチンFがエラ
ー応答のためスタートされる。即ち、エラービットがセ
ットされおよび/またはエラー指示がトリガされる。
差のあることが検出されると、エラールーチンFがエラ
ー応答のためスタートされる。即ち、エラービットがセ
ットされおよび/またはエラー指示がトリガされる。
チェックサムPと総和GSにおいてバイトフォーマット
は任意に設定される。従って例えばn×8ビットメモリ
のチェックサムは、2バイトフォーマットに設定した場
合、DxとDx+1の成分から合成される。サムレジスタG
はオーバフロー検出をしない16ビットワードレジスタで
ある。
は任意に設定される。従って例えばn×8ビットメモリ
のチェックサムは、2バイトフォーマットに設定した場
合、DxとDx+1の成分から合成される。サムレジスタG
はオーバフロー検出をしない16ビットワードレジスタで
ある。
発明の効果 本発明により、記憶されたプログラムのデータが記憶
されたチェックサムと簡単に比較され、この比較から比
較結果、場合によってはエラー検出信号またはエラー指
示信号のトリガされるメモリセル内容の検査方法が得ら
れる。
されたチェックサムと簡単に比較され、この比較から比
較結果、場合によってはエラー検出信号またはエラー指
示信号のトリガされるメモリセル内容の検査方法が得ら
れる。
第1図はプログラムメモリの構成を説明する図、第2図
は第1図に示したプログラムメモリのメモリセル内容の
検査方法のフローチャートである。
は第1図に示したプログラムメモリのメモリセル内容の
検査方法のフローチャートである。
フロントページの続き (72)発明者 ギユンター・ブラウン ドイツ連邦共和国ビーテイヒハイム・ビ スインゲン・ブルーメンシユトラーセ 15 (56)参考文献 特開 昭58−88899(JP,A) 特開 昭60−254258(JP,A) 特開 昭59−178695(JP,A) 特開 昭53−78127(JP,A)
Claims (1)
- 【請求項1】コンピュータにおけるプログラムメモリの
メモリセル内容の検査方法であって、 プログラムメモリにメモリセル内容(D0,D1…)の和を
チェックサム(P)としてファイルし、 コンピュータ動作の開始時および/または動作中にチェ
ックルーチン内部でメモリセル内容(D0,D1…)を順次
読み出し、加算して終値(S)を形成し、 ついでチェックサム(P)と終値(S)とを比較して偏
差を検出した場合、エラー識別(F)を行う方法におい
て、 プログラムメモリ(PM)は複数の記憶領域を有し、 当該複数の記憶領域にそれぞれ1つのチャックサムを割
り当てるようにし、 前記チェックサム(P)を前記割り当てられた記憶領域
にそれぞれファイルし、総和(GS)を形成するために順
次加算し、 終値(S)を形成するために、前記総和(GS)から各チ
ェックサム(P)を減算し、 前記終値(S)がチェックサム(P)に一致するか否か
比較する、 ことを特徴とする、プログラムメモリのメモリ内容の検
査方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3709524A DE3709524C2 (de) | 1987-03-23 | 1987-03-23 | Verfahren zur Überprüfung der Speicherzelleninhalte eines Programmspeichers |
DE3709524.2 | 1987-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63254548A JPS63254548A (ja) | 1988-10-21 |
JP3124278B2 true JP3124278B2 (ja) | 2001-01-15 |
Family
ID=6323799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63065957A Expired - Lifetime JP3124278B2 (ja) | 1987-03-23 | 1988-03-22 | プログラムメモリのメモリセル内容の検査方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3124278B2 (ja) |
KR (1) | KR0121284B1 (ja) |
DE (1) | DE3709524C2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2647924B1 (fr) * | 1989-06-06 | 1994-06-17 | Bull Cp8 | Procede pour verifier l'integrite d'un logiciel ou de donnees, et systeme pour la mise en oeuvre de ce procede |
US5023813A (en) * | 1989-08-03 | 1991-06-11 | International Business Machines Corporation | Non-volatile memory usage |
JP2701591B2 (ja) * | 1991-05-31 | 1998-01-21 | 日本電気株式会社 | 自動車電話装置の自己診断方法 |
DE4308464A1 (de) * | 1993-03-17 | 1994-09-22 | Vdo Schindling | Verfahren zur Erkennung von Hardwarefehlern auf den Leitungen eines Adressbusses in Mikroprozessoren |
JP2000305859A (ja) * | 1999-04-22 | 2000-11-02 | Matsushita Electric Ind Co Ltd | プロセッサ |
DE10058220A1 (de) * | 2000-11-23 | 2002-05-29 | Daimler Chrysler Ag | Verfahren zum Betreiben einer einen Datenspeicher aufweisenden Vorrichtung |
EP1538509A1 (fr) * | 2003-12-04 | 2005-06-08 | Axalto S.A. | Procédé de sécurisation de l'éxécution d'un programme contre des attaques par rayonnement |
DE102004006645A1 (de) * | 2004-02-11 | 2005-09-22 | Giesecke & Devrient Gmbh | Verfahren zum sicheren Berechnen einer Prüfsumme |
DE102016104012A1 (de) * | 2016-03-04 | 2017-09-07 | Infineon Technologies Ag | Verarbeitung eines Datenworts |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378127A (en) * | 1976-12-22 | 1978-07-11 | Sharp Corp | Self diagnosis system of fixed program memory unit |
JPS5888899A (ja) * | 1981-11-19 | 1983-05-27 | Mitsubishi Electric Corp | Ram制御回路 |
US4488300A (en) * | 1982-12-01 | 1984-12-11 | The Singer Company | Method of checking the integrity of a source of additional memory for use in an electronically controlled sewing machine |
JPS59178695A (ja) * | 1983-03-30 | 1984-10-09 | Nittan Co Ltd | 読出し専用メモリチエツク装置 |
JPS60254258A (ja) * | 1984-05-31 | 1985-12-14 | Mitsubishi Electric Corp | 読み出し専用メモリデ−タの破壊検知方法 |
-
1987
- 1987-03-23 DE DE3709524A patent/DE3709524C2/de not_active Expired - Lifetime
-
1988
- 1988-03-22 JP JP63065957A patent/JP3124278B2/ja not_active Expired - Lifetime
- 1988-03-23 KR KR1019880003089A patent/KR0121284B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880011662A (ko) | 1988-10-29 |
DE3709524C2 (de) | 1996-08-14 |
KR0121284B1 (ko) | 1997-11-22 |
DE3709524A1 (de) | 1988-10-06 |
JPS63254548A (ja) | 1988-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3124278B2 (ja) | プログラムメモリのメモリセル内容の検査方法 | |
US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
US4550278A (en) | Control device | |
KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
US4924465A (en) | Memory with function test of error detection/correction device | |
JPS60122426A (ja) | 書込みデ−タチエック方式 | |
JP2978658B2 (ja) | プログラム開発支援装置 | |
JPS6010332B2 (ja) | 出力命令の重複使用チェック装置 | |
JPS61173360A (ja) | 不揮発メモリのデ−タ保護方式 | |
KR890000354B1 (ko) | 제어장치의 고장정보 기록장치 | |
JPS583200A (ja) | メモリチエツク方式 | |
JPH04236644A (ja) | キャッシュメモリ診断方式 | |
JPH06202965A (ja) | メモリテスト方式 | |
JPS6236578B2 (ja) | ||
JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
JPH03211619A (ja) | データ処理装置 | |
JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
JPS62293582A (ja) | メモリ装置 | |
JPS60549A (ja) | メモリ試験方式 | |
JPH0425953A (ja) | キャッシュメモリエラー処理方式 | |
JPS60238933A (ja) | 制御記憶装置のエラ−処理方式 | |
JPS5838880B2 (ja) | 記憶誤り検出方法 | |
JPS6073763A (ja) | メモリアドレスエラ−検出方式 | |
JPH02178862A (ja) | 情報処理装置 | |
JPS63285654A (ja) | メモリモジュ−ル実装誤り検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |