JP3108420U - 複同調回路 - Google Patents
複同調回路 Download PDFInfo
- Publication number
- JP3108420U JP3108420U JP2004006293U JP2004006293U JP3108420U JP 3108420 U JP3108420 U JP 3108420U JP 2004006293 U JP2004006293 U JP 2004006293U JP 2004006293 U JP2004006293 U JP 2004006293U JP 3108420 U JP3108420 U JP 3108420U
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- band
- coil
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
【課題】 ハイバンド同調時の一次同調回路と二次同調回路との結合状態を調整可能として、同調特性のバラツキを抑える。
【解決手段】 一次同調コイル2の他端と二次同調コイル5の他端とを共に第1の結合コイル7を介して接地し、第1のハイバンド同調コイル2aと第1のローバンド同調コイル2bとの接続点と、第2のハイバンド同調コイル5aと第2のローバンド同調コイル5bとの接続点との間に、直列接続された第1及び第2のスイッチダイオード9、10を接続し、その接続点を第2の結合コイル41を介して接地すると共に、且つ、インダクタンス素子43と容量素子46との直列回路によって接地し、第1及び第2のスイッチダイオード9、10をバンド切替電圧によって共にオン又はオフに切り替えた。
【選択図】 図1
【解決手段】 一次同調コイル2の他端と二次同調コイル5の他端とを共に第1の結合コイル7を介して接地し、第1のハイバンド同調コイル2aと第1のローバンド同調コイル2bとの接続点と、第2のハイバンド同調コイル5aと第2のローバンド同調コイル5bとの接続点との間に、直列接続された第1及び第2のスイッチダイオード9、10を接続し、その接続点を第2の結合コイル41を介して接地すると共に、且つ、インダクタンス素子43と容量素子46との直列回路によって接地し、第1及び第2のスイッチダイオード9、10をバンド切替電圧によって共にオン又はオフに切り替えた。
【選択図】 図1
Description
本考案はテレビジョンチューナ等に使用される複同調回路に関する。
従来の複同調回路11を図4に示す。入力端11aは高周波増幅器(図示せず)に接続され、出力端11bは混合器(図示せず)に接続される。一次同調回路11cにおいては、一端同士によって直列接続されたハイバンド用同調コイル12とローバンド用同調コイル13とが設けられ、ハイバンド用同調コイル12の他端は入力端11aに接続される。入力端11aとグランドとの間には直列接続された直流阻止用コンデンサ14とバラクタダイオード15とが接続される。また、二次同調回路11dにおいては、一端同士によって直列接続されたハイバンド用同調コイル16とローバンド用同調コイル17が設けられ、ハイバンド用同調コイル16の他端は、出力端11bに接続される。出力端11bとグランドとの間に、直列接続された直流阻止用コンデンサ18とバラクタダイオード19とが接続される。2つのローバンド用同調コイル13、17の他端同士とグランドの間には直列接続された第一の結合用コイル20及び第一の直流阻止用コンデンサ21が接続される。
次に、一次同調回路11cのハイバンド用同調コイル12とローバンド用同調コイル13との接続点と、二次同調回路11dのハイバンド用同調コイル16とローバンド用同調コイル17との接続点との間に、直列接続された第一のスイッチダイオード22と第二のスイッチダイオード23とが設される。第一のスイッチダイオード22と第二のスイッチダイオード23との接続点とグランドとの間に、直列接続された第二の結合用コイル24及び第二の直流阻止用コンデンサ25が接続される。第二の直流阻止用コンデンサ25がグランド側に接続されている。第二の結合コイル24と第二の直流阻止用コンデンサ25との接続点に給電抵抗26の一端が接続され、その他端が第一の切替端子27に接続される。
さらに、一次同調回路11cにおけるハイバンド用同調コイル12とローバンド用同調コイル13との接続点に、給電抵抗28の一端を接続し、その他端を第二の切替端子29に接続される。同様に、二次同調回路11dにおけるハイバンド用同調コイル16とローバンド用同調コイル17との接続点に、給電抵抗30の一端を接続し、その他端を第二の切替端子29に接続される。一次同調回路11cにおける直流阻止用コンデンサ14とバラクタダイオード15との接続点に給電抵抗31の一端を接続し、その他端を同調電圧端子32に接続する。同様に二次同調回路11dにおける直流阻止用コンデンサ18とバラクタダイオード19の接続点に給電抵抗33の一端を接続し、その他端を同調電圧端子32に接続する。
この複同調回路11を、ローバンドのテレビジョン信号を受信する状態に切り替える場合は、第一の切替端子27に、例えば5Vのバンド切替電圧を印加し、第2の切替端子29に0Vのバンド切替電圧を印加する。すると、第一のスイッチダイオード22及び第二のスイッチダイオード23は非導通状態となって、一次同調回路11cはハイバンド用同調コイル12及びローバンド用同調コイル13とバラクタダイオード15によってローバンドに同調し、二次同調回路11dは、ハイバンド用同調コイル16及びローバンド用同調コイル17とバラクタダイオード19によってローバンドに同調する。一次同調回路11cと二次同調回路11dは第1の結合コイル20によって結合される。
一方、ハイバンドのテレビジョン信号を受信する状態に切り替える場合は、第二の切替端子29に5Vのバンド切替電圧を印加し、第一の切替端子27に0Vの切替電圧を印加する。すると、第一のスイッチダイオード23及び第二のスイッチダイオード24は導通状態になって、一次同調回路11cはハイバンド用同調コイル12とバラクタダイオード15によってハイバンドに同調し、二次同調回路11dはハイバンド用同調コイル16とバラクタダイオード19とによってハイバンドに同調する。一次同調回路11cと二次同調回路11dとは第2の結合コイル24によって結合される(例えば、特許文献1参照。)。
一次同調回路11cと二次同調回路11dとは、ハイバンド同調時とローバンド同調時にぞれ専用の結合コイル24、20によって結合されるが、ハイバンド時の結合コイル24は非常に小さなインダクタンス値となるため、インダクタンス値のバラツキの割合が大きくなり、帯域幅等の同調特性を一定にすることが困難である。
本考案は、ハイバンド同調時の一次同調回路と二次同調回路との結合状態を調整可能として、同調特性のバラツキを抑えることを目的とする。
上記課題に対する第1の解決手段として、第1のバラクタダイオードを有する一次同調回路と、第2のバラクタダイオードを有する二次同調回路とを備え、前記一次同調回路には、直列接続された第1のハイバンド同調コイルと第1のローバンド同調コイルとからなって、前記第1のハイバンド同調コイル側の一端が前記第1のバラクタダイオードの一端に接続された一次同調コイルを設け、前記二次同調回路には、直列接続された第2のハイバンド同調コイルと第2のローバンド同調コイルとからなって、前記第2のハイバンド同調コイル側の一端が前記第2のバラクタダイオードの一端に接続された二次同調コイルを設け、前記第1及び第2のバラクタダイオードのアノードを直流的に接地すると共に、カソードに同調電圧を印加し、前記一次同調コイルの他端と前記二次同調コイルの他端とを共に第1の結合コイルを介して接地し、前記第1のハイバンド同調コイルと第1のローバンド同調コイルとの接続点と、前記第2のハイバンド同調コイルと前記第2のローバンド同調コイルとの接続点との間に、直列接続された第1及び第2のスイッチダイオードを接続し、その接続点を第2の結合コイルを介して接地すると共に、且つ、インダクタンス素子と容量素子との直列回路によって接地し、前記第1及び第2のスイッチダイオードをバンド切替電圧によって共にオン又はオフに切り替えた。
また、第2の解決手段として、前記バンド切替電圧を印加するための切替端子を設け、前記第1のスイッチダイオードと前記第2のスイッチダイオードとの接続点と前記切替端子との間に前記インダクタンス素子を介挿し、前記インダクタンス素子の前記切替端子側の一端を前記容量素子によって接地した。
また、第3の解決手段として、第3の解決手段として、前記バンド切替電圧を印加するための切替端子を設け、前記第1のスイッチダイオードと前記第2のスイッチダイオードとの接続点と前記切替端子との間に前記インダクタンス素子を介挿すると共に、前記インダクタンス素子と前記切替端子との間に給電用の抵抗を介挿し、前記抵抗に前記容量素子を並列に接続し、前記抵抗の前記切替端子側の一端を高周波的に接地した。
また、第4の解決手段として、第4の解決手段として、前記一次同調回路及び二次同調回路を回路基板上に構成し、前記インダクタンス素子を前記回路基板上に設けられた配線パターンで形成した。
第1の解決手段によれば、一次同調コイルの他端と二次同調コイルの他端とを共に第1の結合コイルを介して接地し、第1のハイバンド同調コイルと第1のローバンド同調コイルとの接続点と、第2のハイバンド同調コイルと第2のローバンド同調コイルとの接続点との間に、直列接続された第1及び第2のスイッチダイオードを接続し、その接続点を第2の結合コイルを介して接地すると共に、且つ、インダクタンス素子と容量素子との直列回路によって接地し、第1及び第2のスイッチダイオードをバンド切替電圧によって共にオン又はオフに切り替えたので、スイッチダイオードがオンとなるハイバンド同調時には、一次同調回路と二次同調回路とが第2の結合コイルによって結合されると共に、インダクタンス素子と容量素子との直列回路によっても結合される。そこで、結合状態が不適切である場合は、容量素子の交換によって容量値を変えることで、結合状態をきめ細かに補正することができる。
また、第2の解決手段によれば、バンド切替電圧を印加するための切替端子を設け、第1のスイッチダイオードと第2のスイッチダイオードとの接続点と切替端子との間にインダクタンス素子を介挿し、インダクタンス素子の切替端子側の一端を容量素子によって接地したので、インダクタンス素子をスイッチダイオードのオン/オフするための給電ラインとしても兼用できる。
また、第3の解決手段によれば、第3の解決手段として、バンド切替電圧を印加するための切替端子を設け、第1のスイッチダイオードと第2のスイッチダイオードとの接続点と切替端子との間にインダクタンス素子を介挿すると共に、インダクタンス素子と切替端子との間に給電用の抵抗を介挿し、抵抗に容量素子を並列に接続し、抵抗の切替端子側の一端を高周波的に接地したので、インダクタンス素子と容量素子とを直列接続状態とすることができる。
また、第4の解決手段によれば、第4の解決手段として、一次同調回路及び二次同調回路を回路基板上に構成し、インダクタンス素子を回路基板上に設けられた配線パターンで形成したので、インダクタンス素子のインダクタンス値とそのバラツキを小さくでき、結合状態の補正がし易い。
本考案の複同調回路1を図1に示す。入力端1aは高周波増幅器(図示せず)に接続され、出力端1bは混合器(図示せず)に接続される。一次同調回路1cにおいては、直列接続された第1のハイバンド同調コイル2aと第1のローバンド同調コイル2bとからなる一次同調コイル2が設けられ、第1のハイバンド同調コイル2a側の一端は入力端1aに接続される。入力端1aとグランドとの間には直列接続された直流阻止用コンデンサ3と第1のバラクタダイオード4とが接続される。
また、二次同調回路1dにおいては、直列接続された第2のハイバンド同調コイル5aと第2のローバンド同調コイル5bとからなる二次同調コイル5が設けられ、第2のハイバンド同調コイル5a側の一端は出力端1bに接続される。出力端1bとグランドとの間には第2のバラクタダイオード6が接続される。2つのローバンド同調コイル2b、5b側の他端同士とグランドの間には直列接続された第1の結合コイル7及び第1の直流阻止コンデンサ8が接続される。第1の直流阻止コンデンサ8がグランド側に設けられる。第1の結合コイル7と第1の直流阻止コンデンサ8との接続点には電源電圧Vbが印加される。
次に、一次同調回路1cにおける第1のハイバンド同調コイル2aと第1のローバンド同調コイル2bとの接続点に第1のスイッチダイオード9のアノードが接続され、二次同調回路1dにおける第2のハイバンド同調コイル5aと第2のローバンド同調コイル5bとの接続点との間に第2のスイッチダイオード10のアノードが接続される。よって、2つのスイッチダイオード9、10のアノードには、電源電圧Vbが供給される。そして、それらのカソードが総合に接続されることで2つのスイッチダイオード9、10が直列に接続される。
第1のスイッチダイオード9と第2のスイッチダイオード10との接続点(カソード)とグランドとの間に、直列接続された第2の結合用コイル41及び第2の直流阻止用コンデンサ42が接続される。第1及び第2のスイッチダイオード9、10のカソードは、順に、給電用のインダクタンス素子43及び抵抗44を介して切替端子45に接続される。インダクタンス素子43は一次及び二次同調回路1c、1dと共に回路基板(図示せず)上に構成され、インダクタンス素子43は配線パターンによって形成される。インダクタンス素子43と抵抗44との接続点は容量素子46によって接地され、抵抗44の切替端子側の一端は直流阻止コンデンサ47によって高周波的に接地される。なお、容量素子46は抵抗44に並列に接続してもよい。切替端子45にはスイッチダイオード9、10を共にオンまたはオフに切り替えるための切替電圧Vsが印加される。
第2のバラクタダイオード6のカソードは給電抵抗48を介して同調電圧端子49に接続される。また、第1のバラクタダイオード4のカソードは抵抗50によって第2のハイバンド同調コイル5aに接続される。同調電圧端子49には2つのバラクタダイオード4、6の容量を変化する為の同調電圧が印加される。
この複同調回路1を、ローバンドのテレビジョン信号を受信する状態に切り替える場合は、切替端子45に、例えば5Vのバンド切替電圧を印加して第1及び第2のスイッチダイオード9、10をオフにする。この結果、図2に示すように、一次同調回路1cは第1のハイバンド同調コイル2a及び第1のローバンド同調コイル2bと第1のバラクタダイオード4とによってローバンドに同調し、二次同調回路1dは、第2のハイバンド同調コイル5a及び第2のローバンド同調コイル5bと第2のバラクタダイオード6とによってローバンドに同調する。一次同調回路1cと二次同調回路1dは第1の結合コイル8によって結合される。
一方、ハイバンドのテレビジョン信号を受信する状態に切り替える場合は、切替端子45に0Vの切替電圧を印加して第1及び第2のスイッチダイオード9、10をオンする。この結果、図3に示すように、一次同調回路1cは第1のハイバンド同調コイル2aと第1のバラクタダイオード4とによってハイバンドに同調し、二次同調回路1dは第2のハイバンド同調コイル5aと第2のバラクタダイオード6とによってハイバンドに同調する。一次同調回路1cと二次同調回路1dとは第2の結合コイル41によって結合されるが、インダクタンス素子43と容量素子46との直列回路によっても結合される。
ここで、結合状態が不適切である場合は、容量素子46の容量値を変えることで結合の補正が可能となる。即ち、第2の結合コイル41及びインダクタンス素子43のインダクタンス値は極めて小さいので、これらのインダクタンス値がばらついても適切な値に変えることは困難であるが、容量素子46の容量値を変えることで全体のインダクタンス値をきめ細かに変えることは容易である。
1:複同調回路
1a:入力端
1b:出力端
1c:一次同調回路
1d:二次同調回路
2:一次同調コイル
2a:第1のハイバンド同調コイル
2b:第1のローバンド同調コイル
3:直流カットコンデンサ
4:第1のバラクタダイオード
5:二次同調回路
5a:第2のハイバンド同調コイル
5b:第2のローバンド同調コイル
6:第2のバラクタダイオード
7:第1の結合コイル
8:第1の直流カットコンデンサ
9:第1のスイッチダイオード
10:第2のスイッチダイオード
41:第2の結合コイル
42:第2の直流カットコンデンサ
43:インダクタンス素子
44:抵抗
45:切替端子
46:容量素子
47:直流カットコンデンサ
48:抵抗
49:同調電圧端子
50:抵抗
1a:入力端
1b:出力端
1c:一次同調回路
1d:二次同調回路
2:一次同調コイル
2a:第1のハイバンド同調コイル
2b:第1のローバンド同調コイル
3:直流カットコンデンサ
4:第1のバラクタダイオード
5:二次同調回路
5a:第2のハイバンド同調コイル
5b:第2のローバンド同調コイル
6:第2のバラクタダイオード
7:第1の結合コイル
8:第1の直流カットコンデンサ
9:第1のスイッチダイオード
10:第2のスイッチダイオード
41:第2の結合コイル
42:第2の直流カットコンデンサ
43:インダクタンス素子
44:抵抗
45:切替端子
46:容量素子
47:直流カットコンデンサ
48:抵抗
49:同調電圧端子
50:抵抗
Claims (4)
- 第1のバラクタダイオードを有する一次同調回路と、第2のバラクタダイオードを有する二次同調回路とを備え、前記一次同調回路には、直列接続された第1のハイバンド同調コイルと第1のローバンド同調コイルとからなって、前記第1のハイバンド同調コイル側の一端が前記第1のバラクタダイオードの一端に接続された一次同調コイルを設け、前記二次同調回路には、直列接続された第2のハイバンド同調コイルと第2のローバンド同調コイルとからなって、前記第2のハイバンド同調コイル側の一端が前記第2のバラクタダイオードの一端に接続された二次同調コイルを設け、前記第1及び第2のバラクタダイオードのアノードを直流的に接地すると共に、カソードに同調電圧を印加し、前記一次同調コイルの他端と前記二次同調コイルの他端とを共に第1の結合コイルを介して接地し、前記第1のハイバンド同調コイルと第1のローバンド同調コイルとの接続点と、前記第2のハイバンド同調コイルと前記第2のローバンド同調コイルとの接続点との間に、直列接続された第1及び第2のスイッチダイオードを接続し、その接続点を第2の結合コイルを介して接地すると共に、且つ、インダクタンス素子と容量素子との直列回路によって接地し、前記第1及び第2のスイッチダイオードをバンド切替電圧によって共にオン又はオフに切り替えたことを特徴とする複同調回路。
- 第2の解決手段として、前記バンド切替電圧を印加するための切替端子を設け、前記第1のスイッチダイオードと前記第2のスイッチダイオードとの接続点と前記切替端子との間に前記インダクタンス素子を介挿し、前記インダクタンス素子の前記切替端子側の一端を前記容量素子によって接地したことを特徴とする請求項1に記載の複同調回路。
- 第3の解決手段として、前記バンド切替電圧を印加するための切替端子を設け、前記第1のスイッチダイオードと前記第2のスイッチダイオードとの接続点と前記切替端子との間に前記インダクタンス素子を介挿すると共に、前記インダクタンス素子と前記切替端子との間に給電用の抵抗を介挿し、前記抵抗に前記容量素子を並列に接続し、前記抵抗の前記切替端子側の一端を高周波的に接地したことを特徴とする請求項1に記載の複同調回路。
- 第4の解決手段として、前記一次同調回路及び二次同調回路を回路基板上に構成し、前記インダクタンス素子を前記回路基板上に設けられた配線パターンで形成したことを特徴とする請求項1乃至3の何れかに記載の複同調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006293U JP3108420U (ja) | 2004-10-26 | 2004-10-26 | 複同調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006293U JP3108420U (ja) | 2004-10-26 | 2004-10-26 | 複同調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3108420U true JP3108420U (ja) | 2005-04-14 |
Family
ID=43271096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006293U Expired - Fee Related JP3108420U (ja) | 2004-10-26 | 2004-10-26 | 複同調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3108420U (ja) |
-
2004
- 2004-10-26 JP JP2004006293U patent/JP3108420U/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07107961B2 (ja) | テレビジョン受像機用局部発振器 | |
KR19990067818A (ko) | 복동조회로 | |
KR100377427B1 (ko) | 이중동조회로 | |
JP3108420U (ja) | 複同調回路 | |
JP4365749B2 (ja) | 局部発振回路 | |
JP3592160B2 (ja) | チューナの複同調回路 | |
JP2001156593A (ja) | テレビジョンチューナの入力回路 | |
US6486757B2 (en) | Double-tuned circuit of tuner featuring restrained degradation of selectivity | |
JP3108419U (ja) | 複同調回路 | |
KR100406353B1 (ko) | 텔레비전 튜너의 입력동조 스위칭회로 | |
JP3713412B2 (ja) | テレビジョンチューナの中間周波回路 | |
JP4014772B2 (ja) | チューナの複同調回路 | |
JP3841602B2 (ja) | テレビジョンチューナの入力同調回路 | |
JPH066619Y2 (ja) | 入力同調回路 | |
JPH11234090A (ja) | アンテナ同調回路 | |
US6714090B2 (en) | Voltage controlled oscillator with enhanced sensitivity of change of oscillation frequency | |
JP2002290211A (ja) | バンド切替型複同調回路 | |
JP3101831U (ja) | 段間結合回路 | |
JP3106132U (ja) | テレビジョンチューナ | |
JPH0631817Y2 (ja) | 電子同調チュ−ナの同調回路 | |
JPH054354Y2 (ja) | ||
JP2001211397A (ja) | 高周波同調回路 | |
JP3100212U (ja) | テレビジョンチューナ | |
JP3977626B2 (ja) | 発振回路 | |
JP3713419B2 (ja) | バンド切替電圧発生回路及び該バンド切替電圧発生回路を用いたテレビジョンチューナ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A623 | Registrability report |
Free format text: JAPANESE INTERMEDIATE CODE: A623 Effective date: 20050419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |