JP3105798B2 - ページングエンコーダシステムおよびページングエンコーダ - Google Patents
ページングエンコーダシステムおよびページングエンコーダInfo
- Publication number
- JP3105798B2 JP3105798B2 JP24971696A JP24971696A JP3105798B2 JP 3105798 B2 JP3105798 B2 JP 3105798B2 JP 24971696 A JP24971696 A JP 24971696A JP 24971696 A JP24971696 A JP 24971696A JP 3105798 B2 JP3105798 B2 JP 3105798B2
- Authority
- JP
- Japan
- Prior art keywords
- paging
- personal computer
- encoder
- paging encoder
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ページングエンコ
ーダシステムおよびページングエンコーダに関し、特に
識別番号出力機能を有するページャを利用するページン
グエンコーダシステムおよびページングエンコーダに関
する。
ーダシステムおよびページングエンコーダに関し、特に
識別番号出力機能を有するページャを利用するページン
グエンコーダシステムおよびページングエンコーダに関
する。
【０００２】
【従来の技術】従来の構内ページングシステムの主装置
は、外部からのインターフェースは、主に 構内交換機
（以下、構内ＰＢＸと記述）利用の電話機制御または、
ＲＳ−２３２Ｃケーブルなどを用いて通信プロトコルに
よる制御で実現している。
は、外部からのインターフェースは、主に 構内交換機
（以下、構内ＰＢＸと記述）利用の電話機制御または、
ＲＳ−２３２Ｃケーブルなどを用いて通信プロトコルに
よる制御で実現している。
【０００３】このようなページングシステムには、例え
ば特開平３−２０６７４２号公報に記載するシステムが
ある。このシステムでは、構内エリアにおいて、ページ
ングシステムを実現するため、構内ページングシステム
用のページャと、呼び出し用端末装置およびページング
ターミナルを備えている。この種のシステムにおいて
は、ページャを用いて呼び出し相手の識別番号を設定
し、データ出力端子を呼び出し用端末装置のデータ入力
端子に接続するのみで、簡単に構内呼び出しを行うこと
ができる。
ば特開平３−２０６７４２号公報に記載するシステムが
ある。このシステムでは、構内エリアにおいて、ページ
ングシステムを実現するため、構内ページングシステム
用のページャと、呼び出し用端末装置およびページング
ターミナルを備えている。この種のシステムにおいて
は、ページャを用いて呼び出し相手の識別番号を設定
し、データ出力端子を呼び出し用端末装置のデータ入力
端子に接続するのみで、簡単に構内呼び出しを行うこと
ができる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
構内ページングシステムでは、装置構成上、構内交換機
制御、ＲＳ−２３２Ｃ制御に代表される入力制御部と、
データからページング信号を生成する生成部と、この信
号を出力装置に送る出力制御部からなるそれぞれの機能
／制御部のうち、入力情報の増大に伴い、ＰＢＸ制御の
パラレル処理（平行処理）を実現しようとすると、ペー
ジングエンコーダの平行接続などにより回避してきた。
構内ページングシステムでは、装置構成上、構内交換機
制御、ＲＳ−２３２Ｃ制御に代表される入力制御部と、
データからページング信号を生成する生成部と、この信
号を出力装置に送る出力制御部からなるそれぞれの機能
／制御部のうち、入力情報の増大に伴い、ＰＢＸ制御の
パラレル処理（平行処理）を実現しようとすると、ペー
ジングエンコーダの平行接続などにより回避してきた。
【０００５】また、この種のシステムでは、入力情報の
増大からＣＰＵの負荷も増大し、信号生成機能、出力制
御への時間的負荷も高まり、装置全体の処理時間の低下
を招くという問題もあった。
増大からＣＰＵの負荷も増大し、信号生成機能、出力制
御への時間的負荷も高まり、装置全体の処理時間の低下
を招くという問題もあった。
【０００６】本発明は、パーソナルコンピュータのメモ
リーにリードまたはライトしてアクセスすることによ
り、主装置入力側インターフェースを簡素かつ汎用性を
持たせることを可能とし、かつ機能分割によりページン
グエンコーダの持つ入力側の処理速度を高速化するペー
ジングエンコーダシステムおよびページングエンコーダ
を提供することにある。
リーにリードまたはライトしてアクセスすることによ
り、主装置入力側インターフェースを簡素かつ汎用性を
持たせることを可能とし、かつ機能分割によりページン
グエンコーダの持つ入力側の処理速度を高速化するペー
ジングエンコーダシステムおよびページングエンコーダ
を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるページング
エンコーダシステムおよびページングエンコーダは、そ
の物理的形状をパーソナルコンピュータ（以下、パソコ
ンという）の拡張バススロットに挿入可能にし、また電
気的にはパソコンのメモリを用いて電気的に接続可能に
する。メモリ領域としては、ユーザー拡張ＲＯＭ領域を
使用し、ページングエンコーダを有するデュアルポート
ＲＡＭにより、パソコン側とエンコーダー側からランダ
ムにアクセス可能にすることができ、呼出しに必要なデ
ータをパソコンが書き込み、ページングエンコーダが必
要に応じ、その領域をアクセスすることにより、呼び出
し情報を得ることになる。
エンコーダシステムおよびページングエンコーダは、そ
の物理的形状をパーソナルコンピュータ（以下、パソコ
ンという）の拡張バススロットに挿入可能にし、また電
気的にはパソコンのメモリを用いて電気的に接続可能に
する。メモリ領域としては、ユーザー拡張ＲＯＭ領域を
使用し、ページングエンコーダを有するデュアルポート
ＲＡＭにより、パソコン側とエンコーダー側からランダ
ムにアクセス可能にすることができ、呼出しに必要なデ
ータをパソコンが書き込み、ページングエンコーダが必
要に応じ、その領域をアクセスすることにより、呼び出
し情報を得ることになる。
【０００８】また本発明においては、領域を分割し、パ
ソコン側から、あるいは、ページングエンコーダからの
ステータス情報を読み／書き可能な領域に設定すること
により、メインの処理の中でこの領域にアクセスするこ
とにより、対向装置のステータス情報を取得できること
になる。
ソコン側から、あるいは、ページングエンコーダからの
ステータス情報を読み／書き可能な領域に設定すること
により、メインの処理の中でこの領域にアクセスするこ
とにより、対向装置のステータス情報を取得できること
になる。
【０００９】また本発明では、ページングエンコーダの
形状をパソコンの拡張バススロット挿入可能とし、パソ
コンのバスに直接接続できる形状とし、ページングェン
コーダにデュアルポートＲＡＭを有することにより、パ
ソコン／ページングエンコーダが独立的に、干渉するこ
となく、メモリにアクセスすることにより、人力データ
を高速で得ることができる。
形状をパソコンの拡張バススロット挿入可能とし、パソ
コンのバスに直接接続できる形状とし、ページングェン
コーダにデュアルポートＲＡＭを有することにより、パ
ソコン／ページングエンコーダが独立的に、干渉するこ
となく、メモリにアクセスすることにより、人力データ
を高速で得ることができる。
【００１０】以上に説明した本発明では、ページングエ
ンコーダのＣＰＵのクロック速度が数ＭＨｚに依存して
きた処理速度を、一部パソコン側に機能分割することに
より、パソコンの動作クロックを数１０ＭＨｚ〜１１０
ＭＨｚにすることにより、アプリケーションプログラム
部を処理することと、デュアルポートＲＡＭを使用する
ことにより、データの読込み処理と、入力処理を切り離
して制御することができるため、入力制御の高速化およ
び、装置全体の高速化が図れるようになる。
ンコーダのＣＰＵのクロック速度が数ＭＨｚに依存して
きた処理速度を、一部パソコン側に機能分割することに
より、パソコンの動作クロックを数１０ＭＨｚ〜１１０
ＭＨｚにすることにより、アプリケーションプログラム
部を処理することと、デュアルポートＲＡＭを使用する
ことにより、データの読込み処理と、入力処理を切り離
して制御することができるため、入力制御の高速化およ
び、装置全体の高速化が図れるようになる。
【００１１】
【発明の実施の形態】次に、本発明のページングエンコ
ーダシステムおよびページングエンコーダの実施例につ
いて、図面を参照して説明する。
ーダシステムおよびページングエンコーダの実施例につ
いて、図面を参照して説明する。
【００１２】図１は、本発明の実施例のページングエン
コーダシステムにおけるパーソナルコンピュータの概略
構成を示すブロック図である。図１に示すパーソナルコ
ンピュータ概略構成として、中央制御装置（以下、ＣＰ
Ｕという）１１は、周辺装置である入力装置キーボード
１３、あるいはマウス１５は、個々にキーボードインタ
ーフェース１４、マウスインターフェース１６を介しさ
らに、バス１２を介し接続されている。
コーダシステムにおけるパーソナルコンピュータの概略
構成を示すブロック図である。図１に示すパーソナルコ
ンピュータ概略構成として、中央制御装置（以下、ＣＰ
Ｕという）１１は、周辺装置である入力装置キーボード
１３、あるいはマウス１５は、個々にキーボードインタ
ーフェース１４、マウスインターフェース１６を介しさ
らに、バス１２を介し接続されている。
【００１３】この構成は、表示装置のＣＲＴ１７であれ
ば、グラヒックディスクコントローラ（ＧＤＣ）１８
を、プリンタ１９であれは、プリンターインターフェー
ス１１０を、外部記憶装置フロッピーディスク１１１で
あれば、フロッピーディスクコントローラ（ＦＤＣ）ｌ
１２のインタフェースを介し、前記同様にバス１２を介
し、接続される構成となる。
ば、グラヒックディスクコントローラ（ＧＤＣ）１８
を、プリンタ１９であれは、プリンターインターフェー
ス１１０を、外部記憶装置フロッピーディスク１１１で
あれば、フロッピーディスクコントローラ（ＦＤＣ）ｌ
１２のインタフェースを介し、前記同様にバス１２を介
し、接続される構成となる。
【００１４】本実施例では、パソコンの内部記憶装置で
あるＲＡＭｌ１３、ＲＯＭｌ１４もバス１２を介しＣＰ
Ｕ１１に接続する構成となる。
あるＲＡＭｌ１３、ＲＯＭｌ１４もバス１２を介しＣＰ
Ｕ１１に接続する構成となる。
【００１５】本実施例によるページングエンコーダは、
パーソナルコンピュータの拡張用スロット１１５がバス
１２を介し、ＲＯＭ１１４と直接接続されている点を、
利用するものである。
パーソナルコンピュータの拡張用スロット１１５がバス
１２を介し、ＲＯＭ１１４と直接接続されている点を、
利用するものである。
【００１６】図２は、本発明の実施例のページングエン
コーダの概略構成を示すブロック図である。図２に示す
ページングエンコーダは、パーソナルコンピュータの拡
張バススロット部１１５に挿入可能な形状とし、パソコ
ンの内部バス１２と直接に接続し、内部記憶装置ＲＯＭ
ｌ１４内の一部分領域とページングエンコーダ内の入力
制御と呼出し制御を行うＣＰＵ２１のメモリであるＲＯ
Ｍ２４を、独立的にかつ干渉なく読込み／書込み可能と
するデュアルポートＲＡＭ２２を有する。このデュアル
ポートＲＡＭ２２は、図１におけるデュアルポートＲＡ
Ｍ１１３のことである。
コーダの概略構成を示すブロック図である。図２に示す
ページングエンコーダは、パーソナルコンピュータの拡
張バススロット部１１５に挿入可能な形状とし、パソコ
ンの内部バス１２と直接に接続し、内部記憶装置ＲＯＭ
ｌ１４内の一部分領域とページングエンコーダ内の入力
制御と呼出し制御を行うＣＰＵ２１のメモリであるＲＯ
Ｍ２４を、独立的にかつ干渉なく読込み／書込み可能と
するデュアルポートＲＡＭ２２を有する。このデュアル
ポートＲＡＭ２２は、図１におけるデュアルポートＲＡ
Ｍ１１３のことである。
【００１７】中央制御部（ＣＰＵ）２１では、入力制
御、呼出し信号生成制御されたデータが、内部バス２３
を介し、ファーストイン・ファーストアウト・メモリ
（ＦＩＦＯメモリ）２５に一時記憶して蓄積される。出
力制御部（ＣＰＵ）２６は、このページングエンコーダ
が出力する呼出しデータを受取り、搬送波に変調する下
段の装置である送信機とのインターフェースを行うモデ
ムインターフェース２７を並行的に処理する。この出力
制御部（ＣＰＵ）２６においては、次の呼出しデータの
送出が可能かを判断し、可能であれは、ＦＩＦＯメモリ
２５に読み出し信号を送り、ＦＩＦＯメモリ２５内のデ
ータを取得し、モデムインタフェース２７を介して送信
機に次送信データを送ることができる。
御、呼出し信号生成制御されたデータが、内部バス２３
を介し、ファーストイン・ファーストアウト・メモリ
（ＦＩＦＯメモリ）２５に一時記憶して蓄積される。出
力制御部（ＣＰＵ）２６は、このページングエンコーダ
が出力する呼出しデータを受取り、搬送波に変調する下
段の装置である送信機とのインターフェースを行うモデ
ムインターフェース２７を並行的に処理する。この出力
制御部（ＣＰＵ）２６においては、次の呼出しデータの
送出が可能かを判断し、可能であれは、ＦＩＦＯメモリ
２５に読み出し信号を送り、ＦＩＦＯメモリ２５内のデ
ータを取得し、モデムインタフェース２７を介して送信
機に次送信データを送ることができる。
【００１８】図３は、本発明の実施例のページングエン
コーダ内のデュアルポートＲＡＭ使用時のパソコンのＲ
ＯＭマッピングとページングエンコーダのメモリマッピ
ングの構成図である。図３におけるパソコン側メモリマ
ッビング構成は、絶対アドレス０００００ｈ〜ＦＦＦＦ
Ｆｈの領域を０バンクから１８バンクに理論的に分け、
それぞれの横能毎にあらかじめ割り付けられている。
コーダ内のデュアルポートＲＡＭ使用時のパソコンのＲ
ＯＭマッピングとページングエンコーダのメモリマッピ
ングの構成図である。図３におけるパソコン側メモリマ
ッビング構成は、絶対アドレス０００００ｈ〜ＦＦＦＦ
Ｆｈの領域を０バンクから１８バンクに理論的に分け、
それぞれの横能毎にあらかじめ割り付けられている。
【００１９】その中で、バンク１２（アドレスＣＯＯＯ
Ｏｈ〜ＤＯＯＯＯｈ）は、利用者用拡張ＲＯＭ１１４ア
ドレス空間と呼ばれ、本実施例のページングエンコーダ
は、この空間を使用し、パソコン側アプリケーションソ
フト（ＣＰＵ内のメモリ）が、この空間にデータを書込
むことにより、デュアルポートＲＡＭ１１３を介在し、
ページングエンコーダ内の中央制御部のデータメモリ領
域に書かれる。
Ｏｈ〜ＤＯＯＯＯｈ）は、利用者用拡張ＲＯＭ１１４ア
ドレス空間と呼ばれ、本実施例のページングエンコーダ
は、この空間を使用し、パソコン側アプリケーションソ
フト（ＣＰＵ内のメモリ）が、この空間にデータを書込
むことにより、デュアルポートＲＡＭ１１３を介在し、
ページングエンコーダ内の中央制御部のデータメモリ領
域に書かれる。
【００２０】また本実施例では、これまでの逆方向から
の書込みも可能で、２者からの同時書込みについては、
デュアルポートＲＡＭ１１３の有する調停動作により、
排他的に処理される。
の書込みも可能で、２者からの同時書込みについては、
デュアルポートＲＡＭ１１３の有する調停動作により、
排他的に処理される。
【００２１】以上に説明した実施例においては、ページ
ングシステムエンコーダおよびページングエンコーダ
は、その物理的形状をパソコンの拡張用バススロット１
１５に挿入可能にし、また電気的にはパソコンのメモリ
１１４，１１３を用いて電気的に接続可能にする。メモ
リ領域としては、ユーザー拡張ＲＯＭ１１４領域を使用
し、ページングエンコーダを有するデュアルポートＲＡ
Ｍ１１３により、パソコン側とエンコーダ側からランダ
ムにアクセス可能にすることができ、呼出しに必要なデ
ータをパソコンが書き込み、ページングエンコーダが必
要に応じ、その領域をアクセスすることにより、呼び出
し情報を得ることになる。
ングシステムエンコーダおよびページングエンコーダ
は、その物理的形状をパソコンの拡張用バススロット１
１５に挿入可能にし、また電気的にはパソコンのメモリ
１１４，１１３を用いて電気的に接続可能にする。メモ
リ領域としては、ユーザー拡張ＲＯＭ１１４領域を使用
し、ページングエンコーダを有するデュアルポートＲＡ
Ｍ１１３により、パソコン側とエンコーダ側からランダ
ムにアクセス可能にすることができ、呼出しに必要なデ
ータをパソコンが書き込み、ページングエンコーダが必
要に応じ、その領域をアクセスすることにより、呼び出
し情報を得ることになる。
【００２２】以上に説明した構成により、ページングエ
ンコーダのＣＰＵ１１のクロック速（数１０ＭＨｚ）に
依存してきた処理速度を、一部パソコン側に機能分割す
ることにより、パソコンの動作クロック（数１０ＭＨｚ
〜１１０ＭＨｚ）によりアプリケーションプログラム部
を処理することと、デュアルポートＲＡＭ１１３を使用
することにより、データの読込み処理と、入力処理を切
り離して制御することができるため、入力制御の高速化
および、装置全体の高速化が図れるようになる。
ンコーダのＣＰＵ１１のクロック速（数１０ＭＨｚ）に
依存してきた処理速度を、一部パソコン側に機能分割す
ることにより、パソコンの動作クロック（数１０ＭＨｚ
〜１１０ＭＨｚ）によりアプリケーションプログラム部
を処理することと、デュアルポートＲＡＭ１１３を使用
することにより、データの読込み処理と、入力処理を切
り離して制御することができるため、入力制御の高速化
および、装置全体の高速化が図れるようになる。
【００２３】また本実施例では、ページングエンコーダ
の形状をパソコンの拡張バススロット１１５に挿入可能
とし、パソコンのバスに直接接続できる形状とし、ペー
ジングエンコーダにデュアルポートＲＡＭ１１３を有す
ることにより、パソコン／ページングェンコーダが独立
的に、干渉することなく、メモリにアクセスすることに
より、人力データを高速で得ることができる。これによ
り、構内ページングシステムの入力制御において、パソ
コン拡張バス１２に直接に接続を可能し、かつ、デュア
ルポートＲＡＭ１１３を搭載することにより、入力制御
の処理時間の高速化が図れることとなり、多くの入力要
求に対応可能にすることができる。
の形状をパソコンの拡張バススロット１１５に挿入可能
とし、パソコンのバスに直接接続できる形状とし、ペー
ジングエンコーダにデュアルポートＲＡＭ１１３を有す
ることにより、パソコン／ページングェンコーダが独立
的に、干渉することなく、メモリにアクセスすることに
より、人力データを高速で得ることができる。これによ
り、構内ページングシステムの入力制御において、パソ
コン拡張バス１２に直接に接続を可能し、かつ、デュア
ルポートＲＡＭ１１３を搭載することにより、入力制御
の処理時間の高速化が図れることとなり、多くの入力要
求に対応可能にすることができる。
【００２４】
【発明の効果】以上に説明したように本発明によれば、
構内ページングシステムの入力制御において、パソコン
拡張バスに直接接続可能中形状かつ、デュアルポートＲ
ＡＭを搭載することにより、入力制御の処理時間の高速
化が図れることとなり、多くの入力要求に対応可能にす
ることができる。
構内ページングシステムの入力制御において、パソコン
拡張バスに直接接続可能中形状かつ、デュアルポートＲ
ＡＭを搭載することにより、入力制御の処理時間の高速
化が図れることとなり、多くの入力要求に対応可能にす
ることができる。
【００２５】これにより、パーソナルコンピュータのメ
モリーにリードまたはライトしてアクセスすることによ
り、主装置入力側インターフェースを簡素かつ汎用性を
持たせることを可能とし、かつ機能分割によりページン
グエンコーダの持つ入力側の処理速度を高速化すること
ができるなどの効果を奏することができる。
モリーにリードまたはライトしてアクセスすることによ
り、主装置入力側インターフェースを簡素かつ汎用性を
持たせることを可能とし、かつ機能分割によりページン
グエンコーダの持つ入力側の処理速度を高速化すること
ができるなどの効果を奏することができる。
【図１】本発明の実施例のページングエンコーダシステ
ムにおけるパーソナルコンピュータの概略構成を示すブ
ロック図である。
ムにおけるパーソナルコンピュータの概略構成を示すブ
ロック図である。
【図２】本発明のページングエンコーダの構成を示すブ
ロック図である。
ロック図である。
【図３】本発明のメモリーマッピングとメモリの使用概
念を示す図である。
念を示す図である。
１１ 中央制御装置（ＣＰＵ） １２ バス １３ キーボード １４ キーボードインターフェース １５ マウス １６ マウスインターフェース １７ ＣＲＴ １８ ＧＤＣ １９ プリンタ ２１ 中央制御部 ２２ デュアルポートＲＡＭ ２３ バス ２４ ＲＯＭ ２５ ＦＩＦＯメモリ ２６ 出力制御部 ２７ モデムインタフェース １１０ プリンタインターフェース １１１ フロッピディスク １１２ ＦＤＣ ｌ１３ ＲＡＭ ｌ１４ ＲＯＭ ｌ１５ 拡張用スロット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 7/24 - 7/26 H04Q 7/04 - 7/38
Claims (2)
- 【請求項１】識別番号出力機能を有するページャを利用
して呼出しを行うページングシステムと、 双方向リードまたはライト可能な記憶手段と、 前記記憶手段を介してパーソナルコンピュータのメモリ
マップ上の領域をリードまたはライトしてデータの受け
渡しをするデータ受渡手段と、 前記ページングシステムに出力する信号を生成する生成
手段と、 前記データ受渡手段からの入力信号と前記生成手段への
出力信号を制御するページングエンコーダ手段と、 を備えたことを特徴とするページングエンコーダシステ
ム。 - 【請求項２】前記パーソナルコンピュータのメモリにリ
ードまたはライトしてアクセスし、かつ入力制御機能の
一部を前記パーソナルコンピュータのアプリケーション
ソフトウェア部に備えたことを特徴とする請求項１に記
載のページングエンコーダシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24971696A JP3105798B2 (ja) | 1996-09-20 | 1996-09-20 | ページングエンコーダシステムおよびページングエンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24971696A JP3105798B2 (ja) | 1996-09-20 | 1996-09-20 | ページングエンコーダシステムおよびページングエンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098751A JPH1098751A (ja) | 1998-04-14 |
| JP3105798B2 true JP3105798B2 (ja) | 2000-11-06 |
Family
ID=17197144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24971696A Expired - Fee Related JP3105798B2 (ja) | 1996-09-20 | 1996-09-20 | ページングエンコーダシステムおよびページングエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105798B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6085764A (en) | 1997-07-22 | 2000-07-11 | Tdk Corporation | Cleaning apparatus and method |
| JP3395741B2 (ja) | 1999-11-26 | 2003-04-14 | 日本電気株式会社 | 携帯電話の着信報知パターン設定回路及び方法 |
-
1996
- 1996-09-20 JP JP24971696A patent/JP3105798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1098751A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2274031A1 (en) | Computer interface for direct mapping of application data | |
| EP0834816A3 (en) | Microprocessor architecture capable of supporting multiple heterogenous processors | |
| JPS63255759A (ja) | 制御システム | |
| JP3105798B2 (ja) | ページングエンコーダシステムおよびページングエンコーダ | |
| JP2938711B2 (ja) | 並列計算機 | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JP2001273191A (ja) | コンピュータシステム | |
| JP2751878B2 (ja) | マルチプロセッサ装置 | |
| JP2643660B2 (ja) | 通信制御装置 | |
| AU5290093A (en) | Signal handling system with a shared data memory | |
| JP2696371B2 (ja) | イメージデータ生成回路 | |
| JPH0750466B2 (ja) | 並列計算機キャッシュ・メモリ制御方式 | |
| JPS63236157A (ja) | パツチ適用方式 | |
| JPH07175768A (ja) | デュアルｃｐｕシステム | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| CN118170699A (zh) | 数据传输方法、设备及存储介质、数据采集系统 | |
| JP2555578B2 (ja) | 通信制御装置 | |
| JPH09305562A (ja) | データ転送装置 | |
| JP2841432B2 (ja) | データ転送装置 | |
| JP3595131B2 (ja) | プラント制御システム | |
| JP3323430B2 (ja) | 通信制御装置 | |
| JPS6168664A (ja) | 入出力装置アドレス設定方式 | |
| JPS58144273A (ja) | プロセツサ間通信方式 | |
| JPS61288261A (ja) | マルチプロセツサ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |